JP3885844B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3885844B2 JP3885844B2 JP01435298A JP1435298A JP3885844B2 JP 3885844 B2 JP3885844 B2 JP 3885844B2 JP 01435298 A JP01435298 A JP 01435298A JP 1435298 A JP1435298 A JP 1435298A JP 3885844 B2 JP3885844 B2 JP 3885844B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating film
- semiconductor device
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、半導体装置における素子分離機能を向上するための技術に関する。
【０００２】
【従来の技術】
半導体素子として、ＭＯＳ形電界効果トランジスタ（ Metal Oxide Semiconductor Field Effect Transistor）が知られている。図８は、従来のＭＯＳ形電界効果トランジスタ（以下、単に「トランジスタ」ということがある）を備えた半導体装置の平面構成を概念的に示した図面である。図９は、図８の断面９−９を示す図面である。
【０００３】
図９に示すように、この半導体装置には、トランジスタ１２が形成されている。トランジスタ１２は、ソースＳ１とドレインＤ１（図８参照）に挟まれたチャネル形成領域ＣＨを備えている。
【０００４】
チャネル形成領域ＣＨの上には、ゲート酸化膜２０を介してゲート電極２２が形成されている。ゲート電極２２の上には層間膜２４が形成されている。層間膜２４の上にはアルミ配線２８が形成されている。層間膜２４に設けられたコンタクトホール２６を介して、ゲート電極２２とアルミ配線２８とが接続されている。
【０００５】
この半導体装置には、素子分離用のフィールド酸化膜１８を隔てて、別のトランジスタ１４が形成されている。このように、２つのトランジスタ１２、１４を、フィールド酸化膜１８を隔てて配置することにより、相互に電気的に分離することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の半導体装置には、次のような問題があった。図９に示すように、ゲート電極２２とアルミ配線２８とを接続するためのコンタクトホール２６が、フィールド酸化膜１８の上に設けられている。すなわち、トランジスタ１２のゲート電極２２の一部が、フィールド酸化膜１８の直上に配置されている。
【０００７】
したがって、ゲート電極２２に電圧が印加された場合、フィールド酸化膜１８の真下にある半導体層１６の表面（図中×印で示す部分）が反転する可能性がある。特に、ゲート電極２２に高い電圧が印加される高耐圧トランジスタにおいては、そのおそれが高い。フィールド酸化膜１８の下にある半導体層１６の表面が反転すると、反転した部分は、素子分離領域としての機能を果さない。
【０００８】
このような事態を回避して、トランジスタ１２とトランジスタ１４とを電気的に分離するためには、反転していない部分の長さＬ１を十分大きく取ればよい。しかし、これでは、フィールド酸化膜１８の全長Ｌ２が大きくなってしまうため、トランジスタ１２とトランジスタ１４との配置間隔が大きくなる。したがって、半導体装置の集積度が低下する。
【０００９】
上述の事態を回避する他の方法として、フィールド酸化膜１８の膜厚を厚くする方法が考えられる。しかし、フィールド酸化膜１８の全長Ｌ２をそのままにして膜厚を厚くすると、フィールド酸化膜１８の端部近傍（バーズビーク部分）１８ａの傾斜角度が大きくなり、端部近傍１８ａにおける電界の集中度合いが大きくなる。これでは、所望の耐圧を得ることができない。
【００１０】
また、フィールド酸化膜１８の膜厚を厚くすると、フィールド酸化膜１８の形成時間が長くなるため、生産効率が悪化し、生産コストが上昇する。
【００１１】
上述の事態を回避するさらに他の方法として、フィールド酸化膜１８の下の半導体層１６の表面に注入するチャンネルストップイオンの濃度を高くする方法が考えられる。しかし、チャンネルストップイオンの濃度を高くすると、やはり耐圧の低下を招く。
【００１２】
この発明は、このような問題点を解決し、容易に素子分離を行なうことができる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段、発明の作用および効果】
請求項１の半導体装置は、基部半導体層と、前記基部半導体層の上に形成された素子分離用絶縁膜と、前記素子分離用絶縁膜によって分離された素子形成領域において前記基部半導体層の上に形成された半導体素子であって、第１の導電体層を有する半導体素子とを備えた半導体装置において、前記素子分離用絶縁膜および第１の導電体層の上に位置する層間絶縁膜と、前記層間絶縁膜の上に位置する第２の導電体層とを備え、第１の導電体層を前記素子形成領域内においてのみ形成するとともに、前記素子形成領域内においてのみ第１の導電体層と第２の導電体層とを接続し、第１導電型の第１の半導体領域と、第１導電型の第２の半導体領域であって第１の半導体領域に対して所定距離を隔てて設けられた第２の半導体領域と、第１の半導体領域と第２の半導体領域との間に設けられた第２導電型のチャンネル形成領域と、前記チャンネル形成領域の上に設けられたゲート絶縁膜とを備え、前記第１の導電体層はゲート絶縁膜の上に設けられており、前記チャンネル形成領域、ゲート絶縁膜および第１の導電体層の実質的な平面形状が第１の半導体領域を取巻く矩形環形状であり、また前記第２の半導体領域の実質的な平面形状がチャンネル形成領域を取巻く環形状領域を含み、前記矩形環形状の角部において第１の導電体層と第２の導電体層とが接続されている半導体装置であって、前記半導体素子が高耐圧の半導体素子であり、当該半導体装置が高耐圧の半導体素子の他に低耐圧の半導体素子を備えているとともに、前記半導体素子の第１の半導体領域がドレインであり、２重ドレインを有するＭＯＳ型電界効果トランジスタで構成されて成ることを特徴とする。
【００１４】
したがって、第１の導電体層が実質的に素子分離用絶縁膜の上に形成されていないので、第１の導電体層の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１５】
また、第２の導電体層が素子分離用絶縁膜の上に形成されている場合であっても、第２の導電体層と素子分離用絶縁膜との間には層間絶縁膜があるので、第２の導電体層の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１６】
さらに、第１の導電体層と第２の導電体層とを実質的に素子形成領域内においてのみ接続しているので、当該接続部分の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１７】
このため、素子分離用絶縁膜の全長を長くしたり、素子分離用絶縁膜の膜厚を増加させたり、素子分離用絶縁膜の下にある基部半導体層の表面の不純物濃度をより高くしたりすることなしに、素子分離を行なうことができる。すなわち、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００１９】
また、たとえばＭＯＳ形電界効果トランジスタのように第１の導電体層に印加する電圧に応じて第１の半導体領域と第２の半導体領域との間に流れる電流を制御するような半導体素子、を備えた半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００２１】
また、チャンネル形成領域、ゲート絶縁膜および第１の導電体層の平面形状が第１の半導体領域を取り巻く環形状であり、第２の半導体領域の平面形状がチャンネル形成領域を取り巻く環形状領域を含むので、たとえば高耐圧ＭＯＳ型電界効果トランジスタのように第１の導電体層に高電圧が印加されるような半導体素子、を備えた半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。また、半導体装置は、半導体素子が高耐圧の半導体素子であり、当該半導体装置が高耐圧の半導体装置の他に低耐圧の半導体装置をも備えているので、薄い膜厚を有する低耐圧の半導体素子の素子分離用絶縁膜と同じ膜厚で、高耐圧の半導体素子の素子分離用絶縁膜を形成することが可能となる。このため、全ての半導体素子において素子分離用絶縁膜の膜厚を厚くしたり、高耐圧の半導体素子と低耐圧の半導体素子との間で素子分離用絶縁膜を変えたりする必要はない。
すなわち、例えばＥ ２ ＰＲＯＭや各種ドライバ等のように高耐圧の半導体素子とを混載した半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００２５】
請求項２の半導体装置は、請求項１の半導体装置において、高耐圧のトランジスタ部分の素子分離用絶縁膜の膜厚を低耐圧のトランジスタ部分の素子分離用絶縁膜と同一の膜厚としたことを特徴とする。したがって、全ての半導体素子において素子分離用絶縁膜の膜圧を厚くしたり、高耐圧の半導体素子と低耐圧の半導体素子との間で素子分離用絶縁膜の膜圧を変えたりする必要はない。
【００３２】
請求項３の発明は第１の導電体層下のゲート絶縁膜の一部に他の部分のゲート絶縁膜よりも膜厚の厚い酸化膜を含むことを特徴とする。このような構成にすることによって、例えば、反応イオンエッチング法を用いて、層間膜にコンタクトホールを開ける際のエッチングダメージがゲート酸化膜およびその下のチャンネル形成領域に及ぶことを確実に防止できる。
【００３７】
【発明の実施の形態】
図１は、この発明の一実施形態による半導体装置である、トランジスタ３１（半導体素子）を備えた半導体装置３０の平面構成を概念的に示した図面である。図２は、図１の断面２−２を示す図面である。
【００３８】
図１に示すように、この半導体装置３０は、トランジスタ３１およびトランジスタ３３を備えている。トランジスタ３１は、後述するゲート電極４２に印加される電圧に応じてソースＳ１とドレインＤ１との間に流れる電流を制御するＮチャンネルＭＯＳ形電界効果トランジスタである。トランジスタ３３も、同様のＭＯＳ形電界効果トランジスタである。この実施形態においては、いずれのトランジスタも、低耐圧のトランジスタである。
【００３９】
図２に示すように、トランジスタ３１は、素子形成領域３２に形成されており、トランジスタ３３は、別の素子形成領域３４に形成されている。素子形成領域３２と素子形成領域３４とは、Ｐ型（第２導電型）の半導体基板３６（基部半導体層）上に形成された素子分離用のフィールド酸化膜３８（素子分離用絶縁膜）によって分離されている。フィールド酸化膜３８は、たとえばＬＯＣＯＳ（Local Oxidation of Silicon）法を用いて形成することができる。
【００４０】
素子形成領域３２に形成されたトランジスタ３１は、半導体基板３６内に相互に所定距離を隔てて形成されたＮ型（第１導電型）のソースＳ１（第２の半導体領域）およびドレインＤ１（第１の半導体領域）を備えている（図１参照）。半導体基板３６のうち、ソースＳ１とドレインＤ１とに挟まれた領域が、チャネル形成領域ＣＨ１である。
【００４１】
チャネル形成領域ＣＨ１の上には、ゲート酸化膜４０（ゲート絶縁膜）を介して、ゲート電極４２（第１の導電体層、第１の配線層）が形成されている。ゲート電極４２は、ポリシリコンにより構成されている。ゲート電極４２およびフィールド酸化膜３８の上には、層間膜４４（層間絶縁膜）が形成されている。層間膜４４の上には、ゲート用のアルミ配線４８（第２の導電体層、第２の配線層）が形成されている。
【００４２】
層間膜４４に設けられたコンタクトホール４６を介して、ゲート電極４２とアルミ配線４８とが接続されている。
【００４３】
なお、層間膜４４の上には、トランジスタ３１のソース用のアルミ配線（図示せず）およびドレイン用のアルミ配線（図示せず）が、それぞれ設けられている。ソース用のアルミ配線は、層間膜４４に設けられたコンタクトホール５０（図１参照）を介して、ソースＳ１に接続されている。同様に、ドレイン用のアルミ配線は、層間膜４４に設けられたコンタクトホール５２（図１参照）を介して、ドレインＤ１に接続されている。
【００４４】
一方、図２に示すように、素子形成領域３４に形成されたトランジスタ３３は、半導体基板３６内に相互に所定距離を隔てて形成されたＮ型のソースＳ２およびドレインＤ２を備えている。半導体基板３６のうち、ソースＳ２とドレインＤ２とに挟まれた領域が、チャネル形成領域ＣＨ２である。
【００４５】
チャネル形成領域ＣＨ２の上には、ゲート酸化膜５４を介して、ゲート電極５６が形成されている。トランジスタ３１と同様に、ゲート電極５６の上は、層間膜４４に覆われている。
【００４６】
層間膜４４の上には、トランジスタ３３のソース用のアルミ配線６２およびドレイン用のアルミ配線６４が、それぞれ設けられている。ソース用のアルミ配線６２は、層間膜４４に設けられたコンタクトホール５８を介して、ソースＳ２に接続されている。同様に、ドレイン用のアルミ配線６４は、層間膜４４に設けられたコンタクトホール６０を介して、ドレインＤ２に接続されている。
【００４７】
図２に示すように、この実施形態においては、ゲート電極４２を、素子形成領域３２内においてのみ形成するよう構成している。したがって、ゲート電極４２が、実質的にフィールド酸化膜３８の上に形成されていない。このため、ゲート電極４２の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００４８】
また、ゲート電極４２とアルミ配線４８とを、素子形成領域３２内において接続するよう構成している。したがって、当該接続部分の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００４９】
さらに、アルミ配線４８の一部がフィールド酸化膜３８の上に形成されているが（図１参照）、アルミ配線４８とフィールド酸化膜３８との間には層間膜４４があるので、アルミ配線４８の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００５０】
このため、フィールド酸化膜３８の全長Ｌ１を長くすることなく、素子分離を行なうことができる。したがって、トランジスタ３１とトランジスタ３３との距離を広げる必要はない。また、フィールド酸化膜３８の膜厚を増加させたり、フィールド酸化膜３８の下にある半導体基板３６の表面に注入するチャンネルストップイオンの濃度をより高くしたりすることなしに、素子分離を行なうことができる。
【００５１】
すなわち、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００５２】
なお、この実施形態においては、フィールド酸化膜３８の膜厚を約５０００オングストロームとし、ゲート電極４２、５６の膜厚を約３０００オングストロームとし、アルミ配線４８、６２、６４の膜厚を約１００００オングストロームとしている。
【００５３】
また、フィールド酸化膜３８の下にある半導体基板３６の表面に注入するチャンネルストップイオンであるボロン（Ｂ）の濃度を５×１０13ｃｍ-2とし、注入エネルギを３０ＫｅＶとしている。
【００５４】
また、図１に示すように、この実施形態においては、ゲート電極４２のうち、アルミ配線４８との接続部近傍（すなわち、コンタクトホール４６近傍）４２ａにおけるチャンネル長方向（図中、Ｙ方向）の幅が、他の部分における幅より広くなるよう構成している。これによって、ゲート電極４２とアルミ配線４８とを接続する際のマージン（すなわち、コンタクトホール４６の位置合わせマージン）を確保することができる。
【００５５】
したがって、チャンネル長の比較的小さい低耐圧のトランジスタであっても、チャンネル長を実質的に変更することなく、ゲート電極４２とアルミ配線４８とのコンタクトを確保することができる。
【００５６】
つぎに、図３に、この発明の他の実施形態による半導体装置である、トランジスタ７１（半導体素子）を備えた半導体装置７０の平面構成を概念的に示した図面を示す。図４は、図３の断面４−４を示す図面である。
【００５７】
図４に示すように、この半導体装置７０は、前述の半導体装置３０とほぼ同様の構成であるが、トランジスタ３１（図２参照）の代わりにトランジスタ７１を備えている。トランジスタ７１は、トランジスタ３１と同様、ＭＯＳ形電界効果トランジスタである。
【００５８】
しかしながら、トランジスタ３１と異なり、トランジスタ７１においては、ゲート電極４２とアルミ配線４８との接続部（すなわち、コンタクトホール４６の真下）近傍の酸化膜７４（ゲート絶縁膜に連続する絶縁膜であって第１の導電体層と第２の導電体層との接続部の下の絶縁膜）の膜厚が、酸化膜７４以外の部分にあるゲート酸化膜４０の膜厚よりも厚くなるよう構成している。
【００５９】
このように構成することによって、たとえばＲＩＥ（反応性イオンエッチング）法を用いて層間膜４４にコンタクトホール４６を開ける際のエッチングダメージがゲート酸化膜４０およびその下のチャネル形成領域ＣＨ１におよぶことを、より確実に防止することができる。
【００６０】
このような膜厚の厚い酸化膜７４は、たとえば、フィールド酸化膜３８を形成する工程と同一の工程において、上述のＬＯＣＯＳ法等を用いて形成することができる。このようにすれば、工程を増やすことなく、膜厚の厚い酸化膜７４を形成することができる。
【００６１】
つぎに、図５に、この発明のさらに他の実施形態による半導体装置である、トランジスタ８１（半導体素子）を備えた半導体装置８０の平面構成を概念的に示した図面を示す。半導体装置８０の断面構成は、図２と同様であるので記載を省略する。
【００６２】
図５に示すように、この半導体装置８０は、前述の半導体装置３０とほぼ同様の構成であるが、トランジスタ３１（図１参照）の代わりに高耐圧型のトランジスタ８１を備えている。トランジスタ８１は、トランジスタ３１と異なり、アルミ配線４８との接続部近傍（すなわち、コンタクトホール４６近傍）におけるチャンネル長方向（図中、Ｙ方向）の幅が、それ以外の部分における幅と同じである。
【００６３】
これは、以下の理由による。トランジスタ８１は、トランジスタ３１と同様にＭＯＳ形電界効果トランジスタであるが、トランジスタ３１と異なり、高耐圧型のトランジスタである。したがって、トランジスタ８１においては、ゲート電極８４のチャンネル長方向の幅が、トランジスタ３１におけるそれよりも広くなっている。
【００６４】
このため、トランジスタ３１におけるゲート電極４２と異なり、コンタクトホール４６近傍におけるチャンネル長方向の幅が他の部分における幅と同じであっても、コンタクトホール４６の位置合わせマージンを確保することができるのである。
【００６５】
このように、高耐圧型のトランジスタ８１のようにゲート電極８４のチャンネル長方向の幅が広い場合には、ゲート電極８４のチャンネル長方向の幅を変化させることなく、アルミ配線４８と接続することができるので、トランジスタ８１の平面投影面積を増やす必要はない。したがって、集積度を犠牲にすることもない。
【００６６】
また、この半導体装置８０においては、高耐圧のトランジスタ８１と低耐圧のトランジスタ３３とを混載しているが、高耐圧のトランジスタ８１部分のフィールド酸化膜３８の膜厚を、低耐圧のトランジスタ３３部分のフィールド酸化膜３８の膜厚と同一の薄い膜厚にしている。
【００６７】
この発明を適用することで、低耐圧のトランジスタ３３部分に用いるような薄い膜厚のフィールド酸化膜３８であっても、高耐圧のトランジスタ８１部分の素子分離が可能となるからである。
【００６８】
このため、高耐圧のトランジスタ８１部分のフィールド酸化膜の厚さに合わせて低耐圧のトランジスタ３３部分のフィールド酸化膜の厚さを厚くしたり、高耐圧のトランジスタ８１部分と低耐圧のトランジスタ３３部分との間でフィールド酸化膜３８の膜厚を変えたりする必要はない。
【００６９】
すなわち、たとえばＥ2ＰＲＯＭや各種ドライバ等のように高耐圧のトランジスタと低耐圧のトランジスタとを混載した半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００７０】
なお、トランジスタ８１においても、上述のトランジスタ７１（図４参照）のように、ゲート電極４２とアルミ配線４８との接続部（すなわち、コンタクトホール４６の真下）近傍の酸化膜（図示せず、図４の酸化膜７４参照）の膜厚が、当該酸化膜以外の部分にあるゲート酸化膜（図示せず、図４のゲート酸化膜４０参照）の膜厚よりも厚くなるよう構成することもできる。
【００７１】
つぎに、図６に、この発明のさらに他の実施形態による半導体装置である、トランジスタ９１（半導体素子）を備えた半導体装置９０の平面構成を概念的に示した図面を示す。図７は、図６の断面７−７を示す図面である。
【００７２】
図６に示すように、この半導体装置９０は、前述の半導体装置８０とほぼ同様の構成であるが、トランジスタ８１（図５参照）の代わりにトランジスタ９１を備えている。トランジスタ９１は、トランジスタ３１と同様、高耐圧ＭＯＳ形電界効果トランジスタである。
【００７３】
しかしながら、トランジスタ８１と異なり、トランジスタ９１においては、チャンネル形成領域ＣＨ３、ゲート酸化膜９４およびゲート電極９６の実質的な平面形状を、ドレインＤ３を取巻く環形状とするとともに、ソースＳ３の実質的な平面形状を、チャンネル形成領域ＣＨ３を取巻く環形状とするよう構成している。
【００７４】
このように構成すると、ドレインＤ３がフィールド酸化膜３８から隔離される。このため、フィールド酸化膜３８の下にある半導体基板３６の表面に注入されるチャンネルストップイオンの影響でドレイン耐圧が低下するという事態は生じない。つまり、より高耐圧のトランジスタを得ることができる。
【００７５】
この発明を適用することにより、このような、より高耐圧のトランジスタ９１、すなわち、より高い電圧がゲート電極９６に印加されるようなトランジスタ９１においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができるのである。
【００７６】
なお、図７に示すように、層間膜４４の上には、トランジスタ９１のソース用のアルミ配線１０４が設けられている。ソース用のアルミ配線１０４は、層間膜４４に設けられたコンタクトホール１０２を介して、ソースＳ３に接続されている。
【００７７】
また、層間膜４４の上には、トランジスタ９１のドレイン用のアルミ配線（図示せず）が設けられている。ドレイン用のアルミ配線は、層間膜４４に設けられたコンタクトホール１０６を介して、ドレインＤ３に接続されている（図６参照）。
【００７８】
また、図６に示すように、トランジスタ９１においては、チャンネル形成領域ＣＨ３、ゲート酸化膜９４およびゲート電極９６の実質的な平面形状を、ドレインＤ３を取巻く矩形環形状とするとともに、矩形環形状のゲート電極９６の角部において、ゲート電極９６とアルミ配線１００とを接続するよう、構成している。
【００７９】
したがって、ドレインＤ３とソースＳ３との間に流れる電流の小さい矩形環形状の角部においてゲート電極９６とアルミ配線１００とを接続することで、当該電流に与える影響を最小限にしつつ、ゲート電極９６とアルミ配線１００とを接続することができる。
【００８０】
また、ゲート電極９６とアルミ配線１００との接続に必要な幅が、ゲート電極９６の幅より広い場合であっても、角部においてゲート電極９６とアルミ配線１００とを接続することで、接続部におけるゲート電極９６の面積の増加を最小限に抑えることができる。このため、集積度の低下を抑えることができる。
【００８１】
なお、図７に示すトランジスタ９１においても、上述のトランジスタ７１（図４参照）のように、ゲート電極９６とアルミ配線１００との接続部（すなわち、コンタクトホール９８の真下）近傍の酸化膜の膜厚が、当該酸化膜以外の部分にあるゲート酸化膜９４の膜厚よりも厚くなるよう構成することもできる。
【００８２】
なお、上述の各実施形態においては、低耐圧のトランジスタ（半導体素子）のみを備えた半導体装置、および、低耐圧のトランジスタと高耐圧のトランジスタとを混載した半導体装置にこの発明を適用した場合を例に説明したが、この発明は、高耐圧のトランジスタのみを備えた半導体装置にも適用することができる。
【００８３】
また、上述の各実施形態においては、半導体装置として、ＮチャンネルＭＯＳ形電界効果トランジスタを備えた半導体装置を例に説明したが、この発明はこれに限定されるものではない。たとえば、ＰチャンネルＭＯＳ形電界効果トランジスタを備えた半導体装置にも、この発明を適用することができる。
【００８４】
また、たとえば、ＬＤＤ（低濃度拡散ドレイン）を有するＭＯＳ形電界効果トランジスタを備えた半導体装置や、ＤＤ（２重ドレイン）を有するＭＯＳ形電界効果トランジスタを備えた半導体装置の他、ＤＭＯＳ（２重拡散ＭＯＳ型電界効果トランジスタ）を備えた半導体装置にも、この発明を適用することができる。
【００８５】
さらに、たとえば、Ｅ2ＰＲＯＭのようにフローティングゲートを有するメモリセルを備えた半導体装置や、バイポーラ型トランジスタを備えた半導体装置、キャパシタを備えた半導体装置、抵抗素子を備えた半導体装置等にも、この発明を適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置である、トランジスタ３１を備えた半導体装置３０の平面構成を概念的に示した図面である。
【図２】図１の断面２−２を示す図面である。
【図３】この発明の他の実施形態による半導体装置である半導体装置７０の平面構成を概念的に示した図面である。
【図４】図３の断面４−４を示す図面である。
【図５】この発明のさらに他の実施形態による半導体装置である半導体装置８０の平面構成を概念的に示した図面である。
【図６】この発明のさらに他の実施形態による半導体装置である半導体装置９０の平面構成を概念的に示した図面である。
【図７】図６の断面７−７を示す図面である。
【図８】従来のＭＯＳ形電界効果トランジスタを備えた半導体装置の平面構成を概念的に示した図面である。
【図９】図８の断面９−９を示す図面である。
【符号の説明】
３２・・・・・・素子形成領域
３６・・・・・・半導体基板
３８・・・フィールド酸化膜
４２・・・・・・ゲート電極
４４・・・・・・層間膜
４８・・・・・・アルミ配線
Ｌ１・・・・・・フィールド酸化膜の全長
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、半導体装置における素子分離機能を向上するための技術に関する。
【０００２】
【従来の技術】
半導体素子として、ＭＯＳ形電界効果トランジスタ（ Metal Oxide Semiconductor Field Effect Transistor）が知られている。図８は、従来のＭＯＳ形電界効果トランジスタ（以下、単に「トランジスタ」ということがある）を備えた半導体装置の平面構成を概念的に示した図面である。図９は、図８の断面９−９を示す図面である。
【０００３】
図９に示すように、この半導体装置には、トランジスタ１２が形成されている。トランジスタ１２は、ソースＳ１とドレインＤ１（図８参照）に挟まれたチャネル形成領域ＣＨを備えている。
【０００４】
チャネル形成領域ＣＨの上には、ゲート酸化膜２０を介してゲート電極２２が形成されている。ゲート電極２２の上には層間膜２４が形成されている。層間膜２４の上にはアルミ配線２８が形成されている。層間膜２４に設けられたコンタクトホール２６を介して、ゲート電極２２とアルミ配線２８とが接続されている。
【０００５】
この半導体装置には、素子分離用のフィールド酸化膜１８を隔てて、別のトランジスタ１４が形成されている。このように、２つのトランジスタ１２、１４を、フィールド酸化膜１８を隔てて配置することにより、相互に電気的に分離することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の半導体装置には、次のような問題があった。図９に示すように、ゲート電極２２とアルミ配線２８とを接続するためのコンタクトホール２６が、フィールド酸化膜１８の上に設けられている。すなわち、トランジスタ１２のゲート電極２２の一部が、フィールド酸化膜１８の直上に配置されている。
【０００７】
したがって、ゲート電極２２に電圧が印加された場合、フィールド酸化膜１８の真下にある半導体層１６の表面（図中×印で示す部分）が反転する可能性がある。特に、ゲート電極２２に高い電圧が印加される高耐圧トランジスタにおいては、そのおそれが高い。フィールド酸化膜１８の下にある半導体層１６の表面が反転すると、反転した部分は、素子分離領域としての機能を果さない。
【０００８】
このような事態を回避して、トランジスタ１２とトランジスタ１４とを電気的に分離するためには、反転していない部分の長さＬ１を十分大きく取ればよい。しかし、これでは、フィールド酸化膜１８の全長Ｌ２が大きくなってしまうため、トランジスタ１２とトランジスタ１４との配置間隔が大きくなる。したがって、半導体装置の集積度が低下する。
【０００９】
上述の事態を回避する他の方法として、フィールド酸化膜１８の膜厚を厚くする方法が考えられる。しかし、フィールド酸化膜１８の全長Ｌ２をそのままにして膜厚を厚くすると、フィールド酸化膜１８の端部近傍（バーズビーク部分）１８ａの傾斜角度が大きくなり、端部近傍１８ａにおける電界の集中度合いが大きくなる。これでは、所望の耐圧を得ることができない。
【００１０】
また、フィールド酸化膜１８の膜厚を厚くすると、フィールド酸化膜１８の形成時間が長くなるため、生産効率が悪化し、生産コストが上昇する。
【００１１】
上述の事態を回避するさらに他の方法として、フィールド酸化膜１８の下の半導体層１６の表面に注入するチャンネルストップイオンの濃度を高くする方法が考えられる。しかし、チャンネルストップイオンの濃度を高くすると、やはり耐圧の低下を招く。
【００１２】
この発明は、このような問題点を解決し、容易に素子分離を行なうことができる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段、発明の作用および効果】
請求項１の半導体装置は、基部半導体層と、前記基部半導体層の上に形成された素子分離用絶縁膜と、前記素子分離用絶縁膜によって分離された素子形成領域において前記基部半導体層の上に形成された半導体素子であって、第１の導電体層を有する半導体素子とを備えた半導体装置において、前記素子分離用絶縁膜および第１の導電体層の上に位置する層間絶縁膜と、前記層間絶縁膜の上に位置する第２の導電体層とを備え、第１の導電体層を前記素子形成領域内においてのみ形成するとともに、前記素子形成領域内においてのみ第１の導電体層と第２の導電体層とを接続し、第１導電型の第１の半導体領域と、第１導電型の第２の半導体領域であって第１の半導体領域に対して所定距離を隔てて設けられた第２の半導体領域と、第１の半導体領域と第２の半導体領域との間に設けられた第２導電型のチャンネル形成領域と、前記チャンネル形成領域の上に設けられたゲート絶縁膜とを備え、前記第１の導電体層はゲート絶縁膜の上に設けられており、前記チャンネル形成領域、ゲート絶縁膜および第１の導電体層の実質的な平面形状が第１の半導体領域を取巻く矩形環形状であり、また前記第２の半導体領域の実質的な平面形状がチャンネル形成領域を取巻く環形状領域を含み、前記矩形環形状の角部において第１の導電体層と第２の導電体層とが接続されている半導体装置であって、前記半導体素子が高耐圧の半導体素子であり、当該半導体装置が高耐圧の半導体素子の他に低耐圧の半導体素子を備えているとともに、前記半導体素子の第１の半導体領域がドレインであり、２重ドレインを有するＭＯＳ型電界効果トランジスタで構成されて成ることを特徴とする。
【００１４】
したがって、第１の導電体層が実質的に素子分離用絶縁膜の上に形成されていないので、第１の導電体層の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１５】
また、第２の導電体層が素子分離用絶縁膜の上に形成されている場合であっても、第２の導電体層と素子分離用絶縁膜との間には層間絶縁膜があるので、第２の導電体層の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１６】
さらに、第１の導電体層と第２の導電体層とを実質的に素子形成領域内においてのみ接続しているので、当該接続部分の電圧によって素子分離用絶縁膜の下にある基部半導体層の表面が反転する可能性は低い。
【００１７】
このため、素子分離用絶縁膜の全長を長くしたり、素子分離用絶縁膜の膜厚を増加させたり、素子分離用絶縁膜の下にある基部半導体層の表面の不純物濃度をより高くしたりすることなしに、素子分離を行なうことができる。すなわち、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００１９】
また、たとえばＭＯＳ形電界効果トランジスタのように第１の導電体層に印加する電圧に応じて第１の半導体領域と第２の半導体領域との間に流れる電流を制御するような半導体素子、を備えた半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００２１】
また、チャンネル形成領域、ゲート絶縁膜および第１の導電体層の平面形状が第１の半導体領域を取り巻く環形状であり、第２の半導体領域の平面形状がチャンネル形成領域を取り巻く環形状領域を含むので、たとえば高耐圧ＭＯＳ型電界効果トランジスタのように第１の導電体層に高電圧が印加されるような半導体素子、を備えた半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。また、半導体装置は、半導体素子が高耐圧の半導体素子であり、当該半導体装置が高耐圧の半導体装置の他に低耐圧の半導体装置をも備えているので、薄い膜厚を有する低耐圧の半導体素子の素子分離用絶縁膜と同じ膜厚で、高耐圧の半導体素子の素子分離用絶縁膜を形成することが可能となる。このため、全ての半導体素子において素子分離用絶縁膜の膜厚を厚くしたり、高耐圧の半導体素子と低耐圧の半導体素子との間で素子分離用絶縁膜を変えたりする必要はない。
すなわち、例えばＥ ２ ＰＲＯＭや各種ドライバ等のように高耐圧の半導体素子とを混載した半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００２５】
請求項２の半導体装置は、請求項１の半導体装置において、高耐圧のトランジスタ部分の素子分離用絶縁膜の膜厚を低耐圧のトランジスタ部分の素子分離用絶縁膜と同一の膜厚としたことを特徴とする。したがって、全ての半導体素子において素子分離用絶縁膜の膜圧を厚くしたり、高耐圧の半導体素子と低耐圧の半導体素子との間で素子分離用絶縁膜の膜圧を変えたりする必要はない。
【００３２】
請求項３の発明は第１の導電体層下のゲート絶縁膜の一部に他の部分のゲート絶縁膜よりも膜厚の厚い酸化膜を含むことを特徴とする。このような構成にすることによって、例えば、反応イオンエッチング法を用いて、層間膜にコンタクトホールを開ける際のエッチングダメージがゲート酸化膜およびその下のチャンネル形成領域に及ぶことを確実に防止できる。
【００３７】
【発明の実施の形態】
図１は、この発明の一実施形態による半導体装置である、トランジスタ３１（半導体素子）を備えた半導体装置３０の平面構成を概念的に示した図面である。図２は、図１の断面２−２を示す図面である。
【００３８】
図１に示すように、この半導体装置３０は、トランジスタ３１およびトランジスタ３３を備えている。トランジスタ３１は、後述するゲート電極４２に印加される電圧に応じてソースＳ１とドレインＤ１との間に流れる電流を制御するＮチャンネルＭＯＳ形電界効果トランジスタである。トランジスタ３３も、同様のＭＯＳ形電界効果トランジスタである。この実施形態においては、いずれのトランジスタも、低耐圧のトランジスタである。
【００３９】
図２に示すように、トランジスタ３１は、素子形成領域３２に形成されており、トランジスタ３３は、別の素子形成領域３４に形成されている。素子形成領域３２と素子形成領域３４とは、Ｐ型（第２導電型）の半導体基板３６（基部半導体層）上に形成された素子分離用のフィールド酸化膜３８（素子分離用絶縁膜）によって分離されている。フィールド酸化膜３８は、たとえばＬＯＣＯＳ（Local Oxidation of Silicon）法を用いて形成することができる。
【００４０】
素子形成領域３２に形成されたトランジスタ３１は、半導体基板３６内に相互に所定距離を隔てて形成されたＮ型（第１導電型）のソースＳ１（第２の半導体領域）およびドレインＤ１（第１の半導体領域）を備えている（図１参照）。半導体基板３６のうち、ソースＳ１とドレインＤ１とに挟まれた領域が、チャネル形成領域ＣＨ１である。
【００４１】
チャネル形成領域ＣＨ１の上には、ゲート酸化膜４０（ゲート絶縁膜）を介して、ゲート電極４２（第１の導電体層、第１の配線層）が形成されている。ゲート電極４２は、ポリシリコンにより構成されている。ゲート電極４２およびフィールド酸化膜３８の上には、層間膜４４（層間絶縁膜）が形成されている。層間膜４４の上には、ゲート用のアルミ配線４８（第２の導電体層、第２の配線層）が形成されている。
【００４２】
層間膜４４に設けられたコンタクトホール４６を介して、ゲート電極４２とアルミ配線４８とが接続されている。
【００４３】
なお、層間膜４４の上には、トランジスタ３１のソース用のアルミ配線（図示せず）およびドレイン用のアルミ配線（図示せず）が、それぞれ設けられている。ソース用のアルミ配線は、層間膜４４に設けられたコンタクトホール５０（図１参照）を介して、ソースＳ１に接続されている。同様に、ドレイン用のアルミ配線は、層間膜４４に設けられたコンタクトホール５２（図１参照）を介して、ドレインＤ１に接続されている。
【００４４】
一方、図２に示すように、素子形成領域３４に形成されたトランジスタ３３は、半導体基板３６内に相互に所定距離を隔てて形成されたＮ型のソースＳ２およびドレインＤ２を備えている。半導体基板３６のうち、ソースＳ２とドレインＤ２とに挟まれた領域が、チャネル形成領域ＣＨ２である。
【００４５】
チャネル形成領域ＣＨ２の上には、ゲート酸化膜５４を介して、ゲート電極５６が形成されている。トランジスタ３１と同様に、ゲート電極５６の上は、層間膜４４に覆われている。
【００４６】
層間膜４４の上には、トランジスタ３３のソース用のアルミ配線６２およびドレイン用のアルミ配線６４が、それぞれ設けられている。ソース用のアルミ配線６２は、層間膜４４に設けられたコンタクトホール５８を介して、ソースＳ２に接続されている。同様に、ドレイン用のアルミ配線６４は、層間膜４４に設けられたコンタクトホール６０を介して、ドレインＤ２に接続されている。
【００４７】
図２に示すように、この実施形態においては、ゲート電極４２を、素子形成領域３２内においてのみ形成するよう構成している。したがって、ゲート電極４２が、実質的にフィールド酸化膜３８の上に形成されていない。このため、ゲート電極４２の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００４８】
また、ゲート電極４２とアルミ配線４８とを、素子形成領域３２内において接続するよう構成している。したがって、当該接続部分の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００４９】
さらに、アルミ配線４８の一部がフィールド酸化膜３８の上に形成されているが（図１参照）、アルミ配線４８とフィールド酸化膜３８との間には層間膜４４があるので、アルミ配線４８の電圧によってフィールド酸化膜３８の下にある半導体基板３６の表面が反転する可能性は低い。
【００５０】
このため、フィールド酸化膜３８の全長Ｌ１を長くすることなく、素子分離を行なうことができる。したがって、トランジスタ３１とトランジスタ３３との距離を広げる必要はない。また、フィールド酸化膜３８の膜厚を増加させたり、フィールド酸化膜３８の下にある半導体基板３６の表面に注入するチャンネルストップイオンの濃度をより高くしたりすることなしに、素子分離を行なうことができる。
【００５１】
すなわち、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００５２】
なお、この実施形態においては、フィールド酸化膜３８の膜厚を約５０００オングストロームとし、ゲート電極４２、５６の膜厚を約３０００オングストロームとし、アルミ配線４８、６２、６４の膜厚を約１００００オングストロームとしている。
【００５３】
また、フィールド酸化膜３８の下にある半導体基板３６の表面に注入するチャンネルストップイオンであるボロン（Ｂ）の濃度を５×１０13ｃｍ-2とし、注入エネルギを３０ＫｅＶとしている。
【００５４】
また、図１に示すように、この実施形態においては、ゲート電極４２のうち、アルミ配線４８との接続部近傍（すなわち、コンタクトホール４６近傍）４２ａにおけるチャンネル長方向（図中、Ｙ方向）の幅が、他の部分における幅より広くなるよう構成している。これによって、ゲート電極４２とアルミ配線４８とを接続する際のマージン（すなわち、コンタクトホール４６の位置合わせマージン）を確保することができる。
【００５５】
したがって、チャンネル長の比較的小さい低耐圧のトランジスタであっても、チャンネル長を実質的に変更することなく、ゲート電極４２とアルミ配線４８とのコンタクトを確保することができる。
【００５６】
つぎに、図３に、この発明の他の実施形態による半導体装置である、トランジスタ７１（半導体素子）を備えた半導体装置７０の平面構成を概念的に示した図面を示す。図４は、図３の断面４−４を示す図面である。
【００５７】
図４に示すように、この半導体装置７０は、前述の半導体装置３０とほぼ同様の構成であるが、トランジスタ３１（図２参照）の代わりにトランジスタ７１を備えている。トランジスタ７１は、トランジスタ３１と同様、ＭＯＳ形電界効果トランジスタである。
【００５８】
しかしながら、トランジスタ３１と異なり、トランジスタ７１においては、ゲート電極４２とアルミ配線４８との接続部（すなわち、コンタクトホール４６の真下）近傍の酸化膜７４（ゲート絶縁膜に連続する絶縁膜であって第１の導電体層と第２の導電体層との接続部の下の絶縁膜）の膜厚が、酸化膜７４以外の部分にあるゲート酸化膜４０の膜厚よりも厚くなるよう構成している。
【００５９】
このように構成することによって、たとえばＲＩＥ（反応性イオンエッチング）法を用いて層間膜４４にコンタクトホール４６を開ける際のエッチングダメージがゲート酸化膜４０およびその下のチャネル形成領域ＣＨ１におよぶことを、より確実に防止することができる。
【００６０】
このような膜厚の厚い酸化膜７４は、たとえば、フィールド酸化膜３８を形成する工程と同一の工程において、上述のＬＯＣＯＳ法等を用いて形成することができる。このようにすれば、工程を増やすことなく、膜厚の厚い酸化膜７４を形成することができる。
【００６１】
つぎに、図５に、この発明のさらに他の実施形態による半導体装置である、トランジスタ８１（半導体素子）を備えた半導体装置８０の平面構成を概念的に示した図面を示す。半導体装置８０の断面構成は、図２と同様であるので記載を省略する。
【００６２】
図５に示すように、この半導体装置８０は、前述の半導体装置３０とほぼ同様の構成であるが、トランジスタ３１（図１参照）の代わりに高耐圧型のトランジスタ８１を備えている。トランジスタ８１は、トランジスタ３１と異なり、アルミ配線４８との接続部近傍（すなわち、コンタクトホール４６近傍）におけるチャンネル長方向（図中、Ｙ方向）の幅が、それ以外の部分における幅と同じである。
【００６３】
これは、以下の理由による。トランジスタ８１は、トランジスタ３１と同様にＭＯＳ形電界効果トランジスタであるが、トランジスタ３１と異なり、高耐圧型のトランジスタである。したがって、トランジスタ８１においては、ゲート電極８４のチャンネル長方向の幅が、トランジスタ３１におけるそれよりも広くなっている。
【００６４】
このため、トランジスタ３１におけるゲート電極４２と異なり、コンタクトホール４６近傍におけるチャンネル長方向の幅が他の部分における幅と同じであっても、コンタクトホール４６の位置合わせマージンを確保することができるのである。
【００６５】
このように、高耐圧型のトランジスタ８１のようにゲート電極８４のチャンネル長方向の幅が広い場合には、ゲート電極８４のチャンネル長方向の幅を変化させることなく、アルミ配線４８と接続することができるので、トランジスタ８１の平面投影面積を増やす必要はない。したがって、集積度を犠牲にすることもない。
【００６６】
また、この半導体装置８０においては、高耐圧のトランジスタ８１と低耐圧のトランジスタ３３とを混載しているが、高耐圧のトランジスタ８１部分のフィールド酸化膜３８の膜厚を、低耐圧のトランジスタ３３部分のフィールド酸化膜３８の膜厚と同一の薄い膜厚にしている。
【００６７】
この発明を適用することで、低耐圧のトランジスタ３３部分に用いるような薄い膜厚のフィールド酸化膜３８であっても、高耐圧のトランジスタ８１部分の素子分離が可能となるからである。
【００６８】
このため、高耐圧のトランジスタ８１部分のフィールド酸化膜の厚さに合わせて低耐圧のトランジスタ３３部分のフィールド酸化膜の厚さを厚くしたり、高耐圧のトランジスタ８１部分と低耐圧のトランジスタ３３部分との間でフィールド酸化膜３８の膜厚を変えたりする必要はない。
【００６９】
すなわち、たとえばＥ2ＰＲＯＭや各種ドライバ等のように高耐圧のトランジスタと低耐圧のトランジスタとを混載した半導体装置においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができる。
【００７０】
なお、トランジスタ８１においても、上述のトランジスタ７１（図４参照）のように、ゲート電極４２とアルミ配線４８との接続部（すなわち、コンタクトホール４６の真下）近傍の酸化膜（図示せず、図４の酸化膜７４参照）の膜厚が、当該酸化膜以外の部分にあるゲート酸化膜（図示せず、図４のゲート酸化膜４０参照）の膜厚よりも厚くなるよう構成することもできる。
【００７１】
つぎに、図６に、この発明のさらに他の実施形態による半導体装置である、トランジスタ９１（半導体素子）を備えた半導体装置９０の平面構成を概念的に示した図面を示す。図７は、図６の断面７−７を示す図面である。
【００７２】
図６に示すように、この半導体装置９０は、前述の半導体装置８０とほぼ同様の構成であるが、トランジスタ８１（図５参照）の代わりにトランジスタ９１を備えている。トランジスタ９１は、トランジスタ３１と同様、高耐圧ＭＯＳ形電界効果トランジスタである。
【００７３】
しかしながら、トランジスタ８１と異なり、トランジスタ９１においては、チャンネル形成領域ＣＨ３、ゲート酸化膜９４およびゲート電極９６の実質的な平面形状を、ドレインＤ３を取巻く環形状とするとともに、ソースＳ３の実質的な平面形状を、チャンネル形成領域ＣＨ３を取巻く環形状とするよう構成している。
【００７４】
このように構成すると、ドレインＤ３がフィールド酸化膜３８から隔離される。このため、フィールド酸化膜３８の下にある半導体基板３６の表面に注入されるチャンネルストップイオンの影響でドレイン耐圧が低下するという事態は生じない。つまり、より高耐圧のトランジスタを得ることができる。
【００７５】
この発明を適用することにより、このような、より高耐圧のトランジスタ９１、すなわち、より高い電圧がゲート電極９６に印加されるようなトランジスタ９１においても、集積度、耐圧、製造コスト等を犠牲にすることなく、容易に素子分離を行なうことができるのである。
【００７６】
なお、図７に示すように、層間膜４４の上には、トランジスタ９１のソース用のアルミ配線１０４が設けられている。ソース用のアルミ配線１０４は、層間膜４４に設けられたコンタクトホール１０２を介して、ソースＳ３に接続されている。
【００７７】
また、層間膜４４の上には、トランジスタ９１のドレイン用のアルミ配線（図示せず）が設けられている。ドレイン用のアルミ配線は、層間膜４４に設けられたコンタクトホール１０６を介して、ドレインＤ３に接続されている（図６参照）。
【００７８】
また、図６に示すように、トランジスタ９１においては、チャンネル形成領域ＣＨ３、ゲート酸化膜９４およびゲート電極９６の実質的な平面形状を、ドレインＤ３を取巻く矩形環形状とするとともに、矩形環形状のゲート電極９６の角部において、ゲート電極９６とアルミ配線１００とを接続するよう、構成している。
【００７９】
したがって、ドレインＤ３とソースＳ３との間に流れる電流の小さい矩形環形状の角部においてゲート電極９６とアルミ配線１００とを接続することで、当該電流に与える影響を最小限にしつつ、ゲート電極９６とアルミ配線１００とを接続することができる。
【００８０】
また、ゲート電極９６とアルミ配線１００との接続に必要な幅が、ゲート電極９６の幅より広い場合であっても、角部においてゲート電極９６とアルミ配線１００とを接続することで、接続部におけるゲート電極９６の面積の増加を最小限に抑えることができる。このため、集積度の低下を抑えることができる。
【００８１】
なお、図７に示すトランジスタ９１においても、上述のトランジスタ７１（図４参照）のように、ゲート電極９６とアルミ配線１００との接続部（すなわち、コンタクトホール９８の真下）近傍の酸化膜の膜厚が、当該酸化膜以外の部分にあるゲート酸化膜９４の膜厚よりも厚くなるよう構成することもできる。
【００８２】
なお、上述の各実施形態においては、低耐圧のトランジスタ（半導体素子）のみを備えた半導体装置、および、低耐圧のトランジスタと高耐圧のトランジスタとを混載した半導体装置にこの発明を適用した場合を例に説明したが、この発明は、高耐圧のトランジスタのみを備えた半導体装置にも適用することができる。
【００８３】
また、上述の各実施形態においては、半導体装置として、ＮチャンネルＭＯＳ形電界効果トランジスタを備えた半導体装置を例に説明したが、この発明はこれに限定されるものではない。たとえば、ＰチャンネルＭＯＳ形電界効果トランジスタを備えた半導体装置にも、この発明を適用することができる。
【００８４】
また、たとえば、ＬＤＤ（低濃度拡散ドレイン）を有するＭＯＳ形電界効果トランジスタを備えた半導体装置や、ＤＤ（２重ドレイン）を有するＭＯＳ形電界効果トランジスタを備えた半導体装置の他、ＤＭＯＳ（２重拡散ＭＯＳ型電界効果トランジスタ）を備えた半導体装置にも、この発明を適用することができる。
【００８５】
さらに、たとえば、Ｅ2ＰＲＯＭのようにフローティングゲートを有するメモリセルを備えた半導体装置や、バイポーラ型トランジスタを備えた半導体装置、キャパシタを備えた半導体装置、抵抗素子を備えた半導体装置等にも、この発明を適用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置である、トランジスタ３１を備えた半導体装置３０の平面構成を概念的に示した図面である。
【図２】図１の断面２−２を示す図面である。
【図３】この発明の他の実施形態による半導体装置である半導体装置７０の平面構成を概念的に示した図面である。
【図４】図３の断面４−４を示す図面である。
【図５】この発明のさらに他の実施形態による半導体装置である半導体装置８０の平面構成を概念的に示した図面である。
【図６】この発明のさらに他の実施形態による半導体装置である半導体装置９０の平面構成を概念的に示した図面である。
【図７】図６の断面７−７を示す図面である。
【図８】従来のＭＯＳ形電界効果トランジスタを備えた半導体装置の平面構成を概念的に示した図面である。
【図９】図８の断面９−９を示す図面である。
【符号の説明】
３２・・・・・・素子形成領域
３６・・・・・・半導体基板
３８・・・フィールド酸化膜
４２・・・・・・ゲート電極
４４・・・・・・層間膜
４８・・・・・・アルミ配線
Ｌ１・・・・・・フィールド酸化膜の全長
Claims (3)
- 基部半導体層と、
前記基部半導体層の上に形成された素子分離用絶縁膜と、
前記素子分離用絶縁膜によって分離された素子形成領域において前記基部半導体層の上に形成された半導体素子であって、第１の導電体層を有する半導体素子とを備えた半導体装置において、
前記素子分離用絶縁膜および第１の導電体層の上に位置する層間絶縁膜と、
前記層間絶縁膜の上に位置する第２の導電体層とを備え、
第１の導電体層を前記素子形成領域内においてのみ形成するとともに、
前記素子形成領域内においてのみ第１の導電体層と第２の導電体層とを接続し、
第１導電型の第１の半導体領域と、
第１導電型の第２の半導体領域であって第１の半導体領域に対して所定距離を隔てて設けられた第２の半導体領域と、
第１の半導体領域と第２の半導体領域との間に設けられた第２導電型のチャンネル形成領域と、
前記チャンネル形成領域の上に設けられたゲート絶縁膜とを備え、
前記第１の導電体層はゲート絶縁膜の上に設けられており、前記チャンネル形成領域、ゲート絶縁膜および第１の導電体層の実質的な平面形状が第１の半導体領域を取巻く矩形環形状であり、また前記第２の半導体領域の実質的な平面形状がチャンネル形成領域を取巻く環形状領域を含み、前記矩形環形状の角部において第１の導電体層と第２の導電体層とが接続されている半導体装置であって、
前記半導体素子が高耐圧の半導体素子であり、
当該半導体装置が高耐圧の半導体素子の他に低耐圧の半導体素子を備えており、
前記半導体素子の第１の半導体領域がドレインであり、２重ドレインを有するＭＯＳ型電界効果トランジスタで構成されて成ることを特徴とする半導体装置。 - 請求項１の半導体装置において、
高耐圧のトランジスタ部分の素子分離用絶縁膜の膜厚を低耐圧のトランジスタ部分の素子分離用絶縁膜と同一の膜厚としたことを特徴とする半導体装置。 - 第１の導電体層下のゲート絶縁膜の一部に他の部分のゲート絶縁膜よりも膜厚の厚い酸化膜を含む請求項１又は請求項２に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01435298A JP3885844B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
| US09/767,441 US20010002057A1 (en) | 1998-01-27 | 2001-01-23 | Semiconductor device and wiring method thereof |
| US09/853,971 US6713822B2 (en) | 1998-01-27 | 2001-05-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01435298A JP3885844B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005373651A Division JP2006148151A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置および半導体装置における配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214511A JPH11214511A (ja) | 1999-08-06 |
| JP3885844B2 true JP3885844B2 (ja) | 2007-02-28 |
Family
ID=11858686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01435298A Expired - Fee Related JP3885844B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20010002057A1 (ja) |
| JP (1) | JP3885844B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815775B2 (en) * | 2001-02-02 | 2004-11-09 | Industrial Technology Research Institute | ESD protection design with turn-on restraining method and structures |
| US7155747B2 (en) * | 2001-08-17 | 2007-01-02 | Bhc Engineering, Lp | Head stabilizing system |
| DE20300117U1 (de) * | 2003-01-08 | 2003-03-20 | Bongartz, Karin, 52511 Geilenkirchen | Schal |
| JP2006059841A (ja) * | 2004-08-17 | 2006-03-02 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| TWI359490B (en) * | 2008-01-30 | 2012-03-01 | Novatek Microelectronics Corp | Power mos device and layout |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176746A (en) | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit and manufacture thereof |
| US5200637A (en) * | 1988-12-15 | 1993-04-06 | Kabushiki Kaisha Toshiba | MOS transistor and differential amplifier circuit with low offset |
| JPH0774353A (ja) * | 1993-09-03 | 1995-03-17 | Fujitsu Ltd | 入出力保護回路 |
| JP2591446B2 (ja) | 1993-10-18 | 1997-03-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3337578B2 (ja) | 1994-11-29 | 2002-10-21 | 三菱電機システムエル・エス・アイ・デザイン株式会社 | 半導体装置およびその製造方法 |
| JPH09307091A (ja) * | 1996-05-10 | 1997-11-28 | Sony Corp | 増幅型固体撮像素子 |
| US6097066A (en) * | 1997-10-06 | 2000-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-static discharge protection structure for semiconductor devices |
-
1998
- 1998-01-27 JP JP01435298A patent/JP3885844B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-23 US US09/767,441 patent/US20010002057A1/en not_active Abandoned
- 2001-05-11 US US09/853,971 patent/US6713822B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010020721A1 (en) | 2001-09-13 |
| US20010002057A1 (en) | 2001-05-31 |
| JPH11214511A (ja) | 1999-08-06 |
| US6713822B2 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107912B2 (en) | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same | |
| US5355008A (en) | Diamond shaped gate mesh for cellular MOS transistor array | |
| JP3291958B2 (ja) | バックソースｍｏｓｆｅｔ | |
| US7276747B2 (en) | Semiconductor device having screening electrode and method | |
| JP3219045B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法 | |
| US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| JP3827954B2 (ja) | Ｐｎ分離層をもつｉｇｂｔ | |
| JP3885844B2 (ja) | 半導体装置 | |
| US6163051A (en) | High breakdown voltage semiconductor device | |
| JP3448138B2 (ja) | 半導体装置の製造方法 | |
| JP2723868B2 (ja) | 半導体装置 | |
| US20060220155A1 (en) | Semiconductor device | |
| US20240145580A1 (en) | Field-effect transistor with a dielectric structure having a gate dielectric and a shielding dielectric | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| JP2006148151A (ja) | 半導体装置および半導体装置における配線方法 | |
| JP3376209B2 (ja) | 半導体装置とその製造方法 | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JP2001111042A (ja) | 絶縁ゲート型半導体装置 | |
| JPH025484A (ja) | Ｍｏｓ型半導体素子 | |
| JPH09186314A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH01166563A (ja) | 半導体デバイス | |
| JPH053323A (ja) | Ｍｏｓ型半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050930 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051226 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |