JPH0774353A - 入出力保護回路 - Google Patents
入出力保護回路Info
- Publication number
- JPH0774353A JPH0774353A JP21933193A JP21933193A JPH0774353A JP H0774353 A JPH0774353 A JP H0774353A JP 21933193 A JP21933193 A JP 21933193A JP 21933193 A JP21933193 A JP 21933193A JP H0774353 A JPH0774353 A JP H0774353A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- polysilicon gate
- aluminum wiring
- wiring
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】構造上の脆弱部分や電界の集中しやすい部分を
なくして、過電圧（電流）耐性を向上すること。 【構成】入出力パッド及び第一アルミ配線の形成領域を
取り囲むリング状の拡散層を半導体基板内に形成し、拡
散層上にリング状のポリシリコンゲートを敷設し、ポリ
シリコンゲートの敷設ラインに沿って拡散層を２分割
し、ポリシリコンゲートの内側の分割拡散部分と第一ア
ルミ配線との間を直接又は抵抗要素を介して接続し、ポ
リシリコンゲートの外側の分割拡散部分の上に第二アル
ミ配線を形成し、ポリシリコンゲートの外側の分割拡散
部分と第二アルミ配線との間を接続すると共に、ポリシ
リコンゲートと第二アルミ配線との間を接続し、かつ、
ポリシリコンゲートの内側の分割拡散部分と内部回路と
の間を抵抗要素を介して接続する。
なくして、過電圧（電流）耐性を向上すること。 【構成】入出力パッド及び第一アルミ配線の形成領域を
取り囲むリング状の拡散層を半導体基板内に形成し、拡
散層上にリング状のポリシリコンゲートを敷設し、ポリ
シリコンゲートの敷設ラインに沿って拡散層を２分割
し、ポリシリコンゲートの内側の分割拡散部分と第一ア
ルミ配線との間を直接又は抵抗要素を介して接続し、ポ
リシリコンゲートの外側の分割拡散部分の上に第二アル
ミ配線を形成し、ポリシリコンゲートの外側の分割拡散
部分と第二アルミ配線との間を接続すると共に、ポリシ
リコンゲートと第二アルミ配線との間を接続し、かつ、
ポリシリコンゲートの内側の分割拡散部分と内部回路と
の間を抵抗要素を介して接続する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積装置に適用
する入出力保護回路に関し、特に、ＭＯＳトランジスタ
を用いた入出力保護回路に関する。一般に、半導体集積
装置（以下「ＬＳＩ」）の入出力には、種々の要因（誘
導雑音、インピーダンス不整合等による反射雑音又は静
電誘導雑音）によって、高電圧又は高電流の雑音が入る
ことがあり、場合によっては、ＬＳＩが破壊に至ること
がある。これを避けるために、ＬＳＩ中には入出力保護
回路が設けられる。
する入出力保護回路に関し、特に、ＭＯＳトランジスタ
を用いた入出力保護回路に関する。一般に、半導体集積
装置（以下「ＬＳＩ」）の入出力には、種々の要因（誘
導雑音、インピーダンス不整合等による反射雑音又は静
電誘導雑音）によって、高電圧又は高電流の雑音が入る
ことがあり、場合によっては、ＬＳＩが破壊に至ること
がある。これを避けるために、ＬＳＩ中には入出力保護
回路が設けられる。
【０００２】
【従来の技術】図５は入出力保護回路の回路図であり、
１は入出力パッド（以下、単に「パッド」と言う）、２
はパッド１と内部回路（図示略）との間に設けられた入
出力保護回路である。入出力保護回路２は、パッド１と
内部回路との間に挿入された抵抗要素３（いわゆるブリ
ッジ抵抗）と、パッド１とグランド電位ＶSSとの間に挿
入されたＭＯＳトランジスタ４とを有している。
１は入出力パッド（以下、単に「パッド」と言う）、２
はパッド１と内部回路（図示略）との間に設けられた入
出力保護回路である。入出力保護回路２は、パッド１と
内部回路との間に挿入された抵抗要素３（いわゆるブリ
ッジ抵抗）と、パッド１とグランド電位ＶSSとの間に挿
入されたＭＯＳトランジスタ４とを有している。
【０００３】ＭＯＳトランジスタ４は、ゲートとソース
を共通にしたいわゆるダイオード接続であり、例えば、
ＭＯＳトランジスタ４をＰチャネル型とすると、ダイオ
ードのカソード電極（Ｋ）がパッド１に、そして、アノ
ード電極（Ａ）がＶSSに接続される。これによれば、パ
ッド１に加えられる正極性又は負極性の雑音電圧を、基
板（又はＶSS）へ逃がすことができる。
を共通にしたいわゆるダイオード接続であり、例えば、
ＭＯＳトランジスタ４をＰチャネル型とすると、ダイオ
ードのカソード電極（Ｋ）がパッド１に、そして、アノ
ード電極（Ａ）がＶSSに接続される。これによれば、パ
ッド１に加えられる正極性又は負極性の雑音電圧を、基
板（又はＶSS）へ逃がすことができる。
【０００４】すなわち、正極性雑音の場合には、その雑
音電圧がＭＯＳトランジスタ（ダイオード）４のＰＮ接
合の降伏電圧を越えると、ＭＯＳトランジスタ４が降伏
（break down）し、ＰＮ接合の逆方向電流が流れて、雑
音電荷が基板へと逃される。また、負極性雑音の場合に
は、その雑音電圧がＰＮ接合の順方向電圧を越えたと
き、若しくは、ＭＯＳトランジスタ４のしきい値を越え
たときにＰＮ接合の順方向電流が流れ、雑音電荷が基板
又はＶSSへ逃がされる。
音電圧がＭＯＳトランジスタ（ダイオード）４のＰＮ接
合の降伏電圧を越えると、ＭＯＳトランジスタ４が降伏
（break down）し、ＰＮ接合の逆方向電流が流れて、雑
音電荷が基板へと逃される。また、負極性雑音の場合に
は、その雑音電圧がＰＮ接合の順方向電圧を越えたと
き、若しくは、ＭＯＳトランジスタ４のしきい値を越え
たときにＰＮ接合の順方向電流が流れ、雑音電荷が基板
又はＶSSへ逃がされる。
【０００５】第一従来例 図６は従来の入出力保護回路の平面構造図である。この
図において、５はパッドであり、パッド５から延びる第
一アルミ配線６の先端が四分岐し、この四分岐部分６ａ
が、微小な間隙を隔てて対向する第二アルミ配線７の三
分岐部分７ａと噛み合うようにレイアウトされている。
四分岐部分６ａと三分岐部分７ａの間の隙間には、一端
が第二アルミ配線７に接続された所定線幅のポリシリコ
ンゲート８が敷設されており、このポリシリコンゲート
８はＭＯＳトランジスタのゲート電極として機能する。
図において、５はパッドであり、パッド５から延びる第
一アルミ配線６の先端が四分岐し、この四分岐部分６ａ
が、微小な間隙を隔てて対向する第二アルミ配線７の三
分岐部分７ａと噛み合うようにレイアウトされている。
四分岐部分６ａと三分岐部分７ａの間の隙間には、一端
が第二アルミ配線７に接続された所定線幅のポリシリコ
ンゲート８が敷設されており、このポリシリコンゲート
８はＭＯＳトランジスタのゲート電極として機能する。
【０００６】さらに、少なくとも、四分岐部分６ａ及び
三分岐部分７ａの全部と、ポリシリコンゲート８の大部
分とを含む範囲の半導体基板内には、所定導電型（ここ
ではＮ導電型）の半導体拡散層９（以下「拡散層」）が
形成されている。この拡散層９は、ポリシリコンゲート
８の敷設ラインに沿って２分割されており、一方の拡散
領域９ａ（四分岐部分６ａ側の領域）はＭＯＳトランジ
スタのドレイン拡散として機能し、また、他方の拡散領
域９ｂ（三分岐部分７ａ側の領域）はＭＯＳトランジス
タのソース拡散として機能する。以下、一方の拡散領域
９ａを「ドレイン拡散」、他方の拡散領域９ｂを「ソー
ス拡散」と呼称する。
三分岐部分７ａの全部と、ポリシリコンゲート８の大部
分とを含む範囲の半導体基板内には、所定導電型（ここ
ではＮ導電型）の半導体拡散層９（以下「拡散層」）が
形成されている。この拡散層９は、ポリシリコンゲート
８の敷設ラインに沿って２分割されており、一方の拡散
領域９ａ（四分岐部分６ａ側の領域）はＭＯＳトランジ
スタのドレイン拡散として機能し、また、他方の拡散領
域９ｂ（三分岐部分７ａ側の領域）はＭＯＳトランジス
タのソース拡散として機能する。以下、一方の拡散領域
９ａを「ドレイン拡散」、他方の拡散領域９ｂを「ソー
ス拡散」と呼称する。
【０００７】第一アルミ配線６の四分岐部分６ａとドレ
イン拡散９ａとの間は、各分岐毎のコンタクトホール１
０ａ〜１０ｄを介して接続されており、また、三分岐部
分７ａとソース拡散９ｂとの間も各分岐毎のコンタクト
ホール１１ａ〜１１ｃを介して接続されている。さら
に、ドレイン拡散９ａはコンタクトホール１２を介し
て、内部回路への引出し配線１３に接続されており、こ
の引出し配線１３には、例えばポリサイド等の高抵抗材
料が用いられる。
イン拡散９ａとの間は、各分岐毎のコンタクトホール１
０ａ〜１０ｄを介して接続されており、また、三分岐部
分７ａとソース拡散９ｂとの間も各分岐毎のコンタクト
ホール１１ａ〜１１ｃを介して接続されている。さら
に、ドレイン拡散９ａはコンタクトホール１２を介し
て、内部回路への引出し配線１３に接続されており、こ
の引出し配線１３には、例えばポリサイド等の高抵抗材
料が用いられる。
【０００８】以上の平面構造によれば、ゲート電極（ポ
リシリコンゲート８）、ドレイン拡散９ａ及びソース拡
散９ｂを有するＭＯＳトランジスタを構成できるととも
に、そのゲート電極を、ソース拡散９ｂと同電位の第二
アルミ配線７に接続してダイオード接続とすることがで
きる。また、ドレイン拡散９ｂの拡散抵抗と引出し配線
１３の配線抵抗とを利用してブリッジ抵抗を形成できる
から、図５に示す入出力保護回路を実現できる。
リシリコンゲート８）、ドレイン拡散９ａ及びソース拡
散９ｂを有するＭＯＳトランジスタを構成できるととも
に、そのゲート電極を、ソース拡散９ｂと同電位の第二
アルミ配線７に接続してダイオード接続とすることがで
きる。また、ドレイン拡散９ｂの拡散抵抗と引出し配線
１３の配線抵抗とを利用してブリッジ抵抗を形成できる
から、図５に示す入出力保護回路を実現できる。
【０００９】第二従来例 図７は従来の入出力保護回路の他の平面構造図である。
この図において、２０はパッドであり、パッド２０から
延びる第一アルミ配線２１の先端にＴ字状部２１ａが形
成され、このＴ字状部２１ａの周囲にポリシリコンゲー
ト２２（ＭＯＳトランジスタのゲート電極として機能す
る）が敷設され、さらに、ポリシリコンゲート２２の周
囲に第二アルミ配線２３が敷設されている。
この図において、２０はパッドであり、パッド２０から
延びる第一アルミ配線２１の先端にＴ字状部２１ａが形
成され、このＴ字状部２１ａの周囲にポリシリコンゲー
ト２２（ＭＯＳトランジスタのゲート電極として機能す
る）が敷設され、さらに、ポリシリコンゲート２２の周
囲に第二アルミ配線２３が敷設されている。
【００１０】ポリシリコンゲート２２と第二アルミ配線
２３との間は、コンタクトホール２４で接続されてお
り、また、少なくとも、Ｔ字状部２１ａの全部、ポリシ
リコンゲート２２のほぼ全部、及び、第二アルミ配線２
３の一部（ポリシリコンゲート２２を包囲する部分）を
含む範囲の半導体基板内には、所定導電型（ここではＮ
導電型）の半導体拡散層２５（以下「拡散層」）が形成
されている。
２３との間は、コンタクトホール２４で接続されてお
り、また、少なくとも、Ｔ字状部２１ａの全部、ポリシ
リコンゲート２２のほぼ全部、及び、第二アルミ配線２
３の一部（ポリシリコンゲート２２を包囲する部分）を
含む範囲の半導体基板内には、所定導電型（ここではＮ
導電型）の半導体拡散層２５（以下「拡散層」）が形成
されている。
【００１１】拡散層２５は、ポリシリコンゲート２２の
敷設ラインの内側部分２５ａと外側部分２５ｂに２分さ
れており、内側部分２５ａはＭＯＳトランジスタのドレ
イン拡散として機能し、また、外側部分２５ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、内側
部分２５ａを「ドレイン拡散」、外側部分２５ｂを「ソ
ース拡散」と呼称する。
敷設ラインの内側部分２５ａと外側部分２５ｂに２分さ
れており、内側部分２５ａはＭＯＳトランジスタのドレ
イン拡散として機能し、また、外側部分２５ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、内側
部分２５ａを「ドレイン拡散」、外側部分２５ｂを「ソ
ース拡散」と呼称する。
【００１２】第一アルミ配線２１のＴ字状部２１ａとド
レイン拡散２５ａとの間はコンタクトホール２６を介し
て接続されており、また、第二アルミ配線２３とソース
拡散２５ｂとの間もコンタクトホール２７〜２９を介し
て接続されている。さらに、ドレイン拡散２５ａはコン
タクトホール３０を介して、内部回路への引出し配線３
１に接続されており、この引出し配線３１には、例えば
ポリサイド等の高抵抗材料が用いられる。
レイン拡散２５ａとの間はコンタクトホール２６を介し
て接続されており、また、第二アルミ配線２３とソース
拡散２５ｂとの間もコンタクトホール２７〜２９を介し
て接続されている。さらに、ドレイン拡散２５ａはコン
タクトホール３０を介して、内部回路への引出し配線３
１に接続されており、この引出し配線３１には、例えば
ポリサイド等の高抵抗材料が用いられる。
【００１３】以上の平面構造によれば、ゲート電極（ポ
リシリコンゲート２２）、ドレイン拡散２５ａ及びソー
ス拡散２５ｂを有するＭＯＳトランジスタを構成できる
とともに、そのゲート電極を、ソース拡散２５ｂと同電
位の第二アルミ配線２３に接続してダイオード接続とす
ることができる。また、ドレイン拡散２５ａの拡散抵抗
と引出し配線３１の配線抵抗とを利用してブリッジ抵抗
を形成できるから、第一従来例と同様に、図５に示す入
出力保護回路を実現できる。
リシリコンゲート２２）、ドレイン拡散２５ａ及びソー
ス拡散２５ｂを有するＭＯＳトランジスタを構成できる
とともに、そのゲート電極を、ソース拡散２５ｂと同電
位の第二アルミ配線２３に接続してダイオード接続とす
ることができる。また、ドレイン拡散２５ａの拡散抵抗
と引出し配線３１の配線抵抗とを利用してブリッジ抵抗
を形成できるから、第一従来例と同様に、図５に示す入
出力保護回路を実現できる。
【００１４】
【発明が解決しようとする課題】しかしながら、かかる
第一及び第二従来例にあっては、構造上の特定部分の過
電圧耐性が低く、その特定部分の耐性で回路全体の過電
圧（電流）耐性が決まってしまうという問題点があっ
た。図６に示す第一従来例にあっては、ポリシリコンゲ
ート８の両端が拡散層９の境界と交差（符号イ、ロ参
照）している。一般に、拡散層の境界付近では、ポリシ
リコンゲート８と拡散層９との間のゲート酸化膜が薄目
に形成されやすく、しかも、半導体基板に結晶欠陥が生
じやすいから、構造上の脆弱性を否めない。
第一及び第二従来例にあっては、構造上の特定部分の過
電圧耐性が低く、その特定部分の耐性で回路全体の過電
圧（電流）耐性が決まってしまうという問題点があっ
た。図６に示す第一従来例にあっては、ポリシリコンゲ
ート８の両端が拡散層９の境界と交差（符号イ、ロ参
照）している。一般に、拡散層の境界付近では、ポリシ
リコンゲート８と拡散層９との間のゲート酸化膜が薄目
に形成されやすく、しかも、半導体基板に結晶欠陥が生
じやすいから、構造上の脆弱性を否めない。
【００１５】従って、第一従来例のレイアウトでは、構
造上の脆弱な部分イ、ロで、ドレイン拡散９ａ（ＰＡＤ
５と同電位であることに留意）とポリシリコンゲート８
（Ｖ SSと同電位であることに留意）とが近接するから、
この特定部分イ、ロが破壊されやすかった。一方、図７
に示す第二従来例にあっては、ＰＡＤ２０と同電位のド
レイン拡散２５ａは、ポリシリコンゲート２２の内側領
域に限定されており、ポリシリコンゲート２２と拡散層
２５との境界部分では、ソース拡散２５ｂ（ＶSSと同電
位）と交差するだけであるから第一従来例のような心配
はない。
造上の脆弱な部分イ、ロで、ドレイン拡散９ａ（ＰＡＤ
５と同電位であることに留意）とポリシリコンゲート８
（Ｖ SSと同電位であることに留意）とが近接するから、
この特定部分イ、ロが破壊されやすかった。一方、図７
に示す第二従来例にあっては、ＰＡＤ２０と同電位のド
レイン拡散２５ａは、ポリシリコンゲート２２の内側領
域に限定されており、ポリシリコンゲート２２と拡散層
２５との境界部分では、ソース拡散２５ｂ（ＶSSと同電
位）と交差するだけであるから第一従来例のような心配
はない。
【００１６】しかしながら、かかる第一従来例のレイア
ウトでは、第一アルミ配線２１（ＰＡＤ２０と同電位）
とソース拡散（ＶSSと同電位）２５ｂとの間（符号ハ参
照）、及び、第一アルミ配線２１とポリシリコンゲート
２２（ＶSSと同電位）との間（符号ニ参照）にそれぞれ
高電界の交差部が生じ、これらの交差部ハ、ニが破壊さ
れやすかった。 ［目的］そこで、本発明は、構造上の脆弱部分や電界の
集中しやすい部分をなくして、過電圧（電流）耐性を向
上した入出力保護回路の提供を目的とする。
ウトでは、第一アルミ配線２１（ＰＡＤ２０と同電位）
とソース拡散（ＶSSと同電位）２５ｂとの間（符号ハ参
照）、及び、第一アルミ配線２１とポリシリコンゲート
２２（ＶSSと同電位）との間（符号ニ参照）にそれぞれ
高電界の交差部が生じ、これらの交差部ハ、ニが破壊さ
れやすかった。 ［目的］そこで、本発明は、構造上の脆弱部分や電界の
集中しやすい部分をなくして、過電圧（電流）耐性を向
上した入出力保護回路の提供を目的とする。
【００１７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、入出力パッドと該入出力パッドに接続す
る第一アルミ配線とを半導体基板上に形成し、前記入出
力パッド及び第一アルミ配線の形成領域を取り囲むリン
グ状の拡散層を半導体基板内に形成し、前記拡散層上に
リング状のポリシリコンゲートを敷設し、該ポリシリコ
ンゲートの敷設ラインに沿って前記拡散層を２分割し、
ポリシリコンゲートの内側の分割拡散部分と前記第一ア
ルミ配線との間を直接又は抵抗要素を介して接続し、ポ
リシリコンゲートの外側の分割拡散部分の上に第二アル
ミ配線を形成し、ポリシリコンゲートの外側の分割拡散
部分と第二アルミ配線との間を接続すると共に、ポリシ
リコンゲートと第二アルミ配線との間を接続し、かつ、
ポリシリコンゲートの内側の分割拡散部分と内部回路と
の間を抵抗要素を介して接続したことを特徴とする。
成するために、入出力パッドと該入出力パッドに接続す
る第一アルミ配線とを半導体基板上に形成し、前記入出
力パッド及び第一アルミ配線の形成領域を取り囲むリン
グ状の拡散層を半導体基板内に形成し、前記拡散層上に
リング状のポリシリコンゲートを敷設し、該ポリシリコ
ンゲートの敷設ラインに沿って前記拡散層を２分割し、
ポリシリコンゲートの内側の分割拡散部分と前記第一ア
ルミ配線との間を直接又は抵抗要素を介して接続し、ポ
リシリコンゲートの外側の分割拡散部分の上に第二アル
ミ配線を形成し、ポリシリコンゲートの外側の分割拡散
部分と第二アルミ配線との間を接続すると共に、ポリシ
リコンゲートと第二アルミ配線との間を接続し、かつ、
ポリシリコンゲートの内側の分割拡散部分と内部回路と
の間を抵抗要素を介して接続したことを特徴とする。
【００１８】
【作用】本発明では、リング状のポリシリコンゲートの
外側にソース領域が形成され、さらに、内側にドレイン
領域、入出力パッド及び第一アルミ配線が形成される。
従って、拡散層の境界付近におけるポリシリコンゲート
とドレイン領域との交差部分（図６の符号イ、ロ参照）
が生じず、しかも、ソース領域とポリシリコンゲート又
は第一アルミ配線との交差部分（図７の符号ハ、ニ参
照）も生じないから、構造上の脆弱部分や電界の集中し
やすい部分をなくすことができ、過電圧（電流）耐性を
向上した入出力保護回路を提供できる。
外側にソース領域が形成され、さらに、内側にドレイン
領域、入出力パッド及び第一アルミ配線が形成される。
従って、拡散層の境界付近におけるポリシリコンゲート
とドレイン領域との交差部分（図６の符号イ、ロ参照）
が生じず、しかも、ソース領域とポリシリコンゲート又
は第一アルミ配線との交差部分（図７の符号ハ、ニ参
照）も生じないから、構造上の脆弱部分や電界の集中し
やすい部分をなくすことができ、過電圧（電流）耐性を
向上した入出力保護回路を提供できる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。第一実施例 図１、図２は本発明に係る入出力保護回路の第一実施例
を示す図である。まず、平面構造を説明する。図１にお
いて、３０は半導体基板上に形成された入出力パッド
（以下「パッド」）であり、パッド３０からは第一アル
ミ配線３１が引き出されている。これらのパッド３０及
び第一アルミ配線３１は、半導体基板内に形成された矩
形リング状の拡散層３２で取り囲まれており、この拡散
層３２は、同じく矩形リング状に敷設されたポリシリコ
ンゲート３３（ＭＯＳトランジスタのゲート電極）によ
って２分割されている。
する。第一実施例 図１、図２は本発明に係る入出力保護回路の第一実施例
を示す図である。まず、平面構造を説明する。図１にお
いて、３０は半導体基板上に形成された入出力パッド
（以下「パッド」）であり、パッド３０からは第一アル
ミ配線３１が引き出されている。これらのパッド３０及
び第一アルミ配線３１は、半導体基板内に形成された矩
形リング状の拡散層３２で取り囲まれており、この拡散
層３２は、同じく矩形リング状に敷設されたポリシリコ
ンゲート３３（ＭＯＳトランジスタのゲート電極）によ
って２分割されている。
【００２０】ポリシリコンゲート３３の内側に位置する
一方の分割拡散部分３２ａは、ＭＯＳトランジスタのド
レイン拡散として機能し、また、ポリシリコンゲート３
３の外側に位置する他方の分割拡散部分３２ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、一方
の分割拡散部分３２ａを「ドレイン拡散」、他方の分割
拡散部分３２ｂを「ソース拡散」と呼称する。
一方の分割拡散部分３２ａは、ＭＯＳトランジスタのド
レイン拡散として機能し、また、ポリシリコンゲート３
３の外側に位置する他方の分割拡散部分３２ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、一方
の分割拡散部分３２ａを「ドレイン拡散」、他方の分割
拡散部分３２ｂを「ソース拡散」と呼称する。
【００２１】ドレイン拡散３２ａと第一アルミ配線３１
との間はコンタクトホール３４を介して接続され、ポリ
シリコンゲート３３の周囲の第二アルミ配線３５とソー
ス拡散３２ｂとの間はコンタクトホール３６、３７を介
して接続され、また、第二アルミ配線３５とポリシリコ
ンゲート３３との間はコンタクトホール３８を介して接
続されている。
との間はコンタクトホール３４を介して接続され、ポリ
シリコンゲート３３の周囲の第二アルミ配線３５とソー
ス拡散３２ｂとの間はコンタクトホール３６、３７を介
して接続され、また、第二アルミ配線３５とポリシリコ
ンゲート３３との間はコンタクトホール３８を介して接
続されている。
【００２２】さらに、ドレイン拡散３２ａはコンタクト
ホール３９を介して内部回路への引出し配線４０に接続
されており、この引出し配線４０には、例えばポリサイ
ド等の高抵抗材料が用いられる。以上の平面構造によれ
ば、ゲート電極（ポリシリコンゲート３３）、ドレイン
拡散３２ａ及びソース拡散３２ｂを有するＭＯＳトラン
ジスタを構成できるとともに、そのゲート電極（ポリシ
リコンゲート３３）を、ソース拡散３２ｂと同電位の第
二アルミ配線３５に接続してダイオード接続とすること
ができる。また、ドレイン拡散３２ａの拡散抵抗ＲK と
引出し配線４０の配線抵抗ＲL とを利用してブリッジ抵
抗（ＲK ＋ＲL ）を形成できるから、図２に示す入出力
保護回路を実現でき、パッド３０に加えられる正極性又
は負極性の雑音電圧を、ＭＯＳトランジスタから基板又
はＶSSへと逃がすことができる。
ホール３９を介して内部回路への引出し配線４０に接続
されており、この引出し配線４０には、例えばポリサイ
ド等の高抵抗材料が用いられる。以上の平面構造によれ
ば、ゲート電極（ポリシリコンゲート３３）、ドレイン
拡散３２ａ及びソース拡散３２ｂを有するＭＯＳトラン
ジスタを構成できるとともに、そのゲート電極（ポリシ
リコンゲート３３）を、ソース拡散３２ｂと同電位の第
二アルミ配線３５に接続してダイオード接続とすること
ができる。また、ドレイン拡散３２ａの拡散抵抗ＲK と
引出し配線４０の配線抵抗ＲL とを利用してブリッジ抵
抗（ＲK ＋ＲL ）を形成できるから、図２に示す入出力
保護回路を実現でき、パッド３０に加えられる正極性又
は負極性の雑音電圧を、ＭＯＳトランジスタから基板又
はＶSSへと逃がすことができる。
【００２３】ここで、ポリシリコンゲート３３と交差す
る拡散層３２の境界部分（符号ヘ参照）は、ＶSSと同電
位（すなわちポリシリコンゲート３３と同電位）のソー
ス拡散３２ｂである。従って、当該部分ヘには高電界が
印加されないから、雑音電圧によって破壊されることは
ない。また、本実施例のレイアウトでは、第一アルミ配
線３１とポリシリコンゲート３３との交差部分（第二従
来例の符号ニ参照）が存在せず、さらに、第一アルミ配
線３１とソース拡散３２ｂとの交差部分（第二従来例の
符号ハ参照）も存在しないから、冒頭の第二従来例に比
べてはるかに破壊耐性を向上できる。
る拡散層３２の境界部分（符号ヘ参照）は、ＶSSと同電
位（すなわちポリシリコンゲート３３と同電位）のソー
ス拡散３２ｂである。従って、当該部分ヘには高電界が
印加されないから、雑音電圧によって破壊されることは
ない。また、本実施例のレイアウトでは、第一アルミ配
線３１とポリシリコンゲート３３との交差部分（第二従
来例の符号ニ参照）が存在せず、さらに、第一アルミ配
線３１とソース拡散３２ｂとの交差部分（第二従来例の
符号ハ参照）も存在しないから、冒頭の第二従来例に比
べてはるかに破壊耐性を向上できる。
【００２４】なお、ドレイン拡散３２ａによって形成さ
れる拡散抵抗ＲK は、引出し配線４０への印加電圧を抑
制して、この引出し電極４０と交差するポリシリコンゲ
ート３３の破壊を防止するためのものである。第二実施例 図３、図４は本発明に係る入出力保護回路の第二実施例
を示す図である。
れる拡散抵抗ＲK は、引出し配線４０への印加電圧を抑
制して、この引出し電極４０と交差するポリシリコンゲ
ート３３の破壊を防止するためのものである。第二実施例 図３、図４は本発明に係る入出力保護回路の第二実施例
を示す図である。
【００２５】まず、平面構造を説明する。図３におい
て、図３において、５０は半導体基板上に形成されたパ
ッドであり、パッド５０からは第一アルミ配線５１が引
き出されている。これらのパッド５０及び第一アルミ配
線５１は、半導体基板内に形成された矩形リング状の拡
散層５２で取り囲まれており、この拡散層５２は、略矩
形リング状に敷設されたポリシリコンゲート５３（ＭＯ
Ｓトランジスタのゲート電極）によって２分割されてい
る。
て、図３において、５０は半導体基板上に形成されたパ
ッドであり、パッド５０からは第一アルミ配線５１が引
き出されている。これらのパッド５０及び第一アルミ配
線５１は、半導体基板内に形成された矩形リング状の拡
散層５２で取り囲まれており、この拡散層５２は、略矩
形リング状に敷設されたポリシリコンゲート５３（ＭＯ
Ｓトランジスタのゲート電極）によって２分割されてい
る。
【００２６】ポリシリコンゲート５３の内側に位置する
一方の分割拡散部分５２ａは、ＭＯＳトランジスタのド
レイン拡散として機能し、また、ポリシリコンゲート５
３の外側に位置する他方の分割拡散部分５２ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、一方
の分割拡散部分５２ａを「ドレイン拡散」、他方の分割
拡散部分５２ｂを「ソース拡散」と呼称する。
一方の分割拡散部分５２ａは、ＭＯＳトランジスタのド
レイン拡散として機能し、また、ポリシリコンゲート５
３の外側に位置する他方の分割拡散部分５２ｂはＭＯＳ
トランジスタのソース拡散として機能する。以下、一方
の分割拡散部分５２ａを「ドレイン拡散」、他方の分割
拡散部分５２ｂを「ソース拡散」と呼称する。
【００２７】ドレイン拡散５２ａと第一アルミ配線５１
との間は、コンタクトホール５４、高抵抗材料（例えば
ポリサイド）配線５５、コンタクトホール５６、中間ア
ルミ配線５７を介して接続され、ソース拡散５２ｂと第
二アルミ配線５８との間は、ポリシリコンゲート５３の
３辺で、コンタクトホール５９〜６１を介して接続さ
れ、また、第二アルミ配線５８とポリシリコンゲート５
３との間はコンタクトホール６２を介して接続されてい
る。
との間は、コンタクトホール５４、高抵抗材料（例えば
ポリサイド）配線５５、コンタクトホール５６、中間ア
ルミ配線５７を介して接続され、ソース拡散５２ｂと第
二アルミ配線５８との間は、ポリシリコンゲート５３の
３辺で、コンタクトホール５９〜６１を介して接続さ
れ、また、第二アルミ配線５８とポリシリコンゲート５
３との間はコンタクトホール６２を介して接続されてい
る。
【００２８】さらに、ドレイン拡散５２ａはコンタクト
ホール６３を介して内部回路への引出し配線６４に接続
されており、この引出し配線６４には、例えばポリサイ
ド等の高抵抗材料が用いられる。以上の平面構造によれ
ば、第一実施例と同様に、ゲート電極（ポリシリコンゲ
ート５３）、ドレイン拡散５２ａ及びソース拡散５２ｂ
を有するＭＯＳトランジスタを構成できるとともに、そ
のゲート電極（ポリシリコンゲート５３）を、ソース拡
散５２ｂと同電位の第二アルミ配線５８に接続してダイ
オード接続とすることができ、また、ドレイン拡散５２
ａの拡散抵抗ＲK と引出し配線６４の配線抵抗ＲL とを
利用してブリッジ抵抗（ＲK ＋ＲL ）を形成できるか
ら、図４に示す入出力保護回路を実現できる。
ホール６３を介して内部回路への引出し配線６４に接続
されており、この引出し配線６４には、例えばポリサイ
ド等の高抵抗材料が用いられる。以上の平面構造によれ
ば、第一実施例と同様に、ゲート電極（ポリシリコンゲ
ート５３）、ドレイン拡散５２ａ及びソース拡散５２ｂ
を有するＭＯＳトランジスタを構成できるとともに、そ
のゲート電極（ポリシリコンゲート５３）を、ソース拡
散５２ｂと同電位の第二アルミ配線５８に接続してダイ
オード接続とすることができ、また、ドレイン拡散５２
ａの拡散抵抗ＲK と引出し配線６４の配線抵抗ＲL とを
利用してブリッジ抵抗（ＲK ＋ＲL ）を形成できるか
ら、図４に示す入出力保護回路を実現できる。
【００２９】さらに、本第二実施例では、パッド５０と
ドレイン領域５２ａとの間に高抵抗材料配線５５を介在
させているので、当該配線５５の配線抵抗ＲP によって
ＭＯＳトランジスタへの印加電圧を抑制でき、ＭＯＳト
ランジスタ自体の破壊耐性を向上できる。
ドレイン領域５２ａとの間に高抵抗材料配線５５を介在
させているので、当該配線５５の配線抵抗ＲP によって
ＭＯＳトランジスタへの印加電圧を抑制でき、ＭＯＳト
ランジスタ自体の破壊耐性を向上できる。
【００３０】
【発明の効果】本発明によれば、以上のように構成した
ので、構造上の脆弱部分や電界の集中しやすい部分をな
くして、過電圧（電流）耐性を向上した入出力保護回路
を提供できる。
ので、構造上の脆弱部分や電界の集中しやすい部分をな
くして、過電圧（電流）耐性を向上した入出力保護回路
を提供できる。
【図１】第一実施例の平面構造図である。
【図２】第一実施例の回路図である。
【図３】第二実施例の平面構造図である。
【図４】第二実施例の回路図である。
【図５】入出力保護回路の回路図である。
【図６】第一従来例の平面構造図である。
【図７】第二従来例の平面構造図である。
ＲK ：ブリッジ抵抗（抵抗要素） ＲL ：配線抵抗（抵抗要素） ＲP ：配線抵抗（抵抗要素） ３０：入出力パッド ３１：第一アルミ配線 ３２：拡散層 ３２ａ：ドレイン拡散（分割拡散部分） ３２ｂ：ソース拡散（分割拡散部分） ３３：ポリシリコンゲート ３５：第二アルミ配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｄ 9170−4Ｍ 27/06 ３１１ Ｃ 9170−4Ｍ ３１１ Ａ
Claims (1)
- 【請求項１】入出力パッド（３０）と該入出力パッド
（３０）に接続する第一アルミ配線（３１）とを半導体
基板上に形成し、 前記入出力パッド（３０）及び第一アルミ配線（３１）
の形成領域を取り囲むリング状の拡散層（３２）を半導
体基板内に形成し、 前記拡散層上にリング状のポリシリコンゲート（３３）
を敷設し、 該ポリシリコンゲート（３３）の敷設ラインに沿って前
記拡散層（３２）を２分割し、 ポリシリコンゲート（３３）の内側の分割拡散部分（３
２ａ）と前記第一アルミ配線（３１）との間を直接又は
抵抗要素（ＲP ）を介して接続し、 ポリシリコンゲート（３３）の外側の分割拡散部分（３
２ｂ）の上に第二アルミ配線（３５）を形成し、 ポリシリコンゲート（３３）の外側の分割拡散部分（３
２ｂ）と第二アルミ配線（３５）との間を接続すると共
に、ポリシリコンゲート（３３）と第二アルミ配線（３
５）との間を接続し、 かつ、ポリシリコンゲート（３３）の内側の分割拡散部
分（３２ａ）と内部回路との間を抵抗要素（ＲK 及びＲ
L ）を介して接続したことを特徴とする入出力保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21933193A JPH0774353A (ja) | 1993-09-03 | 1993-09-03 | 入出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21933193A JPH0774353A (ja) | 1993-09-03 | 1993-09-03 | 入出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774353A true JPH0774353A (ja) | 1995-03-17 |
Family
ID=16733794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21933193A Withdrawn JPH0774353A (ja) | 1993-09-03 | 1993-09-03 | 入出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774353A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910677A (en) * | 1996-12-27 | 1999-06-08 | Nec Corporation | Semiconductor device having a protection circuit |
| US6713822B2 (en) * | 1998-01-27 | 2004-03-30 | Rohm Co., Ltd. | Semiconductor device |
| CN102437559A (zh) * | 2010-09-29 | 2012-05-02 | 北大方正集团有限公司 | 一种静电放电保护电路 |
-
1993
- 1993-09-03 JP JP21933193A patent/JPH0774353A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910677A (en) * | 1996-12-27 | 1999-06-08 | Nec Corporation | Semiconductor device having a protection circuit |
| US6713822B2 (en) * | 1998-01-27 | 2004-03-30 | Rohm Co., Ltd. | Semiconductor device |
| CN102437559A (zh) * | 2010-09-29 | 2012-05-02 | 北大方正集团有限公司 | 一种静电放电保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3992855B2 (ja) | 静電気放電保護のための回路 | |
| JP3590371B2 (ja) | マルチフィンガ構造の半導体装置のｅｓｄ保護回路 | |
| JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
| JP3472911B2 (ja) | 半導体装置 | |
| JPH0774353A (ja) | 入出力保護回路 | |
| US5729044A (en) | Protection diode for a vertical semiconductor component | |
| JPH0228266B2 (ja) | ||
| JP3446569B2 (ja) | 半導体装置 | |
| JPS5815277A (ja) | 入力保護回路 | |
| JP2780289B2 (ja) | 半導体装置 | |
| US5432369A (en) | Input/output protection circuit | |
| JPH07176625A (ja) | 半導体装置 | |
| JPH0374870A (ja) | 半導体装置 | |
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| JPH0511667B2 (ja) | ||
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH04134855A (ja) | 半導体装置 | |
| JPH01199467A (ja) | 半導体装置 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH04354158A (ja) | 半導体素子 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |