JP2730174B2 - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JP2730174B2 JP2730174B2 JP1119324A JP11932489A JP2730174B2 JP 2730174 B2 JP2730174 B2 JP 2730174B2 JP 1119324 A JP1119324 A JP 1119324A JP 11932489 A JP11932489 A JP 11932489A JP 2730174 B2 JP2730174 B2 JP 2730174B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- semiconductor substrate
- layer region
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の入力保護装置に関し、特に静電
破壊強度を改善した入力保護装置に関する。
破壊強度を改善した入力保護装置に関する。
従来、絶縁ゲート電界効果トランジスタ（以下、MOSF
ETという）で構成された半導体装置では、入力用ボンデ
ィングパッドより半導体装置内部に静電気や過大電圧が
印加されると、MOSFETのゲート酸化膜が絶縁破壊すると
いう危険性があるため、入力保護装置を内蔵している。
第３図（ａ）は相補型半導体装置の従来の入力保護装置
の平面図、第３図（ｂ）は第３図（ａ）のＣ−Ｃ′線断
面図である。Ｐ型半導体基板31上にＮ型埋込み層32を形
成し、その内部にＮ型拡散層33を形成し、入力用ボンデ
ィングパッドからの信号を伝達する金属配線層34をＮ型
拡散層33の一端に接続し、Ｎ型拡散層33の他の一端に、
金属配線層35を接続し、この金属配線35を次段のMOSFET
のゲート電極等に接続している。この入力保護装置は、
入力用ボンディングパッドからＰ型半導体基板31に対し
て正電圧が加わった場合、Ｎ型埋込み層32とＰ型半導体
基板31の場合における逆耐圧でブレイクダウンを起こさ
せるとともに、入力用ボンディングパッドからの信号を
Ｎ型埋込み層32とＮ型拡散層33を介することで、抵抗を
設け、金属配線層35に接続される次段のMOSFETのゲート
電極に対して、時定数を大きくし、ゲート酸化膜の絶縁
破壊から保護している。また、入力用ボンディングパッ
ドからＰ型半導体基板31に対して負電圧が加わった場
合、Ｎ型埋込み層32とＰ型半導体基板31の接合における
順方向特性で電流を流して、金属配線層35に接続される
次段のMOSFETを保護している。ここで、Ｎ型拡散層33を
Ｎ型埋込み層32の内部に設けているのは、拡散層中への
金属配線層（例えばアルミニウム）の浸透、いわゆるア
ロイスパイクが発生した場合に、金属配線層とＰ型半導
体基板が接触することを防止するためと、また、接合深
さの浅い拡散層はその角の部分、例えば第３図（ｂ）の
3bで示す部分の曲率半径が小さく、耐圧が低くなり、逆
耐圧でブレイクダウンが起きると、この部分に電流が集
中し、接合を破壊するため、接合深さの深いＮ型埋込み
層を設けている。
ETという）で構成された半導体装置では、入力用ボンデ
ィングパッドより半導体装置内部に静電気や過大電圧が
印加されると、MOSFETのゲート酸化膜が絶縁破壊すると
いう危険性があるため、入力保護装置を内蔵している。
第３図（ａ）は相補型半導体装置の従来の入力保護装置
の平面図、第３図（ｂ）は第３図（ａ）のＣ−Ｃ′線断
面図である。Ｐ型半導体基板31上にＮ型埋込み層32を形
成し、その内部にＮ型拡散層33を形成し、入力用ボンデ
ィングパッドからの信号を伝達する金属配線層34をＮ型
拡散層33の一端に接続し、Ｎ型拡散層33の他の一端に、
金属配線層35を接続し、この金属配線35を次段のMOSFET
のゲート電極等に接続している。この入力保護装置は、
入力用ボンディングパッドからＰ型半導体基板31に対し
て正電圧が加わった場合、Ｎ型埋込み層32とＰ型半導体
基板31の場合における逆耐圧でブレイクダウンを起こさ
せるとともに、入力用ボンディングパッドからの信号を
Ｎ型埋込み層32とＮ型拡散層33を介することで、抵抗を
設け、金属配線層35に接続される次段のMOSFETのゲート
電極に対して、時定数を大きくし、ゲート酸化膜の絶縁
破壊から保護している。また、入力用ボンディングパッ
ドからＰ型半導体基板31に対して負電圧が加わった場
合、Ｎ型埋込み層32とＰ型半導体基板31の接合における
順方向特性で電流を流して、金属配線層35に接続される
次段のMOSFETを保護している。ここで、Ｎ型拡散層33を
Ｎ型埋込み層32の内部に設けているのは、拡散層中への
金属配線層（例えばアルミニウム）の浸透、いわゆるア
ロイスパイクが発生した場合に、金属配線層とＰ型半導
体基板が接触することを防止するためと、また、接合深
さの浅い拡散層はその角の部分、例えば第３図（ｂ）の
3bで示す部分の曲率半径が小さく、耐圧が低くなり、逆
耐圧でブレイクダウンが起きると、この部分に電流が集
中し、接合を破壊するため、接合深さの深いＮ型埋込み
層を設けている。
上述した従来の入力保護装置は、さらに第３図（ａ）
の平面図において、Ｎ型埋込み層32の角の部分が、Ｐ型
半導体基板31との逆方向の耐圧が低くなるため、この従
来例では第３図（ａ）の3aで示すように、角の部分を斜
めにし、角度を増すようにしているが、結局は、おのよ
うな角の部分3aが、Ｎ型埋込み層32とＰ型半導体基板31
との逆方向の耐圧が低いために、逆耐圧でブレイクダウ
ンした場合に、この角の部分3aに電流が集中して、Ｎ型
埋込み層32とＰ型半導体基板31との接合を破壊してしま
うという欠点がある。
の平面図において、Ｎ型埋込み層32の角の部分が、Ｐ型
半導体基板31との逆方向の耐圧が低くなるため、この従
来例では第３図（ａ）の3aで示すように、角の部分を斜
めにし、角度を増すようにしているが、結局は、おのよ
うな角の部分3aが、Ｎ型埋込み層32とＰ型半導体基板31
との逆方向の耐圧が低いために、逆耐圧でブレイクダウ
ンした場合に、この角の部分3aに電流が集中して、Ｎ型
埋込み層32とＰ型半導体基板31との接合を破壊してしま
うという欠点がある。
本発明の半導体装置の入力保護装置は、半導体基板上
に、半導体基板と逆導電型を有する第１の拡散層領域を
設け、第１の拡散層領域内部に、半導体基板と同じ導電
型で、かつ、不純物濃度の高い第２の拡散層領域を設
け、入力用ボンディングパッドを第１の拡散層領域に接
続し、第１の電源を第２の拡散層領域に接続している。
に、半導体基板と逆導電型を有する第１の拡散層領域を
設け、第１の拡散層領域内部に、半導体基板と同じ導電
型で、かつ、不純物濃度の高い第２の拡散層領域を設
け、入力用ボンディングパッドを第１の拡散層領域に接
続し、第１の電源を第２の拡散層領域に接続している。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の平面図、第１図
（ｂ）は第１図（ａ）のＡ−Ａ′線断面図である。Ｐ型
半導体基板11上に、Ｎ型拡散層12を形成し、その内部に
Ｐ型半導体基板11よりも不純物濃度の高いＰ型拡散層13
を形成し、入力用ボンディングパッドからの信号を伝達
する金属配線層14をＮ型拡散層12に接続し、接地電位で
ある金属配線層15をＰ型拡散層13に接続し、Ｐ型拡散層
13を接地電位とする。Ｎ型拡散層12とＰ型半導体基板11
の接合と、Ｎ型拡散層12とＰ型拡散層13の接合の逆方向
耐圧は、Ｐ型拡散層13の不純物濃度をＰ型半導体基板11
よりも高く設定することにより、Ｎ型拡散層12とＰ型拡
散層13の接合の逆方向耐圧のほうが低くなる。
（ｂ）は第１図（ａ）のＡ−Ａ′線断面図である。Ｐ型
半導体基板11上に、Ｎ型拡散層12を形成し、その内部に
Ｐ型半導体基板11よりも不純物濃度の高いＰ型拡散層13
を形成し、入力用ボンディングパッドからの信号を伝達
する金属配線層14をＮ型拡散層12に接続し、接地電位で
ある金属配線層15をＰ型拡散層13に接続し、Ｐ型拡散層
13を接地電位とする。Ｎ型拡散層12とＰ型半導体基板11
の接合と、Ｎ型拡散層12とＰ型拡散層13の接合の逆方向
耐圧は、Ｐ型拡散層13の不純物濃度をＰ型半導体基板11
よりも高く設定することにより、Ｎ型拡散層12とＰ型拡
散層13の接合の逆方向耐圧のほうが低くなる。
Ｐ型半導体基板11を接地電位とすると、入力用ボンデ
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型拡散層12とＰ型半導体基板11の接合およびＮ型
拡散層12とＰ型拡散層13の接合における順方向特性で電
流を流し、次段に接続されるMOSFETを保護している。入
力用ボンディングパッドから接地電位に対して正電圧が
加わった場合、Ｎ型拡散層12とＰ型拡散層13の接合にお
ける逆耐圧でブレイクダウンを起こさせることで、次段
に接続されるMOSFETを保護している。この逆耐圧でブレ
イクダウンが起きた場合、第１図（ａ）の平面図におい
て、Ｐ型拡散層13の角の部分1aや、第１図（ｂ）の断面
図において、接合の深さ方向におけるＰ型拡散層13の角
の部分1bは第３図（ａ），（ｂ）と比較すると、Ｎ型拡
散層12側の角度は大きく、この部分の耐圧が他の接合部
より低くなることはなく、電流の局所的な集中はない。
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型拡散層12とＰ型半導体基板11の接合およびＮ型
拡散層12とＰ型拡散層13の接合における順方向特性で電
流を流し、次段に接続されるMOSFETを保護している。入
力用ボンディングパッドから接地電位に対して正電圧が
加わった場合、Ｎ型拡散層12とＰ型拡散層13の接合にお
ける逆耐圧でブレイクダウンを起こさせることで、次段
に接続されるMOSFETを保護している。この逆耐圧でブレ
イクダウンが起きた場合、第１図（ａ）の平面図におい
て、Ｐ型拡散層13の角の部分1aや、第１図（ｂ）の断面
図において、接合の深さ方向におけるＰ型拡散層13の角
の部分1bは第３図（ａ），（ｂ）と比較すると、Ｎ型拡
散層12側の角度は大きく、この部分の耐圧が他の接合部
より低くなることはなく、電流の局所的な集中はない。
第２図（ａ）は本発明の実施例２の平面図、第２図
（ｂ）は第２図（ａ）のＢ−Ｂ′線断面図であり、本発
明をＰ型半導体基板にＮ型埋込み層を設ける相補型半導
体装置を応用した例である。Ｐ型半導体基板21上にＮ型
埋込み層22を形成し、その内部に、Ｎ型拡散層23とＰ型
半導体基板21より不純物濃度の高いＰ型拡散層24を形成
し、Ｎ型拡散層23の一端に入力用ボンディングパッドか
ら信号を伝達する金属配線層25を接続し、Ｎ型拡散層23
の他の一端に金属配線層27を接続し、この金属配線層27
を次段のMOSFETのゲート電極等に接続する。また接地電
位である金属配線層26をＰ型拡散層24に接続し、Ｐ型拡
散層24を接地電位とする。Ｐ型半導体基板を接地電位と
すると、入力用ボンディングパッドから接地電位に対し
て負電圧が加わった場合、Ｎ型埋込み層22とＰ型半導体
基板21の接合およびＮ型埋込み層22とＰ型拡散層24の接
合における順方向特性で電流を流し、次段に接続される
MOSFETを保護している。入力用ボンディングパッドから
接地電位に対して正電圧が加わった場合、Ｎ型埋込み層
22とＰ型拡散層24の接合における逆耐圧でブレイクダウ
ンを起こさせることで、次段に接続されるMOSFETを保護
している。この逆耐圧でブレイクダウンが起きた場合
は、第１図（ａ），（ｂ）に示した実施例と同様に、電
流の局所的な集中を防止でき、また、入力用パッドから
の信号をＮ型埋込み層22とＮ型拡散層23を介すること
で、抵抗を設け、時定数を大きくし、次段に接続される
MOSFETの保護能力と向上させている。さらに、Ｎ型拡散
層23、Ｐ型拡散層24、およびＮ型埋込み層22は、相補型
MOSFETを形成するのと同じ製造工程で形成できるので、
特に製造工程を増す必要がない、という利点もある。
（ｂ）は第２図（ａ）のＢ−Ｂ′線断面図であり、本発
明をＰ型半導体基板にＮ型埋込み層を設ける相補型半導
体装置を応用した例である。Ｐ型半導体基板21上にＮ型
埋込み層22を形成し、その内部に、Ｎ型拡散層23とＰ型
半導体基板21より不純物濃度の高いＰ型拡散層24を形成
し、Ｎ型拡散層23の一端に入力用ボンディングパッドか
ら信号を伝達する金属配線層25を接続し、Ｎ型拡散層23
の他の一端に金属配線層27を接続し、この金属配線層27
を次段のMOSFETのゲート電極等に接続する。また接地電
位である金属配線層26をＰ型拡散層24に接続し、Ｐ型拡
散層24を接地電位とする。Ｐ型半導体基板を接地電位と
すると、入力用ボンディングパッドから接地電位に対し
て負電圧が加わった場合、Ｎ型埋込み層22とＰ型半導体
基板21の接合およびＮ型埋込み層22とＰ型拡散層24の接
合における順方向特性で電流を流し、次段に接続される
MOSFETを保護している。入力用ボンディングパッドから
接地電位に対して正電圧が加わった場合、Ｎ型埋込み層
22とＰ型拡散層24の接合における逆耐圧でブレイクダウ
ンを起こさせることで、次段に接続されるMOSFETを保護
している。この逆耐圧でブレイクダウンが起きた場合
は、第１図（ａ），（ｂ）に示した実施例と同様に、電
流の局所的な集中を防止でき、また、入力用パッドから
の信号をＮ型埋込み層22とＮ型拡散層23を介すること
で、抵抗を設け、時定数を大きくし、次段に接続される
MOSFETの保護能力と向上させている。さらに、Ｎ型拡散
層23、Ｐ型拡散層24、およびＮ型埋込み層22は、相補型
MOSFETを形成するのと同じ製造工程で形成できるので、
特に製造工程を増す必要がない、という利点もある。
以上説明したように本発明は、半導体基板上に、半導
体基板と逆導電型の第１の拡散層領域を設け、この第１
の拡散層領域の内部に、半導体基板と同じ導電型で不純
物濃度の高い第２の拡散層領域を設け、第１の拡散層領
域と第２の拡散層領域の逆方向の耐圧を、第１の拡散層
領域と半導体基板と逆方向の耐圧よりも低くすること
で、第１の拡散層領域と第２の拡散層領域の接合が逆耐
圧のブレイクダウンを起こした場合に、この接合の角の
部分には電流は集中せず、接合の破壊を防止でき、すな
わち、入力保護装置の破壊を防止できる効果がある。
体基板と逆導電型の第１の拡散層領域を設け、この第１
の拡散層領域の内部に、半導体基板と同じ導電型で不純
物濃度の高い第２の拡散層領域を設け、第１の拡散層領
域と第２の拡散層領域の逆方向の耐圧を、第１の拡散層
領域と半導体基板と逆方向の耐圧よりも低くすること
で、第１の拡散層領域と第２の拡散層領域の接合が逆耐
圧のブレイクダウンを起こした場合に、この接合の角の
部分には電流は集中せず、接合の破壊を防止でき、すな
わち、入力保護装置の破壊を防止できる効果がある。
【図面の簡単な説明】 第１図（ａ）は本発明の入力保護装置の実施例を示す平
面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ′線断面
図、第２図（ａ）は本発明の入力保護装置の他の実施例
を示す平面図、第２図（ｂ）は第２図（ａ）のＢ−Ｂ′
線断面図、第３図（ａ）は従来の入力保護装置の平面
図、第３図（ｂ）は第３図（ａ）のＣ−Ｃ′線断面図。 11,21,31……Ｐ型半導体基板、22,32……Ｎ型埋込み
層、12,23,38……Ｎ型拡散層、13,24……Ｐ型拡散層、1
4,15,25,26,27,34,35……金属配線層。
面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ′線断面
図、第２図（ａ）は本発明の入力保護装置の他の実施例
を示す平面図、第２図（ｂ）は第２図（ａ）のＢ−Ｂ′
線断面図、第３図（ａ）は従来の入力保護装置の平面
図、第３図（ｂ）は第３図（ａ）のＣ−Ｃ′線断面図。 11,21,31……Ｐ型半導体基板、22,32……Ｎ型埋込み
層、12,23,38……Ｎ型拡散層、13,24……Ｐ型拡散層、1
4,15,25,26,27,34,35……金属配線層。
Claims (2)
- 【請求項１】第１導電型の半導体基板上に、前記半導体
基板と逆導電型を有する第１の拡散層領域を設け、入力
用ボンディングパッドを前記第１の拡散層領域に接続し
て構成される入力保護装置において、前記第１の拡散層
領域の内部に第１導電型の第２の拡散層領域を設け、第
１の電源を前記第２の拡散層領域に接続することを特徴
とする半導体装置の入力保護装置。 - 【請求項２】前記入力用ボンディングパッドと第１の拡
散層領域を接続するコンタクト部に、前記第１の拡散層
領域と同じ導電型で、かつ、不純物濃度の高い第３の拡
散層領域を有することを特徴とする特許請求の範囲第１
項記載の半導体装置の入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119324A JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119324A JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297967A JPH02297967A (ja) | 1990-12-10 |
| JP2730174B2 true JP2730174B2 (ja) | 1998-03-25 |
Family
ID=14758647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1119324A Expired - Lifetime JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730174B2 (ja) |
-
1989
- 1989-05-11 JP JP1119324A patent/JP2730174B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02297967A (ja) | 1990-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH0324791B2 (ja) | ||
| US4189739A (en) | Semiconductor overload protection structure | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH0693498B2 (ja) | 半導体集積回路装置 | |
| JP2579989B2 (ja) | 静電破壊保護装置 | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JPH0553303B2 (ja) | ||
| JPS63172468A (ja) | 入力保護回路 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JPH01128465A (ja) | 静電破壊防止素子を具備した半導体装置 | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPH0410228B2 (ja) | ||
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH0511667B2 (ja) | ||
| JPH0774353A (ja) | 入出力保護回路 | |
| JPH02114533A (ja) | 半導体装置 | |
| JPH0456470B2 (ja) | ||
| JPH0434963A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS6112069A (ja) | 半導体装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 |