JPS6112069A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6112069A
JPS6112069A JP13065385A JP13065385A JPS6112069A JP S6112069 A JPS6112069 A JP S6112069A JP 13065385 A JP13065385 A JP 13065385A JP 13065385 A JP13065385 A JP 13065385A JP S6112069 A JPS6112069 A JP S6112069A
Authority
JP
Japan
Prior art keywords
junction
region
collector
base
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13065385A
Other languages
English (en)
Inventor
ラモン ウバルド マーチネリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS6112069A publication Critical patent/JPS6112069A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、PN接合と半導体ウェハ表面との交叉部(
インタセプト)を覆う不働態化構造に関するもので、更
に詳しくは、表面降伏を起さずにPN接合と表面との交
叉部に比較的高い電圧を保持し得るような構造に関する
ものである。
〔発明の背景〕
固体半導体装置は、通常、P型頭域とN型領域とによっ
て1個以上のPN接合が形成されている半導体材料のウ
ェハを持っている。典型的なものでは、それらPN接合
の少なくとも1個はウエハの表面と交叉している。たと
えば、一般にプレーナ半導体装置と呼ばれる装置、すな
わちP型および/またはN型導電領域をウェハの主表面
から半導体中に拡散させた形式の装置にあっては、各拡
散領域のPN接合はウェハ主表面と交叉している。
電力装置のようなものの場合には、その動作時に成るP
N接合で可成り高い電界を維持しなければならない。そ
のような(高電圧)PN接合はその理論的なバルク降伏
値に近い電圧を保持し得るものであることが望ましい。
特定のPN接合で保持し得る電圧を高めるために、その
接合とウエハ表面との交叉部を覆って不働態化処理を施
すことが通常行なわれる。この不働態化部は、通常、絶
縁性または半絶縁性材料の層の形をしていて、PN接合
を外気から保護する働らきをする。この不働態化のだめ
に、種々の材料およびその組合わせが提案されており、
普通使用されている材料は、2酸化シリコン、窒化シリ
コン、半絶縁性多結晶シリコン(SIPO8)、および
種々のドープされ′た或いは非ドーグのシリケート・ガ
ラス等である。
PN接合が比較的高い電界を保持しているときには、そ
の交叉部付近の部分は特に表面電気的降伏を起こし易い
。通常の不働態化処理を施した装置では、表面電気的降
伏は、その接合が耐え得る最大電圧であるPN接合バル
ク降伏電圧の70%から80%の電圧で発生し、装置を
破壊する。PN接合交叉部近傍のウェハ表面で電圧を分
布させることによって表面電気的降伏電圧値を増大させ
る試みとして1種々の禽属電界遮蔽構造が提案された。
たとえば、1983年5月24日発行の1−RCAテク
ニカル・ノートJ 1325頁のネイルソン(J、M、
S。
Ne1lson)氏他による「ダブル・フィールド・シ
ールド構造」および1983年5月26日発行の「RC
Aテクニカル・ノート」1326頁のネイルソン氏他の
「チーバード・フィールド・シールド」を参照されたい
〔発明の概要〕
この発明による半導体装置構造は、第2導電型の領域と
PNi合を形成す゛る第1導電型の領域を有する半導体
ウェハより成り、上記PN接合はウェハの表面と交叉(
インタセプト)シている。そのウェハ表面には電気的絶
縁材料の層が設けられまたこの電気的絶縁材料層の上に
は半絶縁性材料の層が形成され、これら両層がPN接合
交叉部の上にあシかつそのPN接合に付帯する空乏領域
の上に延びている。第1導電型の領域の一部と半絶縁性
材料とをオーム接続する第1の手段と、第2導電型の領
域の一部と半絶縁性材料とをオーム接続する第2の手段
とが設けられている。この第1の手段は第2の手段から
所定の距離だけ隔てられている。
〔実施例の詳細な説明〕
第1図と第2図に例示されたように、この発明による電
圧分布型不働態化層は、プレτす・・(イポーラ・トラ
ンジスタ10のような装置に容易に適用することができ
る。装置10は、第1と第2の主表面14と16を有す
るほぼ平坦な半導体ウエハ12を持っている。第2の主
表面16から第1の主表面14へ延びているのは第1導
電型のコレクタ領域18である。コレクタ領域18は、
第2主表面16と一体の平坦な比較的高導電性部20と
、この高導電性部20と一体で第1主表面14まで延び
る比較的低導電性部22とを持っている。これらの比較
的高導電性部20と比較的低導電性部22との間の界面
は符号24で示された高・低接合と呼ばれる。
第1の主表面14からウエハ12の中へは第2導電型の
ベース領域26が延びており、このベース領域はコレク
タの低導電性部22に比べて比較的高導電性テする。ベ
ース領域26はコレクタの低導電性部22トベース・コ
レクタPN接合28を形成している。
このベース・コレクタPN接合28は第1主表面14か
ら所定の深さまで延びており、また接合28が第1主表
面14と交叉部32を形成するようにわん曲部30を持
っている。ベース領域26の境界の内側では第1主表面
14からウエハ12の中へ第1導電型のエミッタ領域3
4が延長しており、エミッタ・ベースPN接合36を形
成している。第1導電型を有しコレクタの低導電性部2
2に比べて比較的高導電性のコレクタ接触領域38が、
第1主表面140周縁に沿ってウエハ1°2中へ延びて
いる。
第1主表面14の上には、エミッタ領域34とオーム接
触を作るエミッタ電極40と、ベース領域26とオーム
接触を作るベース電極42が設けられている。
主表面14のエミッタ・ベース接合36交叉部上には絶
縁層44が載っていてエミッタ電極40とベース電極4
2とを相互に隔てている。絶縁層44はたとえば2酸化
シリコンより成り、エミッタおよびベースの両電極はた
とえばアルミニウムより成るものである。たとえばアル
ミニウムで作り得るコレクタ電極46は、第2主表面1
6上でコレクタの比較的高導電性部20にオーム接触を
形成しヤいる。
動作時について説明すると、この装置のベース・コレク
タPN接合28は或電圧を保持し、それによって接合に
隣接するベースおよびコレクタ領域の部分26と18中
に空乏領域が発生する。この空乏領域の大きさは、接合
の両側にあって、半導体材料から可動電荷キャリヤが除
去される距離で表わすことができる。特定の半導体領域
中の空乏領域の大きさは、その内部の不純物濃度分布、
PN接合の寸法形状、その接合が保持すべき電圧および
接合の端部における境界条件などの関数である。
また、成る接合によって保持される特定電圧に対して空
乏領域が広ければ広いほどその接合における電界は弱く
なることに注意されたい。接合が保持し得る理論的最大
電圧は、バルク降伏電圧と名付けられ、その電圧で空乏
領域の大きさは最大となる。
この発明の構造においては、第1主表面14上にしかも
ベース・コレクタP ?’J接合28の交叉部32を覆
うように電圧分布不働態化層48が設けられている。こ
の不働態化層48は、主表面14上に直接裁つている絶
縁層50とこの絶縁層50上の半絶縁性層52で構成さ
れている。絶縁層50は第2図に示すように横寸法D1
を持っている。この絶縁層は、装置の動作時に交叉部3
2のところでベース・コーレクタ。
PN接合28に生ずるであろう最大空乏領域を覆うよう
に、主表面14上に位置づけされている。好ましい実施
例においては、絶縁層50は2酸化シリコンより成り、
半絶縁性層52ハ抵抗率が約10Ω−σの5IPO8で
形成されている。高抵抗体として働くこの所要抵抗率を
有する5IPO5は約10%乃至20%の酸素濃度を有
する。酸素添加多結晶シリコン材料であるこのS’lP
OSの構造に関するこれ以上の詳細は、1977年3月
2日付で松下氏他に与えられた米国特許第401403
7号「半導体装置」に記述されている。
ベース電極42は、ベース領域26に接触するCベース
・コレクタP’N接合28によって空乏化されない部分
で)と共に半絶縁性層52とベース領域26との間のオ
ーム接続も行なう。好ましい実施例においては、このベ
ース電極42は、第2図に距離D2で示すようにベース
・コレクタPN接合の交叉部32から測ってコレクタ領
域の低導電性部22の上に成る所定の横方向距離だけ延
長す″るように、半絶縁性層52の上を覆っている。ベ
ース電極42がコレクタ領域上に載っていることは絶対
必要な条件ではないがそのような構造は一般にベース・
コレクタPN接合交叉部32のフィールド遮蔽と呼ばれ
ている。
第20オーム接続54が、比較的高導電性のコレクタ接
触領域38を介して、半絶縁性層52をコレクタの比較
的低導電性部分22にオーム接続している。
接続54は、ベース・コレクタPN接合28によって空
乏化されない位置でコレクタ領域18に接触している。
ベース電極42は第1図および第2図にD3で示される
ように第2オーム接続54から所定比離隔てられている
。この距#D3は装置の設計バルク降伏電圧によって決
定される。距離D3によって1ミクロン当り約10ボル
トに耐えられる。従って、たとえば、100ミクロンの
D3の場合にはベース・コレクタ接合接合間の1000
ボルトの電圧に耐えられる。距離D3の最適寸法は、ベ
ース・コレクタPN接合28のバルク降伏電圧のほぼ9
5%が得られるように計算すべきである。もしこの寸法
D3が最適値より大幅に大きい(たとえば、バルク降伏
・電圧の100%よりも大きい)と、装置の表面積が不
当に犠牲になる。また、D3が最適値より可成り小さい
と早期表面電気的降伏が起りやすい。
通常の不働態化を施しだ装置では、最大バルク降伏電圧
より相当に低い電圧で降伏が起るのが普通である。この
発明の装置10では、電圧分布不働態化層48とそれに
付属する接続が、ベース・コレクタPN接合28に生ず
る電界をベース・コレクタ接合28とコレクタ接触領域
38の間の表面14上に一様に分布させる。ベース領域
26とコレクタ領域18の間の電圧は線形分布されるの
で、ベース・コレクタPN接合28に生ずる空乏領域が
拡げられる。
−これによって、この発明の装置では、主表面とわん曲
部30の近傍とにおける降伏電圧が高くなる。
この発明の電圧分布型不働態化構造を利用することによ
って%1100乃至1300ボルトという降伏電圧が得
られるが、この電圧は不働態化されている接合のバルク
降伏電圧の95%から98%である。
この発明を実施した装置では、1000ボルトで20ワ
ット以上(すなわち20ミリアンペア)を安全に消費す
ることができた。更に、この電圧分布型不働態化構造は
、装置をたとえば約200℃の範囲という様な可成シ高
一温度で動作させる場合に有利である。それは、高い温
度で生ずる5IPO3の抵抗率の低下は、高温下で必ず
生ずるベース・コレクタ接合両端間の漏洩の増大による
オフセット以上であるからである。
この発明による構造は通常の処理技法を使用して形成す
ることができる。またこの構造は、半導体処禽業界で使
用されている普通のホトマスク法や被着法と完全に両立
し得るものである。更に、以上この発明をプレーナ・バ
イポーラ・トランジスタへの応用について説明したが、
その応用範囲はこの例に限定されるものではない。たと
えば、この発明は、MO8装置のような電界効果トラン
ジスタ、サイリスタ、ダイオードおよび非プレーナ装置
にも非プレーナ半導体ウェハ表面にも、容易に適用し得
る。この構造は、まだ、高圧電力集積回路のような平坦
な集積回路構造とも両立し得るものである。
【図面の簡単な説明】
第1図はこの発明による構造の一例を実施した半導体装
置の一例平面図、第2図は第1図の半導体装置の断面図
である。 10・・・半導体装置、12・・・半導体ウェハ、14
.16・・・ウェハの主表面、18・・・第2導電型の
領域、26・・・第1導電型の領域、28・・・PN接
合、32・・・PN接合と主表面との交叉部、42・・
・半絶縁性材料層と領域26との第1接続手段、50・
・・絶縁材料、52・・・半絶縁性材料層、54・・・
半絶縁性材料層と第2導電型領域どの第2接続手段。

Claims (1)

    【特許請求の範囲】
  1. (1)第1導電型の領域を有する半導体ウエハと、上記
    ウエハの表面との交叉部を有しかつ空乏領域を有するP
    N接合を上記第1導電型の領域と形成する第2導電型の
    領域と、上記ウエハの表面上の電気的絶縁材料の層とこ
    の電気的絶縁材料層に重なる半絶縁性材料の層で双方と
    も上記PN接合の交叉部上に重なりかつ上記空乏領域上
    に延長しているものと、上記半絶縁性材料の層を上記第
    1導電型の領域の一部にオーム接続する第1の手段と、
    上記第1の手段より所定距離隔てられていて上記半絶縁
    性材料の層を上記第2導電型の領域の一部にオーム接続
    する第2の手段とを具備して成る半導体装置。
JP13065385A 1984-06-15 1985-06-14 半導体装置 Pending JPS6112069A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62093184A 1984-06-15 1984-06-15
US620931 1984-06-15

Publications (1)

Publication Number Publication Date
JPS6112069A true JPS6112069A (ja) 1986-01-20

Family

ID=24487993

Family Applications (2)

Application Number Title Priority Date Filing Date
JP13065385A Pending JPS6112069A (ja) 1984-06-15 1985-06-14 半導体装置
JP6942893U Pending JPH0677262U (ja) 1984-06-15 1993-12-27 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP6942893U Pending JPH0677262U (ja) 1984-06-15 1993-12-27 半導体装置

Country Status (2)

Country Link
JP (2) JPS6112069A (ja)
DE (1) DE3520599A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282460A (ja) * 1986-03-05 1987-12-08 イクシス・コ−ポレ−シヨン ブリツジ・メタル構造物を持つダイを有する半導体ウエ−ハおよびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199062A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置
EP0255968A3 (en) * 1986-08-08 1988-08-10 SILICONIX Incorporated High sheet resistance polycrystalline silicone film for increasing diode breakdown voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115479A (ja) * 1974-01-22 1975-09-10
JPS50130368A (ja) * 1974-03-30 1975-10-15
JPS5224833A (en) * 1975-08-19 1977-02-24 Hideo Ikuta Rubber plant having variegated foliages
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
GB1348697A (en) * 1970-07-31 1974-03-20 Fairchild Camera Instr Co Semiconductors
NL7114864A (ja) * 1970-10-30 1972-05-03
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115479A (ja) * 1974-01-22 1975-09-10
JPS50130368A (ja) * 1974-03-30 1975-10-15
JPS5224833A (en) * 1975-08-19 1977-02-24 Hideo Ikuta Rubber plant having variegated foliages
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282460A (ja) * 1986-03-05 1987-12-08 イクシス・コ−ポレ−シヨン ブリツジ・メタル構造物を持つダイを有する半導体ウエ−ハおよびその製造方法

Also Published As

Publication number Publication date
JPH0677262U (ja) 1994-10-28
DE3520599A1 (de) 1985-12-19

Similar Documents

Publication Publication Date Title
US5324971A (en) Power semiconductor device having over voltage protection
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
US7196376B2 (en) Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage
US4806999A (en) Area efficient input protection
JPH0669501A (ja) 集積回路における静電的放電に対してパッドを保護するためのダイオード構造
US3911473A (en) Improved surface breakdown protection for semiconductor devices
JPH065692B2 (ja) 半導体デバイス
JP3221489B2 (ja) 絶縁ゲート型電界効果トランジスタ
US4000507A (en) Semiconductor device having two annular electrodes
JPS63311766A (ja) Misパワートランジスタ
JPS6112069A (ja) 半導体装置
JPH01202867A (ja) 半導体装置
KR100243961B1 (ko) 반도체장치
GB2084397A (en) Semiconductor integrated circuit
JPS6290964A (ja) 集積回路保護構造
GB1576457A (en) Semiconductor devices
JPS6239547B2 (ja)
JPH0551184B2 (ja)
US10964780B2 (en) Semiconductor device
US4958210A (en) High voltage integrated circuits
JP2932308B2 (ja) 半導体装置
JP2852557B2 (ja) 半導体装置
JPS5972166A (ja) モノリシツク半導体集積回路デバイス用複数導体層構造
JPS6064481A (ja) 半導体装置
JPH0120549B2 (ja)