JPS62199062A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62199062A
JPS62199062A JP61042257A JP4225786A JPS62199062A JP S62199062 A JPS62199062 A JP S62199062A JP 61042257 A JP61042257 A JP 61042257A JP 4225786 A JP4225786 A JP 4225786A JP S62199062 A JPS62199062 A JP S62199062A
Authority
JP
Japan
Prior art keywords
region
polycrystalline silicon
cathode
silicon layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61042257A
Other languages
English (en)
Other versions
JPH047593B2 (ja
Inventor
Shigenori Yakushiji
薬師寺　茂則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61042257A priority Critical patent/JPS62199062A/ja
Priority to DE8787102456T priority patent/DE3780660T2/de
Priority to EP87102456A priority patent/EP0235706B1/en
Priority to KR1019870001726A priority patent/KR910002307B1/ko
Publication of JPS62199062A publication Critical patent/JPS62199062A/ja
Priority to US07/285,304 priority patent/US4942446A/en
Publication of JPH047593B2 publication Critical patent/JPH047593B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に関する。
（従来の技術） 従来、サイリスタ等に代表されるスイッチ素子として例
えば第３図に示すようなプレーナサイリスタからなる半
導体装置が使用されている。同図（４）は、同半導体装
置の平面図であり、同図（Ｂ）は、同半導体装置のＢ−
Ｂ線に沿う断面図である。図中１は、Ｎ型シリコン基板
である。Ｎ型シリコン基板１は、その周囲を素子間分離
領域２で囲まれ、その底部を素子間分離領域２と一体に
連なり次アノードＰ領域３で囲まれている。アノードＰ
領域３には、金からなるアノード電極４が接続している
。Ｎ　ＱＱシリコン基板１には、その主面から所定の深
さでベースＰ領域５が延出している。ベースＰ領域５に
は、その主面から所定の深さでカソードＮ領域６が延出
している。カソードＮ領域６、ベースＰ領域５、及び素
子間分離領域２を含むＮ型シリコン基板１の主面は、絶
縁膜７で保護されている。絶縁膜７上には、コンタクト
ホールを介してベースＰ領域５に接続するゲートを極８
、コンタクトホールを介してカソードＮ領域６に接続す
るカソード電極９が形成されている。ゲートを極８の一
部は、ペースＰ領域５とＮ型シリコン基板１とで形成さ
れた接合の主面側の界面上の絶縁膜７上に延出してフィ
ールドプレートｌＯｋｍ成している。また、素子間分離
領域２の主面の絶縁膜７上にもフィールドプレート１１
が形成されている。
（発明が解決しようとする問題点） このようなプレーナ型のサイリスタからなる半導体装ａ
１５は、メサ型のものに比べて信頼性、歩留、取扱性等
の点で優れている。しかし、メサ型のものよりも電気容
量が小さい欠点がある。この欠点は、従来の技術で大面
積の容量の大きいプレーナ型のものを製造すると歩留が
悪くなることに起因している。しかしながら、近−年の
ウェノ・の大口径化に伴い、面積効率（１１！ｉ電領域
とペレット面積の比）が高く、かつ、耐圧、信頼性の高
いブレーナ型サイリスタからなる半導体装置の開発が望
まれている。すなわち、第３図の半導体装置１５は、フ
ィールドプレート構造を採用して表面の電界を緩和させ
高耐圧を実現している。この場合、ペレットサイズの増
加はあるものの無視できる程度のものである。しかし、
このような半導体装置１５の信頼性を高めるには、高温
状態での誤点弧を防止する必要があり、ゲート、カソー
ド間に適当な抵抗を外付けしなければならない。甘た、
感度の一定値化を実現するには、ケ９−ト、カソード間
に適当な抵抗金入れて一定値に近づける必要がある。ゲ
ート、カソード間に抵抗を介在させる手段としては、拡
散抵抗によるものや多結晶シリコンによるもの等がある
。しかし、何れの手段によるものもそのままの状態で抵
抗を付加するとペレットサイズを大きくしてしまう問題
がある。
〔発明の構成］ （問題点を解決するための手段） 本発明は、半導体基板の一部の主面に少なくとも１つの
主接合が露出し、前記半導体基板とゲート領域とで形成
する前記主接合上に、絶縁膜を介して該主接合の全露出
部を程うように多結晶シリコン層を形成し、かつ、該多
結晶シリコン屑の特定の領域のみを前記ゲート領域と前
記半導体基板のカソード領域に電気的に接続してなるこ
とを特徴とする半導体装置である。
ここで、ｆ−）領域とカソード領域間に多結晶シリコン
層にて形成する抵抗の値は、両者間の多結晶シリコン層
の長さを主要素にして決定し、でも良いし、或は両者間
に存在する多結晶シリコン層中の不純物の濃度を主要素
にして決定しても良い。
（作用） 以上説明した如く、本発明に係る半導体装置によれば、
ゲート、カソード間短絡抵抗（ＲｏＫ）を多結晶シリコ
ン層で形成し、この多結晶シリコン層全サイリスタの主
接合上に絶縁膜を介して配置すると共にその特定領域を
カソード電極とゲート電極に接続させてフィールドプレ
ート層を形成しているので、ペレットサイズを大きくす
ることなく耐圧及び信頼性を向上させることができるも
のである。
（実施例） 以下、本発明の実施例について図面を参照して説明する
。第１図は、本発明の一実施例の概略構成を示す説明図
であり、同図（４）は、同実施例の平面図、同図（Ｂ）
は、同実施例の断面図である。図中２０は、例えば比抵
抗が４０Ωｍのシリコンからなる半導体基板である。半
導体基板２０は、その周囲を素子間分離領域２１で囲ま
れ、その底部を素子間分離領域２１と一体に連なったア
ノード領域２２で囲まれている。素子間分離領域２１は
Ｐ導電型をなし、アノード領域２２ば、高濃度でＰ導電
型をなしている。半導体基板２０内には、その主面から
拡散深さを約４０μｍにしてペースＰ領域２３が形成さ
れている。ペースＰ領域２３の形成は、例えばゾロン等
の不純物をｔｏｏｏ℃の温度で約１時間の熱処理にて半
導体基板２０に付着させ、さらに長時間の熱処理にて半
導体基板２０内に拡散することにより行われる。ベース
Ｐ領域２３内には、拡散深さが約１２μｍのカソードＮ
領域２４が形成されている。カソードＮ領域２４の形成
は、例えばリン等の不純物１１１００℃の温度で約３０
分間の熱処理にて半導体基板２０の界面に付着させ、さ
らに長時間の熱処理にてペースＰ領域２４内に拡散する
ことにより行われる。カソードＮ領域２４、ベースＰ領
域２３、素子間分離領域２１を含む半導体基板２０の主
面には、絶縁膜２５が形成されている。絶縁膜２５には
、カソードＮ領域２４、ペースＰ領域２３、素子間分離
領域２１に夫々通じる開口部２６ａ、２６ｂ。
２６ｃが形成されている。ベースＰ領域２３と半導体基
板２０とで形成される主接合の露出界面上に設げられた
絶縁膜２５上の部分には、多結晶シリコン層２７が形成
されている。多結晶シリコン１偕２７の所定領域２７！
Ｌは、カソードＮ領域２４上のカソード電極２８に接続
している。また、多結晶シリコン層の他の所定領域２７
ｂは、ベースＰ領域２３上のゲート電極２９に接続して
いる。
ｆ−）を極２９及びカソード電極２８の材質は、Ａｔ、
　Ａｕ等に設定されている。また、素子間分離領域２１
に開口部２６ｃｆ介して接続するフィールドプレートと
なる多結晶シリコン層３０が絶縁膜２５上に形成されて
いる。多結晶シリコン層２７゜３０の厚さは約５０００
１に設定されている。多結晶シリコン層２７．３０には
、例えば１．６ＸＩＯ”１７儒のドーズ量で？ロンが注
入され、ｔｏｏｏ〜１１００℃の温度で約１時間熱処理
が施されている。
この場合、多結晶シリコン層２７．３０のシート抵抗は
約５．２にΩ／口となり、ゲート電極２９とカソード電
極２８間の多結晶シリコン層２７によるゲート、カソー
ド間抵抗（Ｒｏ）の値は約２７にΩとなる。なお、多結
晶シリコン層２７の一辺の長さを約５７０μｍ１幅を約
１１Ｏμｍに設定している。
このように構成された半導体装置３５では、ｒ−ト、カ
ソード間抵抗（Ｒ，Ｋ）を任意の値に自由に設定でき、
しかも、ｆ−）、カソード間抵抗となる多結晶シリコン
層２７をケ゛−ト領域及びカソード領域の近傍に設けて
フィールドプレートの役目を兼ねさせるため、高耐圧で
感度が一定のものとなり、かつ、高温状態での誤点弧を
防止して信頼性を高めると共に、ペレットサイズが増大
するのを防止することができる。すなわち、この半導体
装置３５の素子特性を更に詳述すると、カソード電位と
同等な電位が順阻止状態で多結晶シリコンｒ？！！２７
部に印加されるため、表面電界が緩和され高耐圧を得る
ことができる。また、ｆｆ−）、カソード間には並列に
抵抗が存在することになり、ゲートトリが特性を特定値
に設定することができる。
また、この半導体装置３５によれば、多結晶シリコン層
２７．．３０の形成後に酸化雰囲気にさらすことにより
、表面に絶縁膜を形成して対向する電極間でしばしば起
こる放￥ｉｉ？高い電圧まで抑制することができる。
なお、本発明の他の実施例として第２図に示す如く、多
結晶シリコン層２７とカソード電極２８との接続地点を
実施例のようにゲート電極２９から最も離れた地点２７
ｍとする他に、残るカソード電極２８の他の角部２７ｃ
　、２７ｒｌ或は、その他の領域に設定し、ゲート電極
２９及びカソード電極２８に接続する多結晶シリコン層
２７の長さを主要素として、ｒ−ト、カンード間抵抗（
Ｒ，Ｋ）の値を設定するものとしても良い。
因みに、実施例のようにゲート電極２９から最も離れた
地点２７＊でカソード電極２８と多結晶シリコン層２７
を接続した場合、ゲート、カソード間抵抗（ＲａＫ）を
Ｒ４とすると、第２図に示すような多結晶シリコン層２
７の残る角部の一つの地点（２７ｃ或は２７ｄ）で接続
した場合のゲート。
カソード間抵抗Ｒ２は次式（１）で表わされる。
また、第２図に示すような多結晶シリコン層２７の残る
角部の二つの地点で、多結晶シリコン層２７とカソード
電極２８とを接続した場合、ケ゛うに多結晶シリコン層
２７のパターンによってケ９−ト、カソード間抵抗の値
を容易に制御することができる。
〔発明の効果コ 以上説明した如く、本発明に係る半導体装置によれば、
ベンットサイズを大きくすることなく耐圧及び信頼性を
向上させることができるものである。
【図面の簡単な説明】
第１図は、本発明の一実施例の概略構成を示す説明図、
第２図は、本発明の他の実施例の概略構成を示す説明図
、第３図は、従来の半導体装置の概略構成を示す説明図
である。 ２Ｑ・・・半導体基板、２１・・・素子間分離領域、２
２・・・アノード領域、２３・・・ベースＰ領域、２４
・・・カソードＮ領域、２５・・・絶縁膜、２６　ａ　
、２６ｂ。 ２６ｃ・・・開口部、２７・・・多結晶シリコン層、２
８・・・カソード電極、２９・・・ゲート電極、３０・
・・多結晶シリコン層、３５・・・半導体装置。 出願人代理人　　弁理士　鈴　江　武　音；！３図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板の一方の主面に少なくとも１つの主接
    合が露出し、前記半導体基板とゲート領域とで形成する
    前記主接合上に、絶縁膜を介して該主接合の全露出部を
    覆うように多結晶シリコン層を形成し、かつ、該多結晶
    シリコン層の特定の領域のみを前記ゲート領域と前記半
    導体基板のカソード領域に電気的に接続してなることを
    特徴とする半導体装置。
  2. （２）ゲート領域とカソード領域間に存在する抵抗の値
    が、該ゲート領域と該カソード領域間に存在する多結晶
    シリコン層の長さを主要素にして決定されていることを
    特徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）ゲート領域とカソード領域間に存在する抵抗の値
    が、該ゲート領域と該カソード領域間に存在する多結晶
    シリコン層中の不純物の濃度を主要素にして決定されて
    いることを特徴とする半導体装置。
JP61042257A 1986-02-27 1986-02-27 半導体装置 Granted JPS62199062A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61042257A JPS62199062A (ja) 1986-02-27 1986-02-27 半導体装置
DE8787102456T DE3780660T2 (de) 1986-02-27 1987-02-20 Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung.
EP87102456A EP0235706B1 (en) 1986-02-27 1987-02-20 Thyristor having a resistance element coupled to its gate, and method of making the same
KR1019870001726A KR910002307B1 (ko) 1986-02-27 1987-02-27 반도체장치와 그 제조방법
US07/285,304 US4942446A (en) 1986-02-27 1988-12-15 Semiconductor device for switching, and the manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61042257A JPS62199062A (ja) 1986-02-27 1986-02-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS62199062A true JPS62199062A (ja) 1987-09-02
JPH047593B2 JPH047593B2 (ja) 1992-02-12

Family

ID=12630974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042257A Granted JPS62199062A (ja) 1986-02-27 1986-02-27 半導体装置

Country Status (5)

Country Link
US (1) US4942446A (ja)
EP (1) EP0235706B1 (ja)
JP (1) JPS62199062A (ja)
KR (1) KR910002307B1 (ja)
DE (1) DE3780660T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072312A (en) * 1988-03-15 1991-12-10 Siemens Aktiengesellschaft Thyristor with high positive and negative blocking capability
EP0343797A1 (en) * 1988-05-25 1989-11-29 Powerex, Inc. Field grading extension for enhancement of blocking voltage capability of high voltage thyristor
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
US5142348A (en) * 1989-08-16 1992-08-25 Matsushita Electronics Corporation Lateral thyristor
EP0833389B1 (de) * 1996-09-30 2008-03-05 Infineon Technologies AG GTO-Thyristor
FR2815471B1 (fr) * 2000-10-12 2003-02-07 St Microelectronics Sa Composant vertical a tenue en tension elevee

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
JPS50123282A (ja) * 1974-03-15 1975-09-27
JPS56105673A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
JPS5969970A (ja) * 1982-10-15 1984-04-20 Nec Home Electronics Ltd 半導体装置
JPS604261A (ja) * 1983-06-22 1985-01-10 Nec Home Electronics Ltd サイリスタ
DE3520599A1 (de) * 1984-06-15 1985-12-19 Rca Corp., Princeton, N.J. Halbleiterbauelement
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH047593B2 (ja) 1992-02-12
KR870008393A (ko) 1987-09-26
KR910002307B1 (ko) 1991-04-11
EP0235706B1 (en) 1992-07-29
US4942446A (en) 1990-07-17
DE3780660D1 (de) 1992-09-03
DE3780660T2 (de) 1993-01-21
EP0235706A2 (en) 1987-09-09
EP0235706A3 (en) 1988-07-20

Similar Documents

Publication Publication Date Title
US6037627A (en) MOS semiconductor device
US3512058A (en) High voltage transient protection for an insulated gate field effect transistor
GB2137811A (en) High power mosfet with direct connection from connection pads to underlying silicon
JPH0463546B2 (ja)
JP3644697B2 (ja) 電力ｍｏｓ装置用集積構造電流感知抵抗
JPS62199062A (ja) 半導体装置
JPH058582B2 (ja)
JP3311166B2 (ja) 絶縁ゲート型半導体装置
JP2892686B2 (ja) 絶縁ゲート半導体装置
JPS62283669A (ja) 導電変調型ｍｏｓｆｅｔ
JPH02110976A (ja) 絶縁ゲート型半導体装置
JPS584829B2 (ja) 半導体集積回路
JPS63289954A (ja) モノリシック半導体装置
JP2712098B2 (ja) 半導体装置
JPH04212470A (ja) パワー半導体装置
JP3435171B2 (ja) 高耐圧半導体素子
JPS6355871B2 (ja)
JPS639670B2 (ja)
JPH0312782B2 (ja)
JPH09172189A (ja) 半導体基板およびそれを用いた高耐圧半導体素子
JPS61242060A (ja) 半導体集積回路
JPH0132666B2 (ja)
JPH0369165A (ja) 半導体素子
JPH0268961A (ja) 半導体装置
JPS59130442A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees