KR870008393A - 반도체장치와 그 제조방법 - Google Patents
반도체장치와 그 제조방법 Download PDFInfo
- Publication number
- KR870008393A KR870008393A KR870001726A KR870001726A KR870008393A KR 870008393 A KR870008393 A KR 870008393A KR 870001726 A KR870001726 A KR 870001726A KR 870001726 A KR870001726 A KR 870001726A KR 870008393 A KR870008393 A KR 870008393A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- region
- conductive layer
- semiconductor region
- junction
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 150000005690 diesters Chemical group 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66393—Lateral or planar thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1실시예에 따른 다이리스터의 평면도,
제 2 도는 제 1 도에 따른 다이리스터의 단면도,
제 3 도(A)는 제 3도(G)는 제 1 도에 도시된 다이리스터의 제조과정을 나타내는 단면도,
제 3 도(A)는 N형 실리콘웨이퍼인 반도체기판을 나타내는 도면,
제 3 도(B)는 제 3 도(A)에 따른 반도체기판의 양쪽면에 절연막인 SiO2막을 형성시킨 후 이 막에 확산 구멍을 뚫어서 P형의 소자간 분리영역을 확산, 형성시킨 상태를 나타내는 도면,
제 3 도(C)는 제 3 도(B)의 상측 SiO2막에 확산구멍을 뚫어서 P형 베이스(게이트)영역을 확산, 형성시킴과 더불어 하측 SiO2막을 제거하여 P형 에노드영역을 확산, 형성시킨 상태를 나타내는 도면,
제 3 도(D)는 제 3 도(C)에 도시된 반도체기판의 양쪽면에 다시 SiO2막을 형성시킨 후 상측 SiO2막에 확산구명을 뚫어서 N형 캐소드영역을 확산, 형성시킨 상태를 나타내는 도면,
제 3 도(E)는 제 3도(D)의 상층 SiO2막에 뚫린 구멍을 SiO2막으로 막은 후 P형 소자간 분리영역과 P형 베이스영역위에 구멍을 뚫어서 그 위에 다결정실리콘층을 형성시킨 상태를 나타내는 도면,
제 3 도(F)는 제 3 도(E)의 다결정실리콘층과 SiO2막을 부분적으로 제거하여 피일드플레이트를 형성기킨 상태를 나타내는 도면,
제 3 도(G)는 제 3 도(F)의 하측 SiO2막을 제거한 다음 이 반도체기판의 상하 양쪽면에서 소정장소에 알루미늄등을 증착해서 애노드전극을 형성시킨 상태를 나타내는 도면.
Claims (14)
- 제 1 도전형(N형)인 반도체기판영역(20)과,상기 반도체기판 영역(20)과 접속되어 상기 반도체기판 영역(20)의 한쪽면에 노출되는 제 1 P-N접합(b)을 형성하도록 상기 반도체기판영역(20)에 접속, 형성된 제 2 도전형(P형)의 제 1 반도체영역(23),상기 제 1 반도체영역(23)에 접속되어 형성되는 제 1 도전형의 제 2 반도체영역(24)을 구비하고 있는 반도체장치에 있어서,상기 반도체기판영역(20)의 상기 한쪽면상에 형성되는 절연막(25) 및, 상기 절연막(25)을 통해 노출된 상기 제 1 P-N접합(b)을 덮는 제 1 도전층(27)을 구비하면서,상기 제 1 도전층(27)은 제 1 부분(27b)과 제 2 부분(27a)을 갖추면서 제 1 부분(27b)과 제 2 부분(27a) 사이에 소정의 전기저항(Rgk)이 형성되고, 상기 제 1 부분(27b)은 상기 제 1 반도체영역(23)에 전기적으로 접속됨과 더불어 상기 제 2 부분(27a)상기 제 2 반도체영역(24)에 전기적으로 접속되도록 된 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 반도체기판영역(20)과 접속되어 상기 반도체영역(20)의 상기 한쪽면에 노출되는 제 2 P-N접합(a)을 형성하는 제 2 도전형(P형)의 제 3 반도체영역(21,22)이 추가되어 있고,상기 제 2 P-N접합(a)은 상기 제 1 P-N접합(b)과는 다른 위치에 형성되는 것을 특징으로 하는 반도체장치.
- 제 2 항에 있어서, 절연막(25)을 통해서 노출된 제 2 P-N접합(a)을 덮는 제 2 도전층(30)이 추가되어 있고,상기 제 2 도전층(30)은 상기 제 3 반도체영역(21,22)에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
- 제 3 항에 있엇, 반도체기판영역(20)과 제 1 내지 제 3 반도체 영역(23,24,22)은 다이리스터구조를 형성하게 되고, 제 1 도전층(27)의 제 1 부분(27b)은 상기 다이리스터구조의 게이트전극(29)에 접속됨과 더불어 상기 제 1 도전층(27)의 제 2 부분(27a)은 상기 다이리스터구조의 캐소드전극(28)에 접속되는 것을 특징으로 하는 반도체장치.
- 제 4 항에 있어서, 제 3 반도체영역(22)은 다이리스터구조의 에노드전극(31)에 접속되는 것을 특징으로하는 반도체장치.
- 제 4 항에 있어서, 다이리스터구조는 광에 의해 트리거되는 다이리스터로 형성되고, 제 1 도전층(27)은 광투과성이 있는 도전재료로 만들어지는 것을 특징으로 하는 반도체장치.
- 제 6 항에 있어서, 제 1 도전층(27)은 다결정실리콘층으로 만들어지는 것을 특징으로 하는 반도체장치
- 제 1 항에 있어서, 제 1 도전층(27)은 소정농도의 불순물을 포함하는 다결정실리콘으로 만들어지는것을 특징으로 반도체장치.
- 제 8 항에 있어서, 소정의 전기저항(Rgk)의 크기가 불순물의 농도에 의해 결정되는 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 소정의 전기저항(Rgk)의 크기가 제 1 도전층(27)의 제 1 부분(27b)과 제 2 부분(27a)과의 물리적인 거리에 의해 결정되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 제 1 전도층(27)의 일부(P1,P2)가 제거된 것을 특징으로하는 반도체장치.
- 제 1 도전형(N형)의 반도체기판영역(20)과,상기 반도체기판영역(20)과 접속되어 상기 반도체 기판영역(20)의 한쪽면에 노출되는 제 1 P-N접합(b)을 형성하도록 상기 반도체기판영역(20)에 접속되어 형성되는 제 2 도 전형(P)의 제 1 반도체영역(23)및,상기 제 1 반도체영역(23)에 접속되어 형성되는 제 1 도전형(N)의 제 2 반도체영역(24)을 갖는 반도체장치의 제조방법에 있어서,상기 반도체기판영역(20)의 한쪽면에 적어도 1개의 P-N접합(b)을 노출시키고,상기 반도체기판영역(20)과 레 1 반도체영역(23)으로 형성되는 상기 P-N접합(b)상에 절연막(25)을 통해 그 P-N접합(b)의 노출부를 덮도록 다결정실리콘층(27)을 형성시키며,상기 다결정실리콘층(27)의 특정영역(27a,27b)을 상기 제 1 반도체영역(23)과 제 2 반도체영역(24)에 각각 전기적으로 접속시켜서 이루어진 반도체장치의 제조방법.
- 제 12 항에 있어서, 제 1 반도체영역(23)과 제 2 반도체영역(24)사이에 존재하는 저항(Rgk)의 값이 그 제 1 반도체영역(23)과 제 2 반도체영역(24) 사이에 존재하는 다결정실리콘층(27)의 길이를 주요소로 하여 결정되게 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 12 항에 있어서, 제 1 반도체영역(23)과 제 2 반도체영역(24) 사이에 존재하는 저항(Rgk)의 값이 그 제 1 반도체영역(23)과 제 2 반도체 영역(24) 사이에 존재하는 다결정실리콘층(27)내의 불순물농도를 주요소로 하여 결정되게 하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP86-42257 | 1986-02-27 | ||
| JP61042257A JPS62199062A (ja) | 1986-02-27 | 1986-02-27 | 半導体装置 |
| JP42257 | 1986-02-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870008393A true KR870008393A (ko) | 1987-09-26 |
| KR910002307B1 KR910002307B1 (ko) | 1991-04-11 |
Family
ID=12630974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870001726A KR910002307B1 (ko) | 1986-02-27 | 1987-02-27 | 반도체장치와 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4942446A (ko) |
| EP (1) | EP0235706B1 (ko) |
| JP (1) | JPS62199062A (ko) |
| KR (1) | KR910002307B1 (ko) |
| DE (1) | DE3780660T2 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072312A (en) * | 1988-03-15 | 1991-12-10 | Siemens Aktiengesellschaft | Thyristor with high positive and negative blocking capability |
| EP0343797A1 (en) * | 1988-05-25 | 1989-11-29 | Powerex, Inc. | Field grading extension for enhancement of blocking voltage capability of high voltage thyristor |
| DE3832709A1 (de) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | Thyristor |
| US5142348A (en) * | 1989-08-16 | 1992-08-25 | Matsushita Electronics Corporation | Lateral thyristor |
| EP0833389B1 (de) * | 1996-09-30 | 2008-03-05 | Infineon Technologies AG | GTO-Thyristor |
| FR2815471B1 (fr) * | 2000-10-12 | 2003-02-07 | St Microelectronics Sa | Composant vertical a tenue en tension elevee |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
| JPS50123282A (ko) * | 1974-03-15 | 1975-09-27 | ||
| JPS56105673A (en) * | 1980-01-28 | 1981-08-22 | Nec Corp | Semiconductor device |
| JPS5969970A (ja) * | 1982-10-15 | 1984-04-20 | Nec Home Electronics Ltd | 半導体装置 |
| JPS604261A (ja) * | 1983-06-22 | 1985-01-10 | Nec Home Electronics Ltd | サイリスタ |
| DE3520599A1 (de) * | 1984-06-15 | 1985-12-19 | Rca Corp., Princeton, N.J. | Halbleiterbauelement |
| JPS61114574A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-02-27 JP JP61042257A patent/JPS62199062A/ja active Granted
-
1987
- 1987-02-20 DE DE8787102456T patent/DE3780660T2/de not_active Expired - Fee Related
- 1987-02-20 EP EP87102456A patent/EP0235706B1/en not_active Expired - Lifetime
- 1987-02-27 KR KR1019870001726A patent/KR910002307B1/ko not_active IP Right Cessation
-
1988
- 1988-12-15 US US07/285,304 patent/US4942446A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62199062A (ja) | 1987-09-02 |
| EP0235706A3 (en) | 1988-07-20 |
| DE3780660D1 (de) | 1992-09-03 |
| US4942446A (en) | 1990-07-17 |
| DE3780660T2 (de) | 1993-01-21 |
| EP0235706B1 (en) | 1992-07-29 |
| EP0235706A2 (en) | 1987-09-09 |
| JPH047593B2 (ko) | 1992-02-12 |
| KR910002307B1 (ko) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840005925A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR850003068A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR920015588A (ko) | 광 반도체장치 | |
| KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| KR870003561A (ko) | 반도체장치 | |
| KR910003829A (ko) | 고전압 반도체 장치 및 제조 과정 | |
| KR840002162A (ko) | 반도체 장치(半導體裝置) | |
| KR890012359A (ko) | 반도체 장치 및 그 제조방법 | |
| KR870008393A (ko) | 반도체장치와 그 제조방법 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| KR900004026A (ko) | 반도체 소자 및 그 제조방법 | |
| KR910019137A (ko) | 다결정 실리콘 접촉 구조 | |
| KR910008861A (ko) | 집적회로소자 | |
| KR840008213A (ko) | 반도체 장치 | |
| KR970054357A (ko) | 반도체장치 및 그 제조방법 | |
| KR930005120A (ko) | 반도체 장치의 제조방법 | |
| KR890005886A (ko) | 쌍극성 트랜지스터 | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 | |
| KR880010501A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR840005930A (ko) | 반도체 장치(半導體裝置) | |
| KR890007402A (ko) | 반도체장치 | |
| KR970054341A (ko) | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 | |
| KR870010631A (ko) | 반도체 집적회로장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060331 Year of fee payment: 16 |
|
| EXPY | Expiration of term |