JP3644697B2 - 電力ｍｏｓ装置用集積構造電流感知抵抗 - Google Patents

電力ｍｏｓ装置用集積構造電流感知抵抗 Download PDF

Info

Publication number
JP3644697B2
JP3644697B2 JP09999894A JP9999894A JP3644697B2 JP 3644697 B2 JP3644697 B2 JP 3644697B2 JP 09999894 A JP09999894 A JP 09999894A JP 9999894 A JP9999894 A JP 9999894A JP 3644697 B2 JP3644697 B2 JP 3644697B2
Authority
JP
Japan
Prior art keywords
current sensing
integrated structure
sensing resistor
conductivity type
structure current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09999894A
Other languages
English (en)
Other versions
JPH06334189A (ja
Inventor
ザンブラノ ラファエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH06334189A publication Critical patent/JPH06334189A/ja
Application granted granted Critical
Publication of JP3644697B2 publication Critical patent/JP3644697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、電力ＭＯＳ装置用、特に過負荷自己保護型電力ＭＯＳ装置用の、集積構造電流感知抵抗に関するものである。
【０００２】
【従来の技術】
電力ＭＯＳ装置は、例えば出力負荷短絡回路による、過大電流に対して電力装置を保護するのに適した集積回路を特色にできる。
【０００３】
典型的な解決法は電流感知ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）を具えた負帰還ループを設け、そのＭＯＳＦＥＴのドレインとゲートとがそれぞれ主電力ＭＯＳＦＥＴのドレインとゲートとへ接続されて、且つそのＭＯＳＦＥＴのソースが、電流感知抵抗を通して、集積された構成要素のソース端子へ接続される。バイポーラ接合トランジスタ（ＢＪＴ）のベース−エミッタ接合が前記の感知抵抗を横切って接続され、一方そのバイポーラ接合トランジスタのコレクタは前記の二つのＭＯＳＦＥＴの共通ゲートへ接続される。ゲート抵抗が集積された構成要素の外部ゲート端子と前記共通ゲートとの間に直列に最後に接続される。
【０００４】
実際の装置においては、主電力ＭＯＳＦＥＴが感知ＭＯＳＦＥＴよりも非常に多数の類似のセルを具えているとしても、前記感知ＭＯＳＦＥＴと主電力ＭＯＳＦＥＴとの双方が類似のセルで作り上げられる。
【０００５】
前記の主電力ＭＯＳＦＥＴを通って流れる電流の小さい一部分である前記の感知ＭＯＳＦＥＴを通って流れる電流は、この電力ＭＯＳＦＥＴを通って流れる電流が指令された最大値を超える場合に、感知抵抗を通って流れる一部分の電流が前記のバイポーラ接合トランジスタをターンオンするのに充分な電圧降下を発生するように値が選択されている感知抵抗を横切って電圧降下を発生する。ゲート抵抗から流れ出る電流によって、これが最後に前記の二つのＭＯＳＦＥＴのゲートへ印加される電圧を減少させて、かくしてそれらを通って流れる電流が更に増大するのを防止する。
【０００６】
更にその上、より高い温度において電流に対する最大値が減少するので、そのような負帰還ループの正の温度係数がこの保護回路の保護性能を改善する。
【０００７】
国際出願番号第WO 91/09424 号に、上記の種類の帰還ループを電力トランジスタと同じ基板内に含んでいる電力装置が記載されている。その感知抵抗はそのＭＯＳセルの多結晶珪素ゲート層と同時に得られる多結晶珪素ストリップから作り上げられている。
【０００８】
この解決方法は感知抵抗を設置するために表面上に専用区域を必要とし、それは源泉セルの系列の外部にある。
【０００９】
【発明が解決しようとする課題】
記載された技術の状態を考慮して、本発明の目的は区域の最小限の浪費に導く集積構造感知抵抗を提供することである。
【００１０】
【課題を解決するための手段】
本発明によると、そのような目的は、アレイにおいて配置された第１の複数個及び第２の複数個の同じセルから各々形成された主電力装置及び電流感知装置を具える電力ＭＯＳ装置用の集積構造電流感知抵抗であって、前記セルの各々は、第２導電型の半導体材料内に得られる第１導電型のディープボディ領域と、前記第１導電型の横方向チャネル領域と、前記ディープボディ領域内に部分的に延在すると共に前記横方向チャネル領域内に部分的に延在する前記第２導電型のソース領域と、前記チャネル領域上に重ねられた薄いゲート酸化物層によって前記半導体材料の上部表面から絶縁された導電性ゲート層とを具え、前記第１の複数個のセルにおける各々のセルは、第１の重ねられた導電性ソース電極によって前記第１の複数個のセルにおける他のすべてのセルと互いに電気的に接続され、前記第２の複数個のセルにおける各々のセルは、第２の重ねられた導電性ソース電極によって前記第２の複数個のセルにおける他のすべてのセルと互いに電気的に接続される、集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域から前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する少なくとも１個のドープ領域から成ることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗によって達成される。
【００１１】
本発明の第１の実施例においては、その集積構造電流感知抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型の延長されたディープボディ領域から成る。
【００１２】
本発明の第２の実施例においては、その集積構造電流感知抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型の延長されたディープボディ領域内に配置される前記第２導電型の半導体領域から成る。
【００１３】
本発明の第３の実施例においては、その集積構造電流感知抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型のボディ領域から成る。
【００１４】
本発明のおかげて、電力装置のセルの配列（アレイ）に不規則性を導入することなく、集積構造電流感知抵抗を得ることが可能であり、且つ従って必要な面積を低減する。
【００１５】
【実施例】
本発明の三つの実施例を添付の図面を参照して以下詳細に説明しよう。
【００１６】
電力ＭＯＳ装置、例えばｎチャネルＭＯＳＦＥＴが複数のセル1a及び1bにより作り上げられ、それらの各々は高ドープｐ+ ディープボディ領域２を具えており、その電力ＭＯＳＦＥＴのドレイン領域を表現する高ドープｎ+ 基板４上に成長された半導体材料の上面から低ドープｎ- エピタキシャル層３まで延びている。前記のｐ+
ディープボディ領域２の一面上に、低ドープｐ- チャネル領域５が設けられ、且つ高度にドープされたｎ+ ソース領域６が部分的にはｐ+ ディープボディ領域２内で且つ部分的には前記チャネル領域５内に延在している。薄いゲート酸化物層８によりこの半導体の上面から絶縁された多結晶珪素ゲート層７が、特定のバイアス条件のもとで活性チャネルの形成を許容するように、前記チャネル領域５の上に重ねられている。
【００１７】
セル1aのｐ+ ディープボディ領域２とｎ+ ソース領域６とに接触する第１ソース電極層Saによって互いに接続されたセル1aのアレイが主電力ＭＯＳＦＥＴを構成し、一方今度は第２ソース電極層Sbによって同様に互いに接続されたセル1bの小さいアレイが感知ＭＯＳＦＥＴを構成している。
【００１８】
図１に示された第１の実施例においては、少なくとも１個の主電力ＭＯＳＦＥＴのセル1aのｐ+ ディープボディ領域２が、感知ＭＯＳＦＥＴの相当するセル1bのｐ+ ディープボディ領域２と併合されるために延在しており、且つかくして延長されたディープボディ領域20が得られ、それはそれぞれソース電極Sa及びSbにより対向する側で接触される。そのようなソース電極Sa及びSbはかくして延長されたｐ+ ディープボディ領域20により電気的に接続され、それが感知ＭＯＳＦＥＴのソース電極Sbへの直列接続において、感知抵抗Rsを導入する。
【００１９】
図２に示された第２の実施例においては、少なくとも１個の主電力ＭＯＳＦＥＴのセル1aのｐ+ ディープボディ領域２が再び延ばされて、且つ先の実施例におけると同様に延長されたｐ+ ディープボディ領域20を得るために、感知ＭＯＳＦＥＴの相当するセル1bのｐ+ ディープボディ領域２と併合される。それから延長されたｎ+ 半導体領域21がそのディープボディ領域20内に設けられて、前記の相当するセル1bのｎ+ ソース領域６と併合される。ソース電極Sa及びSbは延長されたｎ+ 半導体領域21の二つの側に接触し、それがソース電極SaとSbとの間の直列接続において、感知抵抗Rsを導入する。延長されたｐ+ ディープボディ領域20が延長されたｎ+ 半導体領域21をｎ- エピタキシャル層３から絶縁し、且つすべての寄生的動作を防止するためにソース電極Saへ接続される。
【００２０】
第１ソース電極Saは集積された構成要素の外部ソース端子Ｓへも接続されている。
【００２１】
多結晶珪素ゲート層７が、図面には示されていない集積されたゲート抵抗を通して、ゲート端子へ接続されており、一方同じく図示されていないバイポーラ接合トランジスタが感知抵抗Rsを横切って接続されたそれのベース−エミッタ接合を有している。前に記載した種類の負帰還ループがかくして得られる。
【００２２】
図３に示された第２の実施例の変形は、延長されたｐ+ ディープボディ領域20と延長されたｎ+ 半導体領域21とが対向する側で双方とも接触されており、かくしてソース電極SaとSbとの間の直列接続において、二つの並列に接続された抵抗Rsp とRsnとを導入する。
【００２３】
図４に示された第３の実施例においては、延長されたｐ+ ディープボディ領域が無くて、第１の複数のセル1aの少なくとも１個のセル1aのディープボディ領域２を第２の複数の相当するセル1bのディープボディ領域２へ接続するように、ｐ- ボディ領域50が形成されている。このｐ- 領域の固有抵抗は前記のｐ+ 領域の固有抵抗よりも大幅に高いので、このボディ領域50により導入される抵抗は先の実施例のディープボディ領域20により導入される抵抗よりも大幅に高い。
【００２４】
前述の実施例にすべてにおいて、第１の複数と第２の複数とのセルの間に並列に接続された幾つかの延長された領域があり得て、二つのソース領域の間の抵抗はそれら全部の並列により与えられる。
【００２５】
本発明の第１の実施例による集積構造電流感知抵抗により特徴付けられる電力ＭＯＳ装置を得るのに適した製造手順は、図５〜９に示されており、且つ電力ＭＯＳ装置の製造のための既知の手順と同じ工程を含んでおり、且つｎ+ 型のこの例においては、高度にドープされた半導体基板４上に、例えばｎ型の、低ドープエピタキシャル層３の成長により開始する。
【００２６】
フィールド酸化物層18が成長されてしまった後に、電力ＭＯＳＦＥＴの主セル1aと感知セル1bを構成する複数のｐ+ ディープボディ領域２、及び延長されたｐ+ ディープボディ領域20を形成するために、高濃度のｐ型ドーパントのマスクされた注入と引き続く拡散とが実行される（図５）。
【００２７】
マスクする工程の後に、エピタキシャル層３の表面上に活性区域が規定され、薄いゲート酸化物層８がそれから前記の活性区域上に成長され、且つ多結晶珪素ゲート層７が前記のゲート酸化物層８上に引き続いて堆積されて、且つ低固有抵抗を達成するためにドープされる（図６）。
【００２８】
それから多結晶珪素ゲート層７が前記ゲート領域の外側を選択的にエッチングされて、且つマスクする工程の後に、電力ＭＯＳＦＥＴの各セル1aと1bとのｐ-型チャネル領域５を形成するために、前記ゲート領域の下へ低濃度のｐ型ドーパントが注入され且つ拡散される（図７）。
【００２９】
次の工程は、セル1aと1bとのソース領域６を形成するための、前記ゲート領域の側における高濃度のｎ型ドーパントのマスクされた注入と拡散、及び多結晶珪素ゲート層７上の絶縁酸化物層17の堆積である（図８）。
【００３０】
この手順の最後の工程は接触区域の規定と、二つのソース電極Sa及びSbを形成するのに適した導電性層の堆積、及び不活性化層の堆積を伴う（図９）。
【００３１】
この電力ＭＯＳＦＥＴへの接触を形成するために、基板４の底面の金属化も設けられる。
【００３２】
この技術に熟達した誰にでも明らかなように、本発明による構造はｐ型の強度にドープされた基板により手順流れを開始することにより簡単に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にも使用され得て、その基板上には前述のエピタキシャル層３に類似したｎ型のエピタキシャル層がその時成長される。
【００３３】
また、本発明はｐチャネルの装置にも適合され、この場合にはｎ型領域に対してｐ型領域を代用すること及びその逆のことが必要である。
【００３４】
本発明はドレイン電極がソース及びゲート電極と同じ面上にある集積された装置にも適合され、前述の手順流れに対する変形はこの技術に熟達した誰にでもよく知られている。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による集積構造電流感知抵抗の断面図である。
【図２】 本発明の第２の実施例による集積構造電流感知抵抗の断面図である。
【図３】 前記の第２の実施例の変形による集積構造電流感知抵抗の断面図である。
【図４】 本発明の第３の実施例による集積構造電流感知抵抗の断面図である。
【図５】 本発明の第１の実施例による集積構造電流感知抵抗を設けられた電力ＭＯＳ装置の製造手順における一工程の断面図である。
【図６】 本発明の第１の実施例による集積構造電流感知抵抗を設けられた電力ＭＯＳ装置の製造手順における一工程の断面図である。
【図７】 本発明の第１の実施例による集積構造電流感知抵抗を設けられた電力ＭＯＳ装置の製造手順における一工程の断面図である。
【図８】 本発明の第１の実施例による集積構造電流感知抵抗を設けられた電力ＭＯＳ装置の製造手順における一工程の断面図である。
【図９】 本発明の第１の実施例による集積構造電流感知抵抗を設けられた電力ＭＯＳ装置の製造手順における一工程の断面図である。
【符号の説明】
1a, 1b セル
２ 高ドープｐ+ ディープボディ領域
３ 低ドープｎ- エピタキシャル層
４ 高ドープｎ+ 基板
５ 低ドープｐ- チャネル領域
６ 高度にドープされたｎ+ ソース領域
７ 多結晶珪素ゲート層
８ 薄いゲート酸化物層
９ 絶縁酸化物層
18 フィールド酸化物層
20 延長されたディープボディ領域
21 延長されたｎ+ 半導体領域
50 ｐ- ボディ領域
Ｓ 外部ソース端子
Sa 第１ソース電極
Sb 第２ソース電極
Rs 感知抵抗
Rsn, Rsp 並列に接続された抵抗

Claims (16)

  1. アレイにおいて配置された第１の複数個及び第２の複数個の同じセルから各々形成された主電力装置及び電流感知装置を具える電力ＭＯＳ装置用の集積構造電流感知抵抗であって、前記セルの各々は、第２導電型の半導体材料内に得られる第１導電型のディープボディ領域と、前記第１導電型の横方向チャネル領域と、前記ディープボディ領域内に部分的に延在すると共に前記横方向チャネル領域内に部分的に延在する前記第２導電型のソース領域と、前記チャネル領域上に重ねられた薄いゲート酸化物層によって前記半導体材料の上部表面から絶縁された導電性ゲート層とを具え、前記第１の複数個のセルにおける各々のセルは、第１の重ねられた導電性ソース電極によって前記第１の複数個のセルにおける他のすべてのセルと互いに電気的に接続され、前記第２の複数個のセルにおける各々のセルは、第２の重ねられた導電性ソース電極によって前記第２の複数個のセルにおける他のすべてのセルと互いに電気的に接続される、集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域から前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する少なくとも１個のドープ領域から成ることを特徴とする集積構造電流感知抵抗。
  2. 請求項１記載の集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型の延長されたディープボディ領域から成ることを特徴とする集積構造電流感知抵抗。
  3. 請求項１記載の集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型の延長されたディープボディ領域内に配置される前記第２導電型の半導体領域から成ることを特徴とする集積構造電流感知抵抗。
  4. 請求項１記載の集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける少なくとも１個のセルのディープボディ領域に接続すると共にそこから前記第２の複数個のセルにおける対応するセルのディープボディ領域まで延在する前記第１導電型のボディ領域から成ることを特徴とする集積構造電流感知抵抗。
  5. 請求項１記載の集積構造電流感知抵抗において、該抵抗は、前記第１の複数個のセルにおける各々のセルのディープボディ領域から前記第２の複数個のセルにおける対応するセルのディープボディ領域まで各々延在する複数の並列に接続されたドープ領域から成ることを特徴とする集積構造電流感知抵抗。
  6. 請求項１ないし５のいずれか１項に記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、ドナー不純物でドープされた半導体領域であることを特徴とする集積構造電流感知抵抗。
  7. 請求項２又は３記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、ドナー不純物でドープされた半導体領域であり、第１導電型の前記ディープボディ領域及び前記延長されたディープボディ領域は、ｐ ＋ 型半導体領域であることを特徴とする集積構造電流感知抵抗。
  8. 請求項４記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、ドナー不純物でドープされた半導体領域であり、第１導電型の前記横方向チャネル領域及び前記ボディ領域は、ｐ − 型半導体領域であることを特徴とする集積構造電流感知抵抗。
  9. 請求項６記載の集積構造電流感知抵抗において、
    第２導電型の前記ソース領域がｎ+ 型半導体領域であることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗。
  10. 請求項１ないし５のいずれか１項に記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、ドナー不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であることを特徴とする集積構造電流感知抵抗。
  11. 請求項２又は３記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、ドナー不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であり、第１導電型の前記ディープボディ領域及び前記延長されたディープボディ領域は、ｎ ＋ 型半導体領域であることを特徴とする集積構造電流感知抵抗。
  12. 請求項４記載の集積構造電流感知抵抗において、前記第１導電型のすべての領域は、ドナー不純物でドープされた半導体領域であり、前記第２導電型のすべての領域は、アクセプタ不純物でドープされた半導体領域であり、第１導電型の前記横方向チャネル領域及び前記ボディ領域は、ｎ − 型半導体領域であることを特徴とする集積構造電流感知抵抗。
  13. 請求項10記載の集積構造電流感知抵抗において、
    第２導電型の前記ソース領域がｐ+ 型半導体領域であることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗。
  14. 前記請求項のいずれか１項記載の集積構造電流感知抵抗において、
    前記第２導電型の前記半導体材料が半導体基板上に成長されたエピタキシャル層であることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗。
  15. 請求項14記載の集積構造電流感知抵抗において、
    前記半導体基板が前記第１導電型のものであることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗。
  16. 請求項14記載の集積構造電流感知抵抗において、
    前記半導体基板が前記第２導電型のものであることを特徴とする電力ＭＯＳ装置用集積構造電流感知抵抗。
JP09999894A 1993-05-19 1994-05-13 電力ｍｏｓ装置用集積構造電流感知抵抗 Expired - Lifetime JP3644697B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT93830207:2 1993-05-19
EP93830207A EP0625797B1 (en) 1993-05-19 1993-05-19 Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices

Publications (2)

Publication Number Publication Date
JPH06334189A JPH06334189A (ja) 1994-12-02
JP3644697B2 true JP3644697B2 (ja) 2005-05-11

Family

ID=8215166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09999894A Expired - Lifetime JP3644697B2 (ja) 1993-05-19 1994-05-13 電力ｍｏｓ装置用集積構造電流感知抵抗

Country Status (4)

Country Link
US (1) US5491357A (ja)
EP (1) EP0625797B1 (ja)
JP (1) JP3644697B2 (ja)
DE (1) DE69325994T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226075B2 (ja) * 1994-06-22 2001-11-05 富士電機株式会社 たて型ｍｏｓ半導体装置
DE69633004T2 (de) * 1996-05-31 2004-11-25 Stmicroelectronics S.R.L., Agrate Brianza Vertikaler Leistungsbipolartransistor mit integriertem Fühlwiderstand
US5959335A (en) * 1998-09-23 1999-09-28 International Business Machines Corporation Device design for enhanced avalanche SOI CMOS
US6175137B1 (en) * 1999-07-29 2001-01-16 Lucent Technologies, Inc. Monolithic resistor having dynamically controllable impedance and method of manufacturing the same
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
DE102011076610A1 (de) * 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
CN102779821B (zh) * 2012-07-31 2015-04-15 电子科技大学 一种集成了采样电阻的电流检测ldmos器件
US9973183B2 (en) 2015-09-28 2018-05-15 Power Integrations, Inc. Field-effect transistor device with partial finger current sensing FETs
US9983239B2 (en) 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices
WO2018030990A1 (en) 2016-08-08 2018-02-15 Power Integrations, Inc. Integrated circuit fast temperature sensing of a semiconductor switching device
CN109975614B (zh) * 2019-02-18 2021-02-23 南京隆特集成电路科技有限公司 一种四线式电流感测电阻及其测量方法
KR102153550B1 (ko) * 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
EP3944316A1 (en) * 2020-07-21 2022-01-26 Nexperia B.V. An electrostatic discharge protection semiconductor structure and a method of manufacture
CN112968052B (zh) * 2020-12-23 2024-06-11 王培林 具有电流传感器的平面栅型功率器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073854B2 (ja) * 1985-12-18 1995-01-18 株式会社日立製作所 複合半導体装置
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
US4931844A (en) * 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
US5023692A (en) * 1989-12-07 1991-06-11 Harris Semiconductor Patents, Inc. Power MOSFET transistor circuit
JP3063167B2 (ja) * 1989-12-29 2000-07-12 日本電気株式会社 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
US5491357A (en) 1996-02-13
DE69325994T2 (de) 1999-12-23
EP0625797B1 (en) 1999-08-11
JPH06334189A (ja) 1994-12-02
EP0625797A1 (en) 1994-11-23
DE69325994D1 (de) 1999-09-16

Similar Documents

Publication Publication Date Title
US5119162A (en) Integrated power DMOS circuit with protection diode
US6133107A (en) Process for co-integrating DMOS transistors with schottky diode body structure
JP2585331B2 (ja) 高耐圧プレーナ素子
US7598547B2 (en) Low noise vertical variable gate control voltage JFET device in a BiCMOS process and methods to build this device
KR101232662B1 (ko) 반도체 디바이스를 형성하는 방법 및 그의 구조
JP3644697B2 (ja) 電力ｍｏｓ装置用集積構造電流感知抵抗
US4929991A (en) Rugged lateral DMOS transistor structure
JPH1197680A (ja) 高耐圧半導体装置
JP2000156503A (ja) Ｍｏｓゲートデバイスおよびその製造プロセス
US5654225A (en) Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof
US5032880A (en) Semiconductor device having an interposing layer between an electrode and a connection electrode
US5691555A (en) Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices
US20010012654A1 (en) High density mos technology power device
EP0629001B1 (en) Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
JPH0332234B2 (ja)
US20040084753A1 (en) Integrated circuit including semiconductor power device and electrically isolated thermal sensor
EP0451286B1 (en) Integrated circuit device
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
EP1081768A2 (en) Insulated gate field-effect transistor and method of making the same
JPH0494576A (ja) 縦型パワーｍｏｓ　ｆｅｔ
JPS62155567A (ja) 絶縁ゲ−ト型半導体装置の製造方法
US6441446B1 (en) Device with integrated bipolar and MOSFET transistors in an emitter switching configuration
JP2808909B2 (ja) パワー半導体装置
US6780722B2 (en) Field effect transistor on insulating layer and manufacturing method
KR0175402B1 (ko) 전력반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term