-
Technisches
Gebiet
-
Die
vorliegende Erfindung bezieht sich auf einen integrierten bipolaren
Transistor mit Vertikalstruktur, der auf einem Substrat aus Halbleitermaterial
integriert ist und in welchen ein Widerstand zur Erfassung des Emitterstroms
einbezogen ist.
-
Stand der
Technik
-
Ein
bipolarer Leistungstransistor mit Vertikalstruktur weist ein Substrat
mit Leitfähigkeit
vom Typ N+ auf, das von einer epitaktisch aufgewachsenen Schicht
vom Typ N–- überlagert ist, bei welchem
eine Isoliervertiefung vom Typ P ausgebildet ist, deren Enden bündig mit
der Komponentenoberfläche
abschließen.
-
Das
Substrat bildet den Kollektor des Transistors, wohingegen die Isoliervertiefung,
die an der Komponentenoberfläche
kontaktiert ist, die Transistorbasis bildet.
-
Die
Emitterzone besteht normalerweise aus einer oder mehreren Zonen
mit einer Leitfähigkeit vom
Typ N+ innerhalb der Vertiefung P und wird an der Oberfläche von
Leitungsbahnen kontaktiert, die als Metallisierungen oder kurz als „Metallschichten" bezeichnet werden.
-
Der
durch einen Leistungstransistor fließende Strom wird dadurch erfasst,
dass der Spannungsabfall durch einen Widerstand gemessen wird, der
im Allgemeinen in Reihe zum Emitteranschluss geschaltet ist, wobei
der Spannungsabfall auf den Strom zurückzuführen ist, der durch den Transistor
fließt.
Dieser Widerstand, der als „Erfassungs-„ oder „Mess-"Widerstand" bekannt ist, wird
für gewöhnlich in
das Bau element in einem Bereich integriert, der nahe dem Bereich
des Leistungstransistors liegt, oder er wird alternativ dadurch
gebildet, dass der Transistoraufbau etwas modifiziert wird, wie
dies in den 1, 2 und 3 dargestellt ist.
-
1 stellt dabei eine Draufsicht
auf einen Leistungstransistor nach dem Stand der Technik dar, in
welchen ein Erfassungswiderstand einbezogen ist. Ebenso zeigt die
Figur die Metallisierungen 10 und 11 an der Basis
bzw. am Emitter, die mit entsprechenden vergrabenen bzw. eingelassenen
Zonen in Kontakt stehen, die in der Figur nicht dargestellt sind.
-
Aus
einem Abschnitt der Metallisierung, der in Reihe zu dem Emitterkontakt 13 angeordnet
ist, wird dabei ein Erfassungswiderstand 12 gebildet. Nun
wird ein Strom zum Durchfließen
des Metallisierungsabschnitts 12 veranlasst, der proportional
zum Gesamtemitterstrom ist und einen Spannungsabfall herbeiführt, der
sich leicht erfassen lässt,
z. B. mittels zweier Kontakte 14 und 15, wie dies
in der Figur dargestellt wird.
-
2 ist eine Draufsicht auf
einen weiteren Leistungstransistor nach dem Stand der Technik, in den
ebenfalls ein Erfassungswiderstand einbezogen ist. Dabei stehen
eine Metallisierung 20 für die Basis und eine Metallisierung 21 für den Emitter
mit den entsprechenden vergrabenen Bereichen für die Basis und den Emitter
in Kontakt, die in der Figur nicht dargestellt sind.
-
Der
Emitterbereich ist in eine Vielzahl von Zonen aufgeteilt, die wegen
ihrer besonderen Form als „Emitter-Finger" bezeichnet werden
und die durch die Emitter-Metallschicht 21 miteinander
verbunden sind. Der Emitterstrom wird hier dadurch gemessen, dass über die
Kontakte 24 und 25 der Potentialunterschied durch
die Metallisierung eines Emitterfingers 22 erfasst wird.
-
3 ist eine Draufsicht auf
einen weiteren Leistungstransistor nach dem Stand der Technik, bei dem
ein in die Oberfläche
diffundierter Erfassungswiderstand Rs integriert ist. Insbesondere
wird hier zum Messen eines Emitterstroms die Potentialdifferenz durch
einen diffundierten Widerstand Rs gemessen, der in Reihe zu einem
Emitterabschnitt geschaltet und ähnlich
wie dieser dotiert ist. Dabei stehen zwei Ba sis-Metallisierungen 30 und
eine Emitter-Metallisierung 31 jeweils mit dem Basis- bzw. dem Emitterbereich
in Kontakt.
-
Der
aktive Bereich 32 des Emitters wird mittels eines ersten
Kontakts C1 und einer Metallisierung 34 kontaktiert, wohingegen
der Widerstand Rs mittels eines zweiten Kontakts C2 und einer Metallisierung 35 kontaktiert
wird. Der Potentialunterschied durch den Widerstand Rs hindurch
wird zwischen den Enden der Metallisierungen 34 und 35 gemessen,
da dieser auf den Strom zurückzuführen ist,
der von dem aktiven Bereich des Emitters zum Emitterkontakt C2 fließt.
-
Somit
wurde bei den integrierten Strukturen nach dem Stand der Technik
der Erfassungswiderstand an der Oberfläche dadurch gebildet, dass
Metallisierungs- oder Diffusionsbereiche vorgesehen werden, die
in der Struktur des Leistungstransistors modifiziert oder zusätzlich zu
dieser vorgesehen wurden. Diese Techniken führen immer zu einer Vergrößerung der
Fläche,
die der Leistungstransistor einnimmt.
-
Ein
bekannter bipolarer Leistungstransistor mit Vertikalstruktur, der
eine eingelassene Basis und eine eingelassene Emitterzone mit verlängerten
Abschnitten bzw. Fingern aufweist, wird in der europäischen Patentanmeldung
EP Nr. 0 632 505 beschrieben, die auf den Namen Co. Ri. M. Me eingereicht wurde.
In dieser Anmeldung wird insbesondere ein Transistor mit Vertikalstruktur
beschrieben, der einen Abschirmbereich aufweist, der unter einem
Verbindungsbereich liegt und mit N+-Kontaktbereichen mittels eines
Metallstreifens gekoppelt ist, wodurch eine parasitäre Diode
geschaffen wird, bei welcher die Kontakt- und Abschirmbereiche sich
wie eine Anode verhalten, wohingegen der Verbindungsbereich als Kathode
funktioniert.
-
In
der europäischen
Anmeldung EP Nr. 0 544 364 von Co. Ri. M. Me wird auch ein monolithisch aufgebautes
Halbleiter-Bauteil beschrieben, das eine Vertikalstruktur aufweist
und mit einem Leistungstransistor versehen ist, der eine tief liegende
Basis und einen fingerförmigen
Emitter umfasst.
-
Aus
der US-Patentschrift Nr. 5,281,872 von Mori ist außerdem ein
am Strom erfassbarer Transistor mit einem Erfassungswiderstand bekannt.
-
Die
der vorliegenden Erfindung zugrunde liegende technische Aufgabe
besteht darin, einen integrierten bipolaren Transistor mit Vertikalstruktur
zu schaffen, in den ein Widerstand zur Stromerfassung einbezogen
ist und bei dem keine Vergrößerung der Gesamtfläche vorliegt,
die der Transistor einnimmt, oder zumindest nur eine Vergrößerung von
trivialer Bedeutung in der besetzten Fläche.
-
Diese
technische Aufgabe wird mit einem integrierten bipolaren Transistor
mit Vertikalstruktur gelöst,
in welchem ein Widerstand zur Stromerfassung in der vorstehend umrissenen
Weise einbezogen ist, wie er in den Kennzeichen der Ansprüche 1 bis
7 definiert wird.
-
Die
Merkmale der vorliegenden Erfindung lassen sich durch Bezugnahme
auf die nachstehende ausführliche
Beschreibung einiger Ausführungsbeispiele
noch deutlicher kennen, welche beispielhaft, ohne jede Einschränkung, in
der beiliegenden Zeichnung dargestellt sind.
-
Kurzbeschreibung
der Zeichnung
-
1 ist eine Draufsicht auf
einen ersten Leistungstransistor nach dem Stand der Technik, in den
ein Erfassungswiderstand einbezogen ist;
-
2 zeigt einen zweiten Leistungstransistor
nach dem Stand der Technik, ebenfalls in Draufsicht, in den auch
ein Erfassungswiderstand integriert ist;
-
3 ist eine Draufsicht auf
einen dritten Leistungstransistor nach dem Stand der Technik, in den
ein Erfassungswiderstand einbezogen ist;
-
4 stellt einen Schnitt durch
den Aufbau eines erfindungsgemäßen bipolaren
Leistungstransistors dar, in den ein Erfassungswiderstand einbezogen
ist, und
-
5 zeigt den Leistungstransistor
nach 4 in Draufsicht
dar, in dem diese Erfindung realisiert ist.
-
Beschreibung
-
4 und 5 zeigen einen bipolaren Leistungstransistor
mit Vertikalstruktur vom Typ npn, wobei 4 den Aufbau des Transistors in Schnittansicht
und 5 denselben in Draufsicht
zeigen.
-
Der
in 4 dargestellte Aufbau
weist von unten nach oben ein Substrat 1 aus einem Halbleitermaterial
mit N+-Dotierung auf. Über
dem Substrat befindet sich eine Epitaxialschicht 2 mit
N-Dotierung, die man mit an sich bekannten Epitaxie-Techniken darauf
aufwachsen ließ.
-
Das
Substrat 1 bildet zusammen mit der epitaktisch aufgewachsenen
Schicht 2 den Kollektor des Transistors.
-
Eine
Basiszone mit Leitfähigkeit
vom Typ P weist eine eingebettete Zone 3 in der epitaktisch
aufgewachsenen Schicht 2 auf und ist mittels vertikaler Diffusionszonen 4,
deren Leitfähigkeit
vom gleichen Typ ist, mit einem Basiskontakt 15 auf der
Oberfläche verbunden.
-
Über der
Basiszone ist eine Emitterzone 5 mit Leitfähigkeit
vom Typ N+ gebildet, die ebenfalls in die Epitaxialschicht 2 eingebettet
ist.
-
Eine
vertikale Diffusionszone 6 vom Typ N+ wird dann so gebildet,
dass sie den eingelassenen Emitter 5 kontaktiert und ihn
zur Oberfläche
führt,
wo er des Weiteren von einer Oberflächenzone 7 mit Leitfähigkeit
vom gleichen Typ kontaktiert wird.
-
Ein
Kontakt 10, von dem ein Emitterstrom über eine Metallisierungsleitung 12 abgenommen wird,
ist am Rand der Zone 7 gebildet.
-
Eine
Zone 8 mit Leitfähigkeit
vom Typ N+ bringt den Rand der eingebetteten Emitterzone 5 zur Oberfläche und
wird dann von einem Kontakt 11 und einer Metallisierung 13 kontaktiert.
-
Der
Transistorstrom fließt
von dem Substrat 1 durch die Basis 3 zum Emitter 5.
Er wird dann zum Durchfließen
durch die Zone 6 gezwungen und stellt dabei einen Widerstandspfad
dar, der mit R1 in der Figur angegeben ist; nachdem er die Zone 7 er reicht hat,
teilt dieser Pfad sich in zwei Widerstandspfade R2 auf, die zwischen
der Zone 6 und den Emitterkontakten 10 eingeschlossen
ist.
-
Somit
handelt es sich bei dem Widerstand, auf den der Emitterstrom trifft,
um den kombinierten Widerstandswert des Widerstands R1 und der beiden
parallelen Widerstände
R2, d. h.: Rs = R1 + R2/2.
-
Dieser
Widerstandswert wird als Erfassungswiderstand zum Erfassen des Emitterstroms
dadurch herangezogen, dass er auf der einen Seite über den Kontakt 11 und
die vertikale Zone 8 und auf der anderen Seite über den
Emitterkontakt 10, der sich am Rand der Zone 7 befindet,
kontaktiert wird.
-
Der
Strom ist nach dem Durchfließen
durch den Transistor tatsächlich
proportional zum Spannungsabfall am Erfassungswiderstand RS, und
dieser Potentialunterschied lässt
sich an den Metallisierungsleitungen 12 und 13 leicht
erfassen.
-
5 zeigt eine Draufsicht
auf den bipolaren Leistungstransistor, der in 4 im Schnitt gezeigt wird, wobei hier
die epitaktisch aufgewachsene Schicht 2, die über dem
Substrat 1, einem Teil der eingebetteten Zone und einigen
der Metallisierungsleitungen liegt, hervorgehoben ist.
-
Insbesondere
ist hier die eingebettete Emitterzone 5 zu beachten, über welcher
die Emitterzone 7 auf der Oberfläche liegt. Die vertikale Zone 8 verbindet
entlang drei Seiten die eingebettete Zone 5 mit der Oberfläche des
Bauelements, wo diese Zone mittels des Kontakts 11 mit
der Metallisierungsleitung 13 verbunden ist.
-
Der
Kontakt 10 ist am Rand der Zone 7 zu erkennen,
aus welcher der Emitterstrom über
die Metallisierungsleitung 12 abgenommen wird; eine andere
Metallisierungsleitung 14, die zum Erfassen des Abfalls
des Potentials am Erfassungswiderstand verwendet wird, erstreckt
sich von der Leitung 12 weg.
-
Somit
wird der Erfassungswiderstand RS = R1 + R2/2 von den beiden Metallisierungsleitungen 13 und 14 kontaktiert.
Gemäß dieser
Figur zweigt die Leitung 14 von der Emitter-Metallschicht 12 ab
und wird vorteilhafterweise dazu herangezogen, die Spannung an dem
Widerstand RS zu erfassen.
-
Wie
sowohl aus 4 als auch
aus 5 gut zu erkennen
ist, sieht die vorliegende Erfindung die Bildung eines Erfassungswiderstands
vor, der sich in die Struktur eines bipolaren Leistungstransistors
integrieren lässt,
ohne dass dabei eine größere Fläche belegt
wird.
-
Während bei
Bauelementen nach dem Stand der Technik, die in den 1, 2 und 3 dargestellt werden, der
Erfassungswiderstand an der Oberfläche gebildet ist und damit
eine erhebliche Fläche
belegt wird, ist dieser Widerstand gemäß der vorliegenden Erfindung
tatsächlich
zum Teil vertikal (R1) und zum Teil horizontal (R2) über der
Emitterzone 5 gebildet.