DE2922926C2 - Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor - Google Patents

Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor

Info

Publication number
DE2922926C2
DE2922926C2 DE19792922926 DE2922926A DE2922926C2 DE 2922926 C2 DE2922926 C2 DE 2922926C2 DE 19792922926 DE19792922926 DE 19792922926 DE 2922926 A DE2922926 A DE 2922926A DE 2922926 C2 DE2922926 C2 DE 2922926C2
Authority
DE
Germany
Prior art keywords
transistor
emitter
areas
transistors
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19792922926
Other languages
English (en)
Other versions
DE2922926A1 (de
Inventor
Pual George Mesa Ariz Alonas
David Michael Scottsdale Ariz. Gilbert
Vernon Patrick Tempe Ariz. O'Neil II
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2922926A1 publication Critical patent/DE2922926A1/de
Application granted granted Critical
Publication of DE2922926C2 publication Critical patent/DE2922926C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H03K17/136—Modifications for switching at zero crossing in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

- daß die Emitter (20', 20) der I Ueral-Transistoren (72, 72') so angeordnet sind, daß der Emitter (20') des ersten Laterai-Transistors (72) zwischen dem Emitter (20) und dem Kollektor (2') des zweiten Lateral-Transistors (72') liegt und der Emitter (20) des zweiten Lateral-Transistors (72') zwischen dem Emitter (20') und dem Kollektor (2) des ersten Lateral-Translstors (72) liegt, und
daß jeweils eine Metallisierung (5 bzw. 5') vorgesehen ist, die den Emitter (3 bzw. 3') eines Vertikal-Transistors (71 bzw. TV) und den Emitter (20 bzw. 20') des nicht zum selben Transistorpaar (71, 72 bzw. TV, TT) gehörenden Lateral-Transistors (72' bzw. 72) kontaktiert und mit einem der beiden Anschlüsse (Λ/72 bzw. MTI) elektrisch verbunden ist, wobei die Metallisierung (5 bzw. 5') die die Basis (2 bzw. T) des Vertikal-Transistors (71 bzw. TV) und den Emitter (20 bzw. 20') des Lateral-Transistors (72' bzw. 72) bildenden Bereiche weitgehend bis über deren äußere Begrenzungen bedeckt.
3. Zweiweg-Thyristor nach
dadurch gekennzeichnet.
Anspruch 1 oder 2,
2. Zweiweg-Thyristor nach Anspruch 1, dadurch gekennzeichnet.
55
60
daß dotierte Widerstandsbereiche (22 bzw. 22') vorgesehen sind, die jeweils den Emitter (20 bzw. 20') eines Lateraltransistors (72' bzw. 72) mit dem Kollektor (2 bzw. T) des anderen Lateraltransistors (72 bzw. T) verbinden und
daß die Metallisierungen (5 bzw. 5') jeweils auch den zugehörigen dotierten Widerstandsbereich (22 bzw. 22') weltgehend bis über dessen äußere Begrenzung bedecken.
daß ein erster und zweiter Feldeffekttransistor (73, 73') vorgesehen ist,
daß der Kanal-Abschnitt des ersten bzw. zweiten Feldeffekttransistors (73 bzw. 73') in einem ersten bzw. zweiten weiteren Bereich (25 bzw. 25') angeordnet ist, der mit dem Emitter (20 bzw. 20') des zweiten bzw. ersten Lateraltransistors (72'bzw. 72) gemeinsam ist, jedoch einen höheren Widerstandswfrt aufweist,
daß die entgegengesetzt zu dem Kanal-Abschnitt dotierten Quellen- und Senken-Bereiche (35 bzw. 35') des ersten bzw. zweiten Feldeffekttransistors (73 bzw. 73') in dem ersten bzw. zweiten weiteren Bereich (25 bzw. 25') angeordnet sind,
daß einer der Quellen- und Senken-Bereiche (35 bzw. 35') des ersten bzw. zweiten Feldeffekttransistors (73 bzw. 73') mit dem Emitter (3 bzw. 3') und der andere der Quellen- und Senken-Bereiche (35 bzw. 35') des ersten bzw. zweiten Feldeffekttransistor (73 bzw. 73') mit der Basis (2 bzw. 2') des ersten bzw. zweiten Vertikaltransistors (71 bzw. TV) elektrisch verbunden sind, daß die Steuerelektrode (50 bzw. 50') des ersten bzw. zweiten Feldeffekttransistors (73 bzw. 73') mit der Metallisierung (5' bzw. 5), die den Emitter (3' bzw. 3) des zweiten bzw. ersten Vertikaitransistors (TV bzw. 71) kontaktiert, elektrisch verbunden und von der anderen Metallisierung (5 bzw. 5') vollständig umgeben ist.
Die Erfindung betrifft einen mit zwei Anschlüssen versehenen, optisch zündbaren, monolithischen Zweiweg-Thyristor gemäß Oberbegriff des Anspruches 1.
Ein derartiger gattungsgemäßer Zweiweg-Thyristor ist aus der FR-OS 23 25 187 bekannt. Dieser bekannte Zweiweg-Thyristor ist aus zwei, im wesentlichen getrennt zueinander angeordneten Vierschicht-Thyristoren in anti-paralleler Schaltung aufgebaut, von denen jeder aus einem Vertikal- und einem Lateraltransistor zusammengesetzt werden kann, wobei jedoch die Anordnung insbesondere der Lateral-Transistoren im Halbleitersubstrat eine unzureichende Durchschlagsfestigkeit aufweist.
Ausgehend von diesem Stand der Technik liegt der Ertmdung die Aufgabe zugrunde, einen Zweiweg-Thyristor gemäß Oberbegriff des Anspruches 1 dahingehend zu verbessern, daß an den Halbieiterübergängen eine hohe Durchschlagfestigkeit erreicht wird, so daß der Zweiweg-Thyristor auch bei hohen Betriebsspannungen, insbesondere als Nulldurchgangs-Schalter, verwendbar ist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im kennzeichnenden Teil des Anspruches 1 gelöst, Die bei der Erfindung realisierte »Verschachtelung« speziell der Lateral-Translstoren miteinander bietet die Möglichkeit, auf einer relativ kleinen Fläche eines Halbleitersubstrates den Zweiweg-Thyristor so vorzusehen, daß die jeweils kritischen Übergangsbereiche mit einer gemeinsamen auf dem Halbleitermaterial vorgesehenen Metallisierung versehen werden können. Die Metallisierung Ist dabei so vorgesehen, daß Ihre äußere Peripherie
im wesentlichen die äußeren Grenzen der kritischen Übergänge bildenden Bereiche überdeckt.
Die relativ großflächige Metallisierung erfolgt in zwei Bereichen, wobei jeder Bereich mit einem entsprechenden Anschluß für den Zweiweg-Thyristor elektrisch verbunden ist. Die »Verschachtelung« des Emitters des einen Lateral-Transistors jeweils zwischen dem Kollektor und dem Emitter des anderen Lateral-Transistors ermöglicht es, daß die auf etwa demselben Betriebspotential liegenden Bereiche der Basis des einen Vertikal-Transistors und des Emitters des anderen Lateral-Transistors auf relativ kleiner Fläche mit der gemeinsamen Metallisierung belegt werden können, wodurch deren Übergänge zum Substrat eine hohe Durchschlagsfestigkeit erhalten.
Zur Reduzierung der Ansprechempfindlichkeit können die einzelnen Thyristoren an ihren Vertikaltransistoren durch einen aus einem integrierten, dotierten Widerstandsbereich bestehenden Widerstand überbrückt sein. Des weiteren empfiehlt sich bei einer Ausbildung als Nulldurchgangs-Schalter, bei dem der jeweilige Vertikaltransistor des entsprechenden Thyristors mit einem Feldeffekttransistor überbrückt und der Steuerkon'.akt des ersten Feldeffekttransistors mit dem ersten Anschluß verbunden ist, diesen Steuerkontakt mit der zweiten Metallisierung zu umgeben. Analoges gilt für die Anordnung des Steuerkontaktes des zweiten Feldeffekttransistors.
Zwar zeigt die Druckschrift DE-OS 26 25 917 einen Nulldurchgangs-Schalter aus zwei antiparallel geschalteten Thyristoren, bei dem ein Feldeffekttransistor mit jedem Thyristor verbunden ist. Die gesamte Schaltung gibt jedoch keinerlei Anregung zu einer Verschachtelung der Lateral-Transistoren.
Das erfindungsgemäße Konzept der Verschachtelung und großflächigen Metallisierung auf relativ kleiner Fläche schafft damit einen Zweiweg-Thyristor mit hoher Durchbruchsfestigkeit, der speziell am Nulldurchgangspunkt optisch zündbar bzw. triggerbar ist. Neben diesen Vorteilen kann der Zweiweg-Thyristor aufgrund der speziellen Anordnung der Dotierungsbereiche auch bei einer Massenfertigung relativ einfach als integrierte Halbleiterschaltung monolithisch hergestellt werden. Um die Zündung des Zweiweg-Thyristors bei niedrigen Spannungen, insbesondere beim Nuildurchgang zu ermöglichen, kann zweckmäßigerweise zwischen der Steuerelektrade des Jeweiligen Thyristors un<* der Kathode ein MOS-FET geschaltet werden. Von den entsprechenden Source- und Drain-Kontakten des jeweiligen FET ist ein Kontakt zweckmäßigerweise elektrisch mit dem Emitter des zugeordneten Vertlkal-Transistors und der andere Kontakt mit der Basis dieses Transistors verbunden.
Die Erfindung wird nachstehend anhand schematischer Zeichnungen eines Ausführungsbeispiels noch näher erläutert. Es zeigt
Fig. 1 ein Schaltbild des Zweiweg-Thyristors;
Fig. 2 eine Draufsicht auf einen Thyristor des symmetrischen Zweiweg-Thyristors mit den Details der verschiedenen Bereiche unterschiedlicher Leitfähigkeit in dem halbleitenden Monolith;
Fig. 3 und 4 Schnitte gemäß der Fig. 2, welche weitere Details des Aufbaus der einzelnen Thyristoren zeigen; und
Fig. 5 eine Draufsicht auf den vollständigen monolithischen Zwelweg-Thyrlstor mit der Metallisierung.
Flg. I zeigt eine schematische Darstellung des lichtbetätigbaren Zweiweg-Thyristors, der als Nulldurchgangsschaiter arbeitet. Ein Transistor 7Ί bildet zusammen mit Tl bzw. ein Transistor TV zusammen mit TT.' zwei Thyristoren in antiparaHeler Schaltung. Die Widerslande RB und RB' überbrücken die Transistoren Tl bzw. Tl'. um die Ansprechempfindlichkeit jedes der Thyristoren zu reduzieren und eine Triggerung durch ungewünschte Signale zu unterbinden. Die Transistoren Ti und TZ' überbrücken ebenfalls die Transistoren 7"1 bzw. Tl'; diese Transistoren Ti und Ti' sind vorzugsweise verstärkte Feldeffekt-Transistoren in MOS-Technik, die nichtleitend sind, wenn die Spannung an den Anschlüssen MTI und MTI Null iss. Die Transistoren Ti und Γ3' werden aber leitend, wenn die Spannung an den Anschlüssen Λ/Γ1 und MT2 oberhalb der Ansprechspannung der Feldeffekt-Transistoren Ti und Ti' liegt. Ein begrüßenswerter Effekt der Anwendung von MOS-Feldeffekt-Transistoren in dieser Schaltung ist die Tatsache, daß ihre Steueranschlüsse schwache Beträge von Strom ziehen, wodurch zwischen den Klemmen MTI und MTI ein sehr kleiner Strom fließt, wenn der Schalter geöffnet is*. Die in Fig. 1 dargestellte LED-Diode ist herkömmlicher Art und dient als Photonenquelle, die mit den bipolaren Transistoren zus·, ;-.menarbeiten und die Einschaltung der Thyristoren bewirkt. Durch bekannte Techniken kann die LED-Diode in der gleichen Verkapselung aufgenommen werden wie der Zweiweg-Thyristor.
Wo e< nicht erforderlich ist. daß der im Sinne eines einfachen Triggers funktionierende Zweiweg-Thyristor der Fig. 1 einen wesentlichen Strom schaltet bzw. führt, sind die Transistoren Tl und TT üblicherweise als Lateral-Transistoren aufgeführt.
Wenn diese Lateral-Transistoren sowohl für ihre Emitter-Basis-Strecke als auch für ihre Kollektor-Basis-Strecke eine wesentliche Sperrspannungs-Fähigkeit aufweisen, ist die Spsrrfunktion des Zweiwege-Thyristors der Fig. 1 gewährleistet, wenn die Kollektoren von Tl und TV direkt untereinander verbunden sind.
Da die Kollektoren von T\ und TV direkt mit der Basis von Tl bzw. Tl' verbunden sind, kann der Zweiweg-Thyristor in einem Monolithen eines Halble:;ermaterials eines Leitfähigkeits-Typs hergestellt werden, wobei das Halbleitermaterial zugleich als Basis der beiden Laiiiral-Transistoren und als Kollektor der beiden V'ertikal-Transistoren dient.
Die Transistoren Ti und Ti' haben den gleichen Kanal-Leitfähigkeits-Typ wie die Basen der Transistoren Tl und TT. Somit können die Transistoren Ti und Ti' durch Bildung von Bereichen vom entgegengesetzten Leitfähigkeits-Typ in dem gemeinsamen Substrat ausgeführt werden, solange die Sperrfähigkeit dieser Bereiche für die gewünschte Anwendungsart hoch genug ist. Natürlich muß auch die Steuer-Durchbruchs-Festigkeit der Transistoren Ti, Ti' mindestens gleich der erwarteten Spitzenspannungsdifferenz sein oder z. B. etwa 200 Volt betragen, wenn die Vorrichtung am Netz arbeiten soll.
Fig. 2 ist eine Diaufsich; auf eine Hälfte der integrierten Zweiweg-Thyristor-Schaltung und zeigt speziell die verschiedenen Halbleiter-Bereiche, welche zur Ausführung der Schaltung der Fig. 1 in monolithischer Form notwendig sind. Die vollständige Zweiweg-Thyristor-Schaltung ist symmetrisch bezüglich der an der Oberkante der Figur gezeigten Mittellinie. Die Fig. 3 und 4 sind Querschnitte gemäß Fig. 2 und zeigen, mit welchen Eigenschaften die verschiedenen Bereiche ausführbar sind. Der Eindeutigkeit wegen soll jedem Bereich in diesen Figuren ein bestimmter Leitl'ähigkeits-Typ zugeordnet werden. Die Leitlähigkeils-Typen können auch umgekehrt werden, wobei die gleiche Wirkungsweise
erreicht wird.
Der Bereich 1 des Substrates 100 ist vorzugsweise vom N-Leitlähigkeils-Typ mit einem Wlderstandswerl im Bereich von I bis 100 Ohm-Zentimeter zur Erzielung der gewünschten Sperrspannung. Der Bereich 2 kann durch übliche Techniken hergestellt werden, um in einem Teilabschnitt des Substrates 100 einen Basis-Bereich zu bilden. Der Bereich 3 ist ebenfalls durch übliche Techniken hergestellt, um in einem Teilabschnitt des Bereiches 2 einen N-Typ Emitter-Bereich zu bilden. Der somit in gebildete NPN-Veriikal-Transistor stellt den in Γ ig. I schematisch als 7 1 gezeigten bipolaren Transistor dar. Der P-Typ Bereich 20 wird vorzugsweise zugleich mit dem Bereich 2 gebildet und dient als limitier des bipolaren Lateral-Transistors 7'2'. Der P-Typ Bereich 2 dient ebenfalls als Kollektor für den externen Lateral-Transistor Tl. Der P-Typ Bereich 22. welcher die P-Typ-Bereiche 2 und 20 verbindet, bewirkt den Widerstand RH, »■nUkAr ^iIa üocic liCS Triif!S!StOrS 7 1 ΠΙ!' ''ΡΓΠ Ϊ* niittpr ΗΛς Transistors TT verbindet. Der Widerstand RH liegt im Bereich von 50 k< > bis 300 k<>.
Der Emitter von TT ist auch gemeinsam mit dem P-' Typ-Bereich 25 gebildet, welcher als Kanal-Abschnitt für den Transistor 7 3 vom N-Kanal-MOS-Typ dient. Der P-Typ-Bereich 25 ist typischerweise von höherem Widerstandswert als die Bereiche 2 oder 20, um eine geeignete Spannungsschwelle für den Transistor 7"3 zu bilden, wodurch das Zünden der 7"l-7'2-Kombination unterbunden wird.
Zwei N-Typ-Bereiche 35 dienen als Quelle und Senke des MOS-Transistors 3. Diese Bereiche 35 werden zweckniäßigerweise gleichzeitig mit dem Emitter-Bereich 3 gebildet. Eine Isolierschicht 4, welche typischerweise ein Oxid ist, dient sowohl als Steueranschluß-Isolator des Transistors T3 als auch zur Isolierung für die Verbindungs-Metallisierung der Schaltung, die im Zusammenhang mit Fig. 5 noch ausführlicher beschrieben wird. Zur Erzielung einer hohen Spannungsfestigkeit ist die Isolierschicht 4 in dem Abschnitt zwischen Quelle und Senke 35 etwas dicker als der I00-nm-Wert für MOS-Transistoren. Die Isolierschicht kann sogar dicker als die übrigen Bereiche der Schaltung sein. Wie aus den Fig. 2, 3 und 4 zu sehen ist. sind die gestrichelten Bereiche 23. 24. 26. 27 und 28 innerhalb der Bereiche 2, 3, 20 und 35 Öffnungen in der Isolierschicht, welche die Verbindungen mit den einzelnen halbleitenden Bereichen ermöglichen.
Fig. 5 ist eine Draufsicht der vervollständigten Zweiweg-Thyristor-Schaltung und zeigt beide Hälften der Schaltung mit deraufgebrachten Verbindungs-Metallisierung. Die Metallierung hat auch ausgenommene Bereiche, welche eine externe Verbindung mit dem monolithischen Element, gestatten. Das heißt die Bereiche 50 erlauben die Verbindung mit den Steuerelektroden der Transistoren 3, wobei die Steuerelektroden die Vor-Sprünge an den Bereichen 50 sind. Die metallisierten Bereiche 5 umgeben vollständig die Steuerelektroden bzw. die Bereiche 50 und bedecken die äußeren Begrenzungen der größeren P-Bereiche der Schaltung.
Somit ist der hohe Spannungen blockierende Übergang zumeist vollständig mft einem Leitermaterial bedeckt, das das Feld verteilt und somit die Sperrspannung der Schaltung steigert. Die externen Hauptanschlüsse MTI und W7"2 können durch Anbringen von Leitern an die beiden Bereiche 5 bzw. 5' realisiert werden. Diese externen Anschlüsse sind auch mit den zur Verbindung der Steuerelektroden verwendeten Bereichen 50 bzw. 50' verbunden, wodurch sie elektrisch mit der peripheren Metallisierung 57 des Substrates oder mit der geeigneten, entgegengesetzten Hauptanschluß-Metallisierung in Verbindung stehen.
Die Emitter-Bereiche der PNP-Lateral-Transistoren sind von ihren Kollektor-Bereichen durch den anderen Emitter-Bereich des weiteren PNP-Lateral-Transistors getrennt. Durch die Gestaltung der Emitter-Bereiche der PNP-T ransistoren in dieser Konfiguration ist es möglich, alle P-Bereiche, welche auf ungefähr dem gleichen Arbeitspotential liegen, mit dem gleichen Bereich der Metallisierung der Schaltung zu überdecken. Die Verbindungs-Metallisierung 5 für den Hauptanschluß ist auch mit der Quelle des Transistors 3 verbunden. Die Metallisierung 55 verbindet die Senke des Transistors 3 mit der Basis des NPN-Vertikal-Transistors I.
Aus Fig. 5 ergibt sich, daß nicht alle der durch die Bereiche 2 und 20 zusammen mit dem Bereich I vom entgegengesetzten Leitfähigkeits-Typ gebildeten Sperruhprgänpo rliirrh die Metallisierung der Schaltung überdeckt sind.
Insbesondere gibt es Bereiche zwischen der Metallisierung 5 und der Metallisierung 55, welche nicht überdeckt sind. Da sich aber die Sperrschichten in diesen Bereichen mit einem relativ schmalen Abstand gegenüberliegen, schließt die Verarmung auf beiden Selten und der Umstand, daü die Metallisierung 5 und 55 immer auf ungefähr dem gleichen Potential liegen und das Oberflächenpof 'ntial der Isolierschicht 4 auszugleichen tendieren, einen vorzeitigen Durchbruch der Übergänge in diesen Bereichen aus.
Ein Einweg-ThyrJstor bzw. eine »halbierte« Schaltung kann durch Bildung von zwei Bereichen des zweiten Leitfähigkeits-Typs in einem Substrat vom ersten Leitfähigkeits-Typ, durch Bildung eines bipolaren V'ertikal-Transistors und eines MOS-Transistors in einem der beiden Bereiche und durch Verbinden der Steuerelektrode des MOS-Transistors mit dem Substrat erzeugt werden. Eine solche Konfiguration kann die Sperrspannung in bezug auf die in der vorausgehenden Beschreibung dargelegten Ausgestaltungen, bei welchen die Steuerelektrode des MOS-Transistors mit einem Bereich des zweiten Leitfähigkeits-Typs verbunden ist, beeinflussen. Diese Konfiguration hat aber den Vorteil eines einfacheren Verfahrens. Die Funktion der Überbrückungs-Widerstände RB kann mit dem MOS-Transistor durch Ausgestaltung des Transistors als Verarmungs-Typ verschmelzen. Hierbei kann ein geringer Strom zwischen Quelle und Senke fließen, um die Spannung der Steuerelektrode auf Null zu legen. Die Hochspannungs-Sperreigenschaft kann jedoch unabhängig von der Eigenschaft des Schalters beim Nulldurchgang benutzt werden.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor mit einem ersten Paar von miteinander gekoppelten bipolaren Transistoren (71, 72), gebildet von einem ersten Vertikal-Transistor (7Ί) mit einem Emitter (3), einer Basis (2) und einem Kollektor (1) sowie einem ersten Lateral-Transistor (72) mit einem Emitter (20'), einer Basis (1) und einem Kollektor (2) und mit eiDem zweiten Paar von miteinander gekoppelten bipolaren Transistoren (TV, T2'), gebildet von einem zweiten Vertikal-Transistor (Π') mit einem Emitter (3'), einer Basis (2f) und einem Kollektor (1) sowie einem zweiten Lateral-Transistor (7~2') mit einem Emitter (20), einer Basis (1) und einem Kollektor (2'), wobei die beiden Transistorpaare jeweils einen Thyristor bilden und anti-pars! IeI zueinander angeordnet sind, so daß der Emitter<2) des ersten Vertikal-Transistors (Tl) mit dem Emitter (20) des zweiten Lateral-Transistors (72') und der Emitter (3') des zweiten Vertikal-Transistors (TV) mit dem Emitter(20') des ersten Lateral-Transistors (TT) verbunden sind, wobei jeder Lateral-Transistor (Tl, TT) jeweils einen Basisbereich (1) bzw. einen Kollektorbereich (2, 2') besitzt, der mit dem Kollektorbereich (1) bzw. dem Basisbereich (2, T) des jeweils im Paar mit ihm gekoppelten Vertikal-Transistors (Tl, TV) gemeinsam ist, und wobei die Kollektoren (η der Vertikal-Transistoren (71, TV) in einem gemeinsamen Halbleiter-Bereich (1) liegen, dadurch gekennzeichnet.
DE19792922926 1978-06-16 1979-06-06 Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor Expired DE2922926C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US91631978A 1978-06-16 1978-06-16

Publications (2)

Publication Number Publication Date
DE2922926A1 DE2922926A1 (de) 1979-12-20
DE2922926C2 true DE2922926C2 (de) 1986-05-07

Family

ID=25437060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792922926 Expired DE2922926C2 (de) 1978-06-16 1979-06-06 Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor

Country Status (4)

Country Link
JP (1) JPS553694A (de)
DE (1) DE2922926C2 (de)
FR (1) FR2434486A1 (de)
NL (1) NL185742C (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400711A (en) * 1981-03-31 1983-08-23 Rca Corporation Integrated circuit protection device
JPS58105572A (ja) * 1981-12-18 1983-06-23 Sanken Electric Co Ltd ゼロクロス光サイリスタ
US4535251A (en) * 1982-12-21 1985-08-13 International Rectifier Corporation A.C. Solid state relay circuit and structure
JP2633585B2 (ja) * 1987-10-16 1997-07-23 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1546890A (fr) * 1966-11-30 1968-11-22 Philips Nv Circuit de relais électronique
US3832732A (en) * 1973-01-11 1974-08-27 Westinghouse Electric Corp Light-activated lateral thyristor and ac switch
GB1432697A (en) * 1973-05-04 1976-04-22 Standard Telephones Cables Ltd Optically coupled semiconductive switching devices
US4001866A (en) * 1974-08-22 1977-01-04 Dionics, Inc. Monolithic, junction isolated photrac
SE392783B (sv) * 1975-06-19 1977-04-18 Asea Ab Halvledaranordning innefattande en tyristor och en felteffekttransistordel

Also Published As

Publication number Publication date
FR2434486B1 (de) 1984-09-07
JPS553694A (en) 1980-01-11
JPS6123666B2 (de) 1986-06-06
FR2434486A1 (fr) 1980-03-21
NL7904684A (nl) 1979-12-18
NL185742C (nl) 1990-07-02
DE2922926A1 (de) 1979-12-20

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2947669A1 (de) Pnpn-halbleiterschalter
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE2554612A1 (de) Integrierte halbleiterschaltung
DE3337156C2 (de)
DE2531249A1 (de) Vielschicht-thyristor
DE2054863A1 (de) Spannungsverstärker
DE2922926C2 (de) Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor
DE3142644A1 (de) Halbleiteranordnung
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE2852200A1 (de) Integrierte logische schaltung
DE19810338A1 (de) Leistungshalbleiterbauteil
DE2539967C2 (de) Logikgrundschaltung
DE3609629A1 (de) Integrierte elektronische schaltung zum ansteuern von induktiven lasten
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE2855816A1 (de) Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode
DE2046053A1 (de) Integrierte Schaltung
DE1803032A1 (de) Steuerbares Halbleiterbauelement
DE2835143A1 (de) Thyristor
DE3615049C2 (de) Integrierte Widerstandsanordnung mit Schutzelement gegen Verpolung und Über- bzw. Unterspannung
DE2718644C2 (de) Monolithisch&#39; integrierte Halbleiterdiodenanordnung und deren Verwendung als Gehörschutzgleichrichter
DE3333242C2 (de) Monolithisch integrierter Halbleiterschaltkreis
DE2012173C (de) Monolithisch integrierbare Schaltung zum Schalten eines vierschichtigen Halbleiterelementes

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)