DE2835143A1 - Thyristor - Google Patents
ThyristorInfo
- Publication number
- DE2835143A1 DE2835143A1 DE19782835143 DE2835143A DE2835143A1 DE 2835143 A1 DE2835143 A1 DE 2835143A1 DE 19782835143 DE19782835143 DE 19782835143 DE 2835143 A DE2835143 A DE 2835143A DE 2835143 A1 DE2835143 A1 DE 2835143A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- semiconductor region
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010276 construction Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012799 electrically-conductive coating Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
- Thyristor
- Die Erfindung bezieht sich auf einen Thyristor nach dem Oberbegriff des Patentanspruchs 1.
- Ein solcher Thyristor ist beispielsweise in dem Buch von R. Müller Bauelemente der Halbleiter-Elektronik", Springer-Verlag, Berlin 1973, auf den Seiten 158 bis 166 beschrieben.
- Bei den bekannten Thyristoren dieser Art steht die Steuerelektrode mit einem der beiden weiteren Halbleitergebiete unmittelbar in Kontakt. Dabei ergibt sich ein solch niedriger Eingangswiderstand an der Steuerelektrode, daß über diese Steuerströme von 10 mA oder mehr zugeführt werden müssen, um eine Zündung des Thyristors zu erreichen.
- Der Erfindung liegt die Aufgabe zugrunde, Thyristoren der eingangs genannten Art so zu verbessern, daß sie mit möglichst niedrigen Steuerleistungen gezündet werden kö#nnen. Dies wird gemäß der Erfindung durch die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Maßnahmen erreicht.
- Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß sich ein einfach aufgebautes, in einfacher Weise in eine Halbleiterschicht integrierbares Bauelement ergibt, das mit besonders niedrigen Steuerleistungen gezündet wird und auf einer kleinen Halbleiterfläche plaziert werden kann.
- Aus der Zeitschrift "Electronic design" vom 15.2.78, (Band 4), Seiten 32 ff ist eine Funf-Schichten-Triac-Struktur bekannt, die aus zwei in eine Halbleiterschicht integrierten DMOS-Transistoren mit einem gemeinsamen Draingebiet aufgebaut ist. Die diffundierten Kanalzonen beider Transistoren sind mit Gateoxidbereichen abgedeckt, über denen ein gemeinsames Kontrollgate plaziert ist. Während das gemeinsame Draingebiet keinen äußeren Anschluß aufweist, sind das Sourcegebiet und die diffundierte Kanalzone des einen Transistors jeweils mit einem Kathodenanschluß, das Sourcegebiet und die diffundierte Kanalzone des anderen Thyristors jeweils mit einem Anodenanschluß versehen. Bei einer Ansteuerung des Triac über das isoliert angeordnete gemeinsame Kontrollgate ist nur- eine Steuerleistung von wenigen pW erforderlich.
- Es handelt sich jedoch bei dieser Struktur um ein mit einer komplizierten Ansteuerung versehenes, aus mehreren Bauelementen funktionell integriertes Gebilde, das mit einem Thyristor nach der Erfindung nicht vergleichbar ist.
- Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt: Fig. 1 die schematische Darstellung eines n-Kanal-Thyristors nach der Erfindung, Fig. 2 die schematische Darstellung eines p-Kanal-Thyristors nach der Erfindung, Fig. 3 ein erstes Ausführungsbeispiel eines Thyristors nach Fig. 1, und Fig. 4 ein zweites Ausführungsbeispiel eines Thyristors nach Fig. 1.
- In Fig. 1 ist eine Vier-Schichten-Halbleiterstruktur dargestellt, deren einzelne Schichten 1 bis 4 jeweils aus p+-, n-, p- und n+- dotiertem Halbleitermaterial, z.B. Silizium, bestehen. Das Gebiet 1 ist mit einer ersten endseitigen Elektrode versehen, das Gebiet 4 mit einer zweiten endseitigen Elektrode, wobei diese jeweils mit dem Anoden- und Kathodenanschluß A und K des Thyristors verbunden sind. Das p-dotierte Gebiet 3 ist mit einer dünnen Isolierschicht 5, z.B. aus SiO2, bedeckt, auf der ein aus einer elektrisch leitenden Beschichtung gebildetes und mit einem Steueranschluß G verbundenes Gate 6 angeordnet ist. Das Gate 6 kann entweder aus Metall, z.B. Al, bestehen oder aus hochdotiertem, polykristallinen Silizium.
- An die Anschlüsse A und K ist ein Stromkreis 7 geschaltet, der eine Spannungsquelle 8 und einen Lastwiderstand 9 enthält. Dabei ist der positive Pol der Spannungsquelle 8 mit dem Anodenanschluß A verbunden. Ein an den Kathodenanschluß K und den St eueran schluß G G angeschlossener Steuerstromkreis 10 weist eine Steuerspannungsquelle 11 und einen Umschalter 12 auf.
- Wenn die von 11 erzeugte, positive, oberhalb des Wertes der Einsatz spannung liegende Steuerspannung über den Umschalter 12 in seiner nicht gezeichneten Schaltstellung an den Anschluß G gelegt wird, so entsteht in dem Gebiet 3 eine Raumladungszone 12, innerhalb welcher sich an der Grenzfläche zur Isolierschicht 5 eine Inversionsrand -schicht 13 bildet. Nach dem Aufbau dieser einen n-leitenden Kanal zwischen den Gebieten 2 und 4 darstellenden Inversionsrandschicht zündet der Thyristor und der zwischen den Anschlüssen A und K fließende Strom schließt den Stromkreis 7. Beim Umlegen des Umschalters 12 in seine gezeichnete Schaltstellung bleibt dieser Strom bestehen.
- Erst wenn der Strom einen relativ kleinen Haltewert unterschreitet, wird der Thyristor blockiert und der Stromkreis 7 unterbrochen. Die vorstehend beschriebene Zündung des Thyristors erfolgt nach dem Prinzip der Anreicherung (enhancement) der Randzone des Gebietes 3 mit negativen beweglichen Ladungsträgern.
- Falls die Isolierschicht 5 im Bereich ihrer Grenzfläche gegenüber dem Gebiet 3 positive Grenzflächenladungen aufweist, entstehen die Raumladungszone 12 und die Inversionsrandschicht 13 in der gezeichneten Stellung des Umschalters 12, in der G auf dem Potential von K liegt.
- Führt man unter Umpolung der gezeichneten Spannungsquelle 11 eine negative Steuerspannung über den Umschalter 12 in seiner nicht gezeichneten Schaltstellung dem Steueranschluß G zu, so wird die Wirkung der Grenzflächenladungen aufgehoben und der Aufbau der Raumladungszone 12 und der Inversionsrandschicht 13 verhindert, so daß der Thyristor nicht zünden kann. Erst wenn der Umschalter 12 umgeschaltet wird und die Steuerspannung von G abschaltet, tritt die Zündung ein. Hierbei kann man von einer Zündung nach dem Prinzip der Ladungsträgerverarmung (depletion) sprechen, bei dem die Ladungsträgerdichte einer ohne angelegte Steuerspannung bestehenden Inversionsrandschicht durch das Anschalten der Steuerspannung stark verringert wird.
- Während es sich bei Fig. 1 um einen n-Kanal-Thyristor handelt, zeigt Fig. 2 eine p-Kanal-Ausführung. Dabei ist das Gate 6 auf einer dünnen Isolierschicht angeordnet, die die Oberfläche des n-dotierten Gebietes 2 bedeckt. Der Thyristor zündet bei Zuführung einer negativen, von der Spannungsquelle 11 erzeugten Steuerspannung über den Schalter 12 nach dem bereits beschriebenen Anreicherungs(enhancement)-Prinzip, wobei sich eine aus positiven Ladungsträgern bestehende Inversionsrandschicht 13 bildet. Bestehen negative Grenzflächenladungen in der Isolierschicht 5, so kann andererseits eine hierdurch hervorgerufene Inversionsrandschicht 13 durch Zuführen einer positiven Steuerspannung über den Schalter 12 am Entstehen gehindert werden, so daß erst dann, wenn der Schalter 12 umschaltet und die Steuerspannung abschaltet, der Aufbau der Inversionsrandschicht 13 vollzogen und der Zündvorgang eingeleitet wird. Bei einem solchen Zündvorgang wird dann wieder von dem Prinzip der Ladungsträgerverarmung(depletion) Gebrauch gemacht.
- In Fig. 3 ist eine bevorzugte Ausführungsform eines Thyristors nach Fig. 1 dargestellt. Zur Herstellung derselben wird in einer n-dotierten Halbleiterschicht 14 das p-dotierte Gebiet 15 und innerhalb dieses Gebietes das n+-dotierte Gebiet 16 erzeugt, was in jeweils getrennten Dotierungsschritten geschieht, insbesondere mittels zweier aufeinanderfolgender Diffusionsvorgänge.
- Dabei ist das Gebiet 16 an allen nicht zugleich die Oberfläche der Halbleiterschicht 14 darstellenden Teilen seiner Begrenzungsfläche von dem Gebiet 15 umgeben.
- Ein dritter Dotierungsschritt ergibt dann das p+ -dotierte Gebiet 17, dessen Begrenzungsfläche gegenüber der Halbleiterschicht 14 einen pn-Übergang bildet. Eine die Halbleiterschicht-14 bedeckende Isolierschicht 18 wird oberhalb des Gebietes 15 mit einer Öffnung versehen, die dann mit einer dünnen, die Gateisolierung darstellenden Isolierschicht 19 wieder abgedeckt wird.
- Sodann werden weitere Öffnungen;20 und 21 in der Isolierschicht 18 vorgesehen, die oberhalb der Gebiete 16 und 17 liegen. Mittels fotolithographischer Schritte werden leitende Belegungen 22 bis 24 erzeugt, von denen die Belegungen ?2 und 24 jeweils die Gebiete 17 und 16 kontaktieren und mit den Anschlüssen A und K leitend verbunden werden, während die Belegung 23 ein durch die Gateisolation 19 von dem Halbleitergebiet 15 getrenntes Gate darstellt und an den Anschluß G geführt wird.
- Somit entsprechen die Halbleitergebiete 17, 14, 15 und 16 jeweils den Gebieten 1, 2, 3 und 4 von Fig.1. Als mögliche Dotierungswerte können für die Schicht 14 und die Gebiete 15, 16 und 17 jeweils Stö.rstellen#onzentrationen von 1014cm#3, 1015cm#3, 1O16cm#3 und 10 cm angegeben werden.
- Falls eine Isolation des Thyristors nach Fig. 3 gegenüber anderen auf demselben chip angeordneten Bauelementen erforderlich ist, kann so vorgegangen werden, daß die Halbleiterschicht 14 als eine n-leitende Epitaxialschicht ausgebildet wird, die auf einem p-leitenden Halbleitersubstrat 25 aufgewachsen ist. Dazu kommt dann noch eine ebenfalls p-dotierte randseitige Zone 26, die sich von der Oberfläche der Halbleiterschicht 14 bis zur Grenzfläche gegenüber dem Substrat 25 erstreckt.
- Andererseits kann der Thyristor auch mittels einer an sich bekannten randseitigen Oxidisolation funktionell von anderen Bauelementen getrennt werden.
- Fig. 4 zeigt eine andere Ausführungsform des Thyristors nach Fig. 1, bei der von einer n-dotierten Halbleiterschicht 27 ausgegangen wird, in~der ein p-dotiertes Gebiet 28 vorgesehen ist. Innerhalb dieses Gebietes 28 wird dann wieder ein n-dotiertes Gebiet 29 erzeugt, in dem schließlich ein p+-dotiertes Gebiet 30 vorgesehen ist. Dabei ist das Gebiet 30 an allen Teilen seiner Grenzfläche, die nicht zugleich Teile der Oberfläche der Halbleiterschicht 27 darstellen, von dem Gebiet 29 umgeben. Das Gebiet 29 ist an allen Teilen seiner Grenzfläche, die nicht zugleich Teile der Oberfläche der Halbleiterschicht 27 darstellen oder zur Abgrenzung gegenüber dem Gebiet 30 dien sohn dem Gebiet 28 umgeben. Die Gebiete 28 bis 30 werden mittels getrennter Dotierungsschritte erzeugt, insbesondere durch Diffusionsvorgange. In einer die Halbleiterschicht 27 abdeckenden Isolierschicht 31 wird dann oberhalb des Gebietes 28 eine Öffnung vorgesehen, die durch eine dünne Isolierschicht geschlossen wird. Letztere stellt dann eine Gateisolation 32 dar. Weitere Öffnungen 33, 34 werden oberhä#des Gebietes 30 und über einem außerhalb des Gebietes 28 liegenden Teilbereich der Halbleiterschicht 27 vorgesehen. Leitende Belegungen 35 bis 37 werden dann in den Öffnungen 34 und 35 und oberhalb der Gateisolation 32 plaziert und jeweils mit den Anschlüssen A, G und K verbunden. Als mögliche Dotierungswerte können für die Schicht 27 und die Gebiete 28, 29 und 30 jeweils Störstellenkonzentrationen von 1014cm 3, 1015cm 3, 1016cm 3 und 1017cm 3angegeben werden.
- Es ist zweckmäßig, einen die Belegung 37kontaktierenden Teilbereich der Halbleiterschicht 27 als eine ntdotierte Anschlußzone 38 auszubilden. Weiterhin kann der unterhalb der gestrichelten Linie 39 liegende Teil der Schicht 27n+-dotiert sein, um den Bahnwiderstand des Thyristors zu verkleinern. Eine gute pn-Isolation wird wieder durch die Teile 25 und 26 erreicht, die bereits anhand der Fig. 3 beschrieben worden sind.
- Bei einer Realisierung des p-Kanal-Thyristors nach Fig. 2 kann von den in den Fig. 3 und 4 gezeigten Strukturen ausgegangen werden. In Fig. 3 wird dann von einer p-dotierten Halbleiterschicht 14 ausgegangen, wobei sich die Dotierungen der Gebiete 15 bis 17 umkehren und die Bezeichnungen der Anschlüsse A und K miteinander vertauscht werden. In Fig. 4 sind die Halbleiterschicht 27 dann p-dotiert, die Gebiete 28, 29 und 30 und 38 jeweils n-, p-, n+- und p+-dotiert und die Bezeichnungen der Anschlüsse A und K miteinander vertauscht.
- 8 Patentansprüche 4 Figuren
Claims (8)
- Patentansprfiche 1 Thyristor, bei den zwei dotierte Halbleitergebiete unterschiedlichen Leitfähigkeitstyps mit jeweils einer endseitigen Elektrode versehen sind, bei dem zwischen diesen Gebieten zwei weitere dotierte Halbleitergebiete unterschiedlichen Leitfähigkeitstyps so angeordnet sind, daß zwischen den endseitigen Elektroden eine Vierschicht-Struktur mit alternierenden Leitfähigkeiten gebildet wird und bei dem eines der weiteren Halbleitergebiete unter dem Einfluß einer über einen Steueranschluß zugeführten anschaltbaren Steuergröße steht, die einen S'tromfluß zwischen den endseitigen Elektroden hervorruft, d a d u r c h g e k e n n z e i c h n e t, daß der eine Steuerspannung zuführende Steueranschluß (G) mit einem Gate (6) verbunden ist, das durch eine dünne Isolierschicht (5) von dem einen weiteren Halbleitergebiet (5) getrennt ist.
- 2. Thyristor nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß das mit der ersten endseitigegen Elektrode (K) versehene Halbleitergebiet (16) derart in eine Halbleiterschicht (14) integriert ist, daß es an allen nicht zugleich die Oberfläche der Halbleiterschicht (14) darstellenden Teilen seiner Begrenzungsflache vondem ersten weiteren Halbleitergebiet (15) umgeben ist und daß das mit der zweiten endseitigen Elektrode (A) versehene Halbleitergebiet (17) mit einem Teil seiner Begrenzungsfläche gleichzeitig einen Teil der Grenzfläche der Halbleiterschicht (14) darstellt, während der übrige Teil seiner Begrenzungsfläche einen pn-Übergang zu der Halbleiterschicht (14) darstellt, welche das zweite weitere Halbleitergebiet (2) bildet.
- 3. Thyristor nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß das mit der einen endseitigen Elektrode (A) versehene Halbleitergebiet (30) derart in eine Halbleiterschicht (27) integriert ist, daß es an allen nicht zugleich die Oberfläche der Halbleiterschicht (27) darstellenden Teilen seiner Begrenzungsfläche von dem ersten weiteren Halbleitergebiet (29) umgeben ist, daß das letztere an allen nicht zugleich die Oberfläche der Halbleiterschicht (27) bildenden oder die Begrenzung zu dem mit der einen endseitigen Elektrode (A) versehenen Halbleitergebiet (30) darstellenden Teilen seiner Begrenzungsfläche von dem zweiten weiteren Halbleitergebiet (28) umgeben ist und daß das mit der anderen endseitigen Elektrode (K) versehene Halbleitergebiet durch die Halbleiterschicht (27) selbst gebildet wird.
- 4. Thyristor nach Anspruch 3, d a d u r c h g e k e n nz e i c h n e t, daß der die endseitige Elektrode (K) tragende Teilbereich der Halbleiterschicht (27) als ein mit einer höheren Dotierung versehenes Anschlußgebiet (38) ausgebildet ist.
- 5. Thyristor nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß der Steueranschluß (G) mit einer anschaltbaren Steuerspannungsquelle (11) verbunden ist, die eine das eine der beiden weiteren Halbleitergebiete (2,3) invertierende Steuerspannung erzeugt.
- 6. Thyristor nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß der Steueranschluß (G) mit einer anschaltbaren Steuerspannungsquelle (11) verbunden ist, die eine Steuerspannung erzeugt, welche eine unter dem Einfluß von in der dünnen Isolierschicht (5) an der Grenzfläche zu einem der beiden weiteren Halbleitergebiete (2,3) vorhandenen Grenzflächenladungen in diesem weiteren Halbleitergebiet (2,3) aufgebaute Ihversionsrandschicht beseitigt.
- 7. Thyristor nach einem der Ansprüche 2 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß die Halbleiterschicht (14, 27) als eine Epitaxialschicht ausgebildet ist, die auf einem zu ihr entgegengesetzt dotierten Halbleitersubstrat (25) aufgebracht ist.
- 8. Thyristor nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß er von einer den gleichen Leitfähigkeitstyp wie das Substrat (25) aufweisenden, sich von der Oberfläche der Halbleiterschicht (14, 27) bis zur Grenzfläche zwischen der Halbleiterschicht und dem Substrat (25) erstreckenden, randseitigen Zone (26) umgeben ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782835143 DE2835143A1 (de) | 1978-08-10 | 1978-08-10 | Thyristor |
JP10213779A JPS5526698A (en) | 1978-08-10 | 1979-08-10 | Thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782835143 DE2835143A1 (de) | 1978-08-10 | 1978-08-10 | Thyristor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2835143A1 true DE2835143A1 (de) | 1980-03-13 |
Family
ID=6046740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782835143 Withdrawn DE2835143A1 (de) | 1978-08-10 | 1978-08-10 | Thyristor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5526698A (de) |
DE (1) | DE2835143A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041035A1 (de) * | 1980-10-31 | 1982-06-09 | Wolfgang Dipl.-Ing. 1000 Berlin Krautschneider | Durch feldeffekt aus- und einschaltbare halbleitervierschichtstruktur |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57208176A (en) * | 1981-06-17 | 1982-12-21 | Nec Corp | Semiconductor negative resistance element |
JPS57208177A (en) * | 1981-06-17 | 1982-12-21 | Nec Corp | Semiconductor negative resistance element |
JPS59211271A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | 半導体装置 |
JPS6188563A (ja) * | 1984-10-08 | 1986-05-06 | Toshiba Corp | 半導体スイツチ |
US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
US7655973B2 (en) * | 2005-10-31 | 2010-02-02 | Micron Technology, Inc. | Recessed channel negative differential resistance-based memory cell |
-
1978
- 1978-08-10 DE DE19782835143 patent/DE2835143A1/de not_active Withdrawn
-
1979
- 1979-08-10 JP JP10213779A patent/JPS5526698A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041035A1 (de) * | 1980-10-31 | 1982-06-09 | Wolfgang Dipl.-Ing. 1000 Berlin Krautschneider | Durch feldeffekt aus- und einschaltbare halbleitervierschichtstruktur |
Also Published As
Publication number | Publication date |
---|---|
JPS5526698A (en) | 1980-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE19704995A1 (de) | Integrierte Hochspannungs-Leistungsschaltung | |
DE1238574B (de) | Steuerbares und schaltbares Halbleiterbauelement | |
EP0099897B1 (de) | Darlington-transistorschaltung | |
DE1489894B2 (de) | In zwei richtungen schaltbares halbleiterbauelement | |
DE3401407A1 (de) | Halbleitervorrichtung | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
DE1514855B2 (de) | Halbleitervorrichtung | |
DE2835143A1 (de) | Thyristor | |
DE2149039C2 (de) | Halbleiterbauelement | |
DE4228832A1 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE7141390U (de) | Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen | |
DE2915885C2 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
EP0008008B1 (de) | Thyristor | |
DE2738049A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE2458735C2 (de) | Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen | |
DE1803032A1 (de) | Steuerbares Halbleiterbauelement | |
DE2922926C2 (de) | Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor | |
DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen | |
DE2835076A1 (de) | Thyristor | |
DE3000891A1 (de) | Halbleiterbaustein mit gattersteuerung | |
EP0064716B1 (de) | Triac und Verfahren zu seinem Betrieb | |
DE2456635C3 (de) | Integrierte Halbleiterschaltung mit negativem Widerstand | |
DE2507404C2 (de) | Festkörper-Schaltelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OB | Request for examination as to novelty | ||
8139 | Disposal/non-payment of the annual fee |