DE2655575A1 - Kompakte monolithische halbleiterstruktur - Google Patents
Kompakte monolithische halbleiterstrukturInfo
- Publication number
- DE2655575A1 DE2655575A1 DE19762655575 DE2655575A DE2655575A1 DE 2655575 A1 DE2655575 A1 DE 2655575A1 DE 19762655575 DE19762655575 DE 19762655575 DE 2655575 A DE2655575 A DE 2655575A DE 2655575 A1 DE2655575 A1 DE 2655575A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- zone
- elongated
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000001465 metallisation Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000012856 packing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 102100032616 Caspase-2 Human genes 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000867612 Homo sapiens Caspase-2 Proteins 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/084—Diode-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Bipolar Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
bu/bm
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 975 006
Die Erfindung betrifft eine Anordnung wie sie dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.
Bei Entwicklung des Schaltungsaufbaues auf einem Halbleiterchip
muß zur Erzielung niedriger Kosten ein Kompromiß geschlossen werden zwischen den kritischen Faktoren, Stromverbrauch, physikalische
Anordnung und Leistungsfähigkeit. In jüngster Zeit widmete man dabei der physikalische Anordnung oder der monolithischen
Struktur erhöhte Aufmerksamkeit. Wenn einmal eine Schaltungsfamilie,
wie TTL, DTL oder MTL gewählt ist, ist der Stromverbrauch mehr oder weniger festgelegt. Die Leistungsfähigkeit des Schaltungsaufbaus
bei Speicherchips, die bestimmt wird von den Verzögerungen innerhalb einer Speicherzelle und zwischen Speicherzellen, ist
ebenfalls sowohl durch die Schaltungsfamilie, als auch durch die physikalische Anordnung der Schaltung festgelegt. Somit bleibt als
einziger Faktor die physikalische Anordnung übrig, die durch die monolithische Struktur oder die Konstruktion der Schaltung in
gewisser Weise beeinflußt werden kann.
TTL-Schaltungen erfreuen sich sehr großer Verbreitung auf Schaltwerk-Chips.
Diese Schaltungsfamilie bietet hohe Leistungsfähigkeit bezüglich Umschaltgeschwindigkeit ohne dabei ungewöhnlich hohe
Ströme zu verlangen, TTL-Schaltungen sind für einen großen Bereich
logischer Funktionen geeignet, relativ unempfindlich gegen Wechsel-r
Spannungsrauschen und haben gutes Fan-in- und Fan-out-Leistungs-
709827/0602
vermögen. Konstruktionsgrenzen für TTL-Schaltungen sind relativ
gut bekannt und ihre Fertigung in Form von integrierten Halbleiterschaltungen wirft heutzutage kaum mehr Probleme auf. Die Kosten
wurden weiter gesenkt und die Leistungsfähigkeiten der TTL-Schaltungen immer mehr verbessert, indem man versucht, die Packungsdichte
der Schaltungen innerhalb einer vorgegebenen Chipfläche zu erhöhen. Dasselbe kann von DTL-Schaltungen und den relativ neuen
2
MTL(I L)-Schaltungsfamilien gesagt werden.
MTL(I L)-Schaltungsfamilien gesagt werden.
Es ist bereits eine monolithische Struktur vorgeschlagen, in der beispielsweise Speicherzellen in orthogonalen Gruppen angeordnet
sind und im wesentlichen in parallelen Zellen in beiden orthogonalen Richtungen in Blöcke so zusammengefaßt sind, daß diese
Blöcke zwei Zellen in Y-Richtung und vier Zellen in X-Richtung breit sind. Jede Zelle belegt im wesentlichen gleiche Chipflächenanteile
und hat auch im wesentlichen dieselbe monolithische Struktur wie jede andere Zelle. Diese monolithische Halbleiterstruktur
besteht aus einer regelmäßig aufgebauten Matrix von Schaltgliedern, die eine fast gleiche Preferenz für Datenfluß-Fortleitung
in horizontaler und vertikaler Richtung aufweist.
Bei der erwähnten vorgeschlagenen monolithischen Struktur werden zwar die Anzahl der erforderlichen Metallisierungsebenen für Verbindungen
innerhalb einer Zelle und zwischen Zellen untereinander sowie die Größe einer Zelle gegenüber früheren Strukturen verbessert
und auch die Hervorhebung jedes einzelnen Chips, d.h. die Anordnung der Metallverbindungen zur Definition der Leitungszugsstruktur
innerhalb eines bestimmten Schaltkreises durch computergestützte Konstruktion ist dabei wesentlich leichter als bei früheren
Konstruktionen; trotzdem ist aber noch ein nennenswerter Anteil der Chipfläche für aktive Schaltelemente wegen des für die Leitungszüge
auf der Chipoberfläche erforderlichen Raumes ungenutzt.
Die Aufgabe vorliegender Erfindung besteht daher in der Erhöhung
der Packungsdichte für Schaltwerk-Zellen auf einem Halbleiterchip durch Verschalten einer größeren Anzahl von Schaltwerk-Zellen
Fi 975 006 70 9827/OSO 2
untereinander ohne zusätzlichen Flächenbedarf für die Leitungsizüge,
so daß sich eine kompakte monolithische Struktur für verschiedene Schaltungsfamilien in einem Verfahren ergibt, in dem
jdie monolithische Struktur unter Anwenden von Standardtechniken J
!für integrierte Schaltungen aufgebaut wird.
Die Aufgabe der Erfindung wird gelöst, wie es im Kennzeichen des Patentanspruchs 1 angegeben ist.
'jeder Schaltkreis einer spaltenweise Anordnung identischer Schaltjkreise
enthält ein erstes Bauelement mit einer länglichen Fremdatom-Izone
und einer Reihe anderer Fremdatomzonen, die zusammenhängend j jmit oder in dieser Zone zur Bildung von Diodenübergängen niedergeschlagen
sind. Die längliche Zone kann eine vorgegebene Höchstzahl jder anderen Zonen enthalten. Ein zweites Bauelement liegt neben der
Schmalseite besagten ersten Bauelementes. Ein erster Satz von Lei-,
tungszügen verläuft auf einem ersten Niveau orthogonal zur Längsrichtung
über diese längliche Zone und ist mit ausgewählten Zonen jaus den anderen Fremdatomzonen verbunden. Die Anzahl anderer Fremdiatomzonen,
die tatsächlich auf diese Weise miteinander verbunden {Sind, ist dabei immer kleiner als besagte vorgegebene Höchstzahl.
Ein anderer Leitungszug in einem zweiten Niveau auf dem Substrat
list mit einer Fremdatomzone des zweiten Bauelementes verbunden und verläuft im wesentlichen parallel zur Längsrichtung. Dieser
!zweite Leitungszug verbindet größtenteils das zweite Bauelement mit einem der Leitungszüge im ersten Satz und ist dann mit einem
anderen Schaltkreis derselben Spalte yerbunden. Der andere Leitungszug
kann aber auch an einen anderen Schaltkreis einer anderen Spalte oder gar außerhalb des Substrates angeschlossen sein.
Bei einem der drei nachfolgend beschriebenen Ausführungsbeispiele gemäß der Erfindung handelt es sich um eine TTL-Schaltung, in der
das erste Bauelement ein Transistor mit mehreren Emittern ist, der eine längliche Basiszone hat. Die Emitter bestehen aus den anderen
Zonen, die mit dem ersten Satz yon Leitungszügen zum Empfang von Eingangssignalen yerbunden sind. Das zweite Bauelement ist der Ausgangs
transistor, dessen Kollektor mit dem anderen Leitungszug
Fi 975 006 7 0 9827/0602
!verbunden ist, um Ausgangssignale von der TTL-Schaltung entweder
an andere Schaltkreise auf dem Substrat oder auch an Schaltkreise (außerhalb des Substrates abzugeben. Außerdem sind Ausführungsbei- J
\ 2 ·
spiele der Erfindung für DTL- und MTL(I L)-Schaltungen beschriebenJ
Zur weiteren Ausgestaltung der Erfindung gehören Referenzpotential-j
!Leitungen, die orthogonal zur Längsrichtung verlaufen. Bei den TTL-j
jund DTL-Strukturen sind längliche Widerstandszonen im wesentlichen
jin derselben Richtung ausgebildet wie die genannte längliche Zone/
'um die Transistoren und die Referenzpotential-Leitungen miteinanider
zu verbinden.
^Vorteilhafte Ausgestaltungen der Erfindung, die über das oben gesagte
hinausgehen, sind den Unteransprüchen zu entnehmen.
Die Erfindung soll nun anhand einer Ausführungsbeispielsbeschreibung
mit Hilfe der unten aufgeführten Zeichnungen näher erläutert werden.
;Es zeigen:
1FIg. 1 ein an sich bekanntes NAND-Glied in TTL-Technik,
jFig, 2 eine Draufsicht auf einen Ausschnitt einer mono- ;
; lithisch integrierten Halbleiterschaltung erfin- j
dungsgemäß aufgebauter TTL-Schaltkreise,
Fig. 2A einen Querschnittsausschnitt aus der Anordnung j nach Fig. 2,
Fig. 3 Halbleiterstruktur für Schaltkreise nach Fig. 2
in Prinzipdarstellung,
Fig, 4 ein NAND-Glied in bipolarer DTL-Technik gemäß der
Erfindung,
Fig. 5 eine Draufsicht auf eine monolithisch integrierte j
j . i
Fi 975 006 709827/0 602
Halbleiterschaltung als Strukturausschnitt mit '· einem NAND-Glied nach Fig. 4,
!Fig. 6 einen MTL-Schaltkreis (I L) gemäß der Erfindung,
Fig. 7 Halbleiterstruktur nach Fig. 6 als Draufsichtsausschnitt,
Fig. 7A Querschnittsausschnitt der Halbleiterstruktur
nach Fig. 7.
Eine herkömmliche TTL-Schaltung, wie sie Fig. 1 zeigt, führt die
NAND-Funktion aus, indem sie einen positiven oder hohen Ausgangssignalpegel für alle Eingangskombinationen liefert, ausgenommen
die Kombination, bei der alle Eingänge positiv sind. Der Eingangstransistor T1 hat mehrere Emitter, die am Kollektorausgang 24 mit
der Basis des Transistors T2 gekoppelt sind, der nur einen Emitter hat. Die Widerstände R1, R2 und R3 liefern entsprechende Vorspannungen
für die Transistoren T1 und T2. Die Diode D1 ist ein Zusatzelement, das den Transistor T1 klemmt, um seinen invertierten Beta-Wert
zu reduzieren. Bei Bedarf kann auch der Basis-Kollektor-Übergang des Transistors T2 durch eine Schottky-Diode geklemmt werden.
pie Fign, 2 und 2A zeigen eine Draufsicht bzw. einen Querschnitt
eines erfindungsgemäß aufgebauten Zellenpaares mit den Bezeichnungen
B3 und B4, Die obere Zelle enthält die Transistoren T1 land T2 und die untere die Transistoren T1f und T21. Das zweite
Metallisierungsniveau ist in Fig. 2 weggelassen, um die Analyse der verschiedenen Zonen im Substrat und des ersten Metallisierungsniveaus
zu vereinfachen. In Fig. 2A jedoch ist das zweite Metallisierungsniveau gezeigt. Jede Zelle ist eine TTL-Schaltung
des in Fig. 1 gezeigten Typs und enthält mehrere Fremdatomzonen unterschiedlicher Leitfähigkeit im Chip, um Transistoren und Widerstände
zu bilden. Diese Zonen sind im ersten Metallisierungsniveau zu einer TTL-Schaltung verbunden. Nach Darstellung in Fig.
Fi 975 006 7 0 9 817 / 0 6 D 2
iO
entspricht jede Zelle der in Fig. 1 gezeigten TTL-Schaltung. Die
Zahlen in Fig. 2 und 2A entsprechen daher denjenigen in Fig. 1.
Der Transistor T1 besteht aus einer länglichen Subkollektorzone 24,
einer länglichen Basiszone 20 und mehreren Emitterzonen in der länglichen Basiszone. Die Emitterzonen werden wahlweise über den
Isolator 41 mit einer Metallschicht verbunden, die eine Reihe von Kanalbahnen für Leitungszüge mit den Bezeichnungen CH1, CH2, ...,
CH32 enthält. Die Metallisierung ist durch die dielektrischen Schichten 40 und 41 isoliert. Darstellungsgemäß verlaufen die Kanäle
orthogonal zur Längsrichtung der länglichen Basiszone 20, was für eine erhöhte Schaltungsdichte nicht nur wichtig, sondern direkt
kritisch ist.
Die Basiszone 20 ist also eine längliche Fremdatomzone, die eine Anzahl anderer Zonen enthält, d.h. die Emitterzonen 19 zur Bildung
von Diodenübergängen. Nach Darstellung in Fig. 2A sind in der Basiszone 20 nur diejenigen Emitter ausgebildet, die tatsächlich
mit dem ersten Leitungszugsniveau verbunden sind. Die anderen Bereiche in der Basis, die noch Emitterzonen enthalten könnten, sind
durch gestrichelte Linien angedeutet.
In der Praxis bestehen wenigstens zwei Möglichkeiten zur Personalisierung
integrierter Schaltungen, Nach Bedarf kann die vorbestimmte Höchstzahl von Emittern, in diesem Fall 32, gänzlich in der
Basiszone 20 ausgebildet werden. Ein Schritt zur Personalisierung des Chips würde dann im ersten Metallisierungsniveau erfolgen, nämlich
nur die nach dem Verbindungsplan ausgewählten Emitter würden so durch die Isolation 41 mit den Leitungszügen 42 verbunden.
Andererseits kann die Personalisierung auch dadurch erfolgen, daß
man nur diejenigen Emitterzonen in der Basiszone 20 ausbildet, die benutzt werden sollen. Jede dieser Emitterzonen, im bevorzugten
Ausführungsbeispiel vier Stück, würde dann mit den Leitungszügen 22 verbunden.
Fi 975 006 709827/0602
,Für die Erfindung ist die Tatsache wesentlich, daß die Anzahl
der tatsächlich mit den Leitungszügen 22 verbundenen Fremdatomzonen (Emitter) kleiner ist als die Höchstzahl von Emittern, die
auf diese Weise angeschlossen werden könnte. Im bevorzugten AusfUhrungsbeispiel
sind von den 32 Möglichen, nur vier Emitter 19 auf diese Weise angeschlossen. Dabei spielt es keine Rolle, ob
jalle Emitter oder nur ein Teil der Emitter tatsächlich in der
'länglichen Basiszone ausgebildet ist. Aufgrund dieses Schemas ,werden zahlreiche Leitungszüge 22 freigelassen und können mit den
'Emittern anderer Transistoren verbunden werden. In einer Spalte !können natürlich beliebig viele Kanäle vorgesehen werden.
In Fig. 2 sind vorzugsweise 32 Leitungszüge mit der Bezeichnung ICH1, CH2, ..., CH32 vorgesehen, von denen vier Kanäle Leitungszüge oder -streifen enthalten können, die mit vier Emittern des
Transistors T1 verbunden sind. Die übrigen Leitungszüge in den Bahnen liegen über den Emitterzonen 19, sind jedoch nicht mit
den Emittern in der gezeigten Zelle verbunden. Somit können 32 Emitterzonen für Eingangssignale gewählt werden, im Ausführungsbeispiel dienen jedoch nur vier derartige Zonen tatsächlich als
Eingangssignalanschlüsse.
Obwohl jede Bahn mit einem darin enthaltenen Leitungszug dargestellt
ist, ist es im allgemeinen nicht der Fall. Für bestimmte Schaltungen empfiehlt es sich normalerweise, Leitungszüge nur
dort niederzuschlagen, wo sie gebraucht werden. Für T1 in der Schaltung B3 nicht benutzte Kanäle sind normalerweise mit den
jEmittern des Transistors T1' in der Schaltung B4 oder den Emittern
!anderer Transistoren in anderen Zellen (nicht dargestellt) verbunden.
Bei manchen Konstruktionen wird derselbe Leitungszug in einer bestimmten Bahn mit einer Emitterzone von mehr als einer
Zelle verbundenf in anderen Fällen kann eine Bahn mehr als
einen Leitungszug enthaltenf indem man eine elektrische Unterbrechung
in die Bahn legt. Auf diese Weise können Emitterzonen in ver-j-
;schiedenen Zellen unter derselben Bahn als isolierte Eingänge für
die entsprechenden Schaltungen dienen.
Fi 975 006 7 o 9 8 2 7 / 0 θ DI
Die Leitungszüge 37, 39 und 39* stellen jedent Schaltkreis Referenz-]
!potential bereit und sind auch orthogonal zur Zonen-Längsrichtung i
angeordnet. j
iDie Basis 20 von T1 ist mit dem Leitungszug 39 verbunden, der üb- ;
er Metallisierung 21 und Widerstand R1 Referenzpotential V „ be- I
reitstellt. Deß Transistor T2 liegt in den Fign. 2 und 2A rechts
von T1 und besteht aus dem Subkollektor 34, der Basis 30 und ei- j
nem Emitter 36, der auf Referenzpotential V013 liegt, das durch i
OO
die Leitung 37 bereitgestellt wird. Die Basis von T2 ist mit dem ;
Kollektor 24 des Transistors T1 über Leitung 25 verbunden.
Die Widerstände R1 und R2 und R3 werden auf übliche Weise in der
Epitaxieschicht 4 entweder durch Diffusion von N+-oder P+-leiten- Ϊ den Dotierungsmitteln oder durch Ionenimplantation der Dotierungs-j mittel oder durch beide Verfahren ausgebildet. Der Widerstand R1 J liegt auf Referenzpotential V„„ über Leitung 39 des ersten Metal- · lisierungsniveaus, welche parallel zu den Emittereingangskanälen
verläuft. Das Potential V_c wird auch den Widerständen R2 und R3
über Leiterkanal 39' bereitgestellt. Der Widerstand R2 ist mit der Basis 30 von T2 über Leiter 26 des ersten Metallisierungsniveaus
und mit dem Kollektor von T1 über Basiszone 30 und Leiter 25 des
ersten Metallisierungsniveaus verbunden. Der Widerstand R3 ist mit!
Epitaxieschicht 4 entweder durch Diffusion von N+-oder P+-leiten- Ϊ den Dotierungsmitteln oder durch Ionenimplantation der Dotierungs-j mittel oder durch beide Verfahren ausgebildet. Der Widerstand R1 J liegt auf Referenzpotential V„„ über Leitung 39 des ersten Metal- · lisierungsniveaus, welche parallel zu den Emittereingangskanälen
verläuft. Das Potential V_c wird auch den Widerständen R2 und R3
über Leiterkanal 39' bereitgestellt. Der Widerstand R2 ist mit der Basis 30 von T2 über Leiter 26 des ersten Metallisierungsniveaus
und mit dem Kollektor von T1 über Basiszone 30 und Leiter 25 des
ersten Metallisierungsniveaus verbunden. Der Widerstand R3 ist mit!
Kollektor 34 von T2 durch Leiter 38 des ersten Metallisierungen!- |
veaus verbunden.
Die Zellen B3 und B4 können auf konventionelle Weise durch elektrische
Isolation oder Übergangs!solation elektrisch voneinander
!getrennt sein.
!getrennt sein.
Der Ausgang des NAND-Gliedes 16 wird am Kollektor 34 Über Verbindung
44 eines zweiten Metallisierungsniveaus 45 abgenommen, welche!
parallel zur Längsrichtung läuft. Das zweite Metallisierungsniveauj
ist vom ersten Metallisierungsniveau durch das dielektrische j
Material 40 isoliert. !
Fi 975 006 7 0 9 8 2 7/0602
Gemäß Darstellung in Fig. 2 ist der Kollektorausgang der Zelle B3 mit einem Emitterkanal 22 über die Metallisierung 45 verbunden.
Dieser Kanal ist mit einem Emitter einer anderen Zelle im Chip 10 verbunden. Andererseits kann der Kollektorausgang der Zelle
B3 auch mit einem Eingang einer anderen Zelle in einer anderen Spalte das Chip auf die gleiche Weise verbunden sein oder an eine
Treiberschaltung am Rande der Anordnung oder auch außerhalb des Substrates angeschlossen sein.
Die Kreuzung des Kollektorausganges des Schaltkreises in einem zweiten Metallisierungsniveau über dem ersten Metallisierungsniveau,
das die Kanaleingänge enthält, ist nicht nur wichtig sondern kritisch für eine sehr hohe Packungsdichte auf dem Chip. Es ließe
sich auch vermuten, daß ein diffundierter Bereich im Halbleitersubstrat anstelle des zweiten Metallisierungsniveaus hierfür genügen
würde; das ist jedoch nicht der Fall.
Wenn eine diffundierte oder implantierte Zone als Leiterbahn benutzt
wird, z.B. eine hochdotierte N+-Diffusion in der Epitaxiezone
4, dann würde diese Bahn einen hohen verteilten Widerstand und eine hohe verteilte Kapazität aufweisen. Der Leitungszug 45
hat andererseits eine wesentlich niedrigere Impedanz. Typischerweise hat ein N+-Bereich einen Widerstand von 5 Ohm pro Quadrat
und eine Kapazität von 0,8 pF pro (25,4 un| gegenüber einem Metalleiter
von 0,0 Ohm pro Quadrat und einer Kapazität von höchstens; 0,025 pF pro (25,4 um ) im ungünstigsten Falle.
In einem typischen Halbleiterchip von 180 χ 180 (25,4 uny schwankt
die Länge der Widerstandsbahn zwischen 0,5 mm und 4 mm. Der Wider-«
Standsbereich würde dabei eine resistive Last von etwa 8000 0hm und eine kapazitive Last von 12,8 pF darstellen. Wenn der Kollektorausgang
einer typischen TTL-Schaltung, wie sie in Fig. 2 gezeigt
ist, mit dieser Last zusätzlich zur Normallast der Schaltung verbunden würde, wäre die Rauschgrenze der Schaltung wesentlich
reduziert, wenn nicht sogar vollständig eliminiert und die RC- \
Zeitverzögerung der Schaltung wäre enorm hoch.
Fi 975 006 7 0 9 8 2 7/0602
- ie 11
Bei einem weiteren Versuch, den Serienwiderstand der Widerstandsbahn
im Substrat zu reduzieren, beispielsweise durch eine größere Zonenbreite, wird aber nur die Größe des Schaltkreises sowie seine
Kapazität erhöht. Somit kann als Leiter nur eine Metalleitung dienen.
Zur Herstellung der in den Fign. 2 und 2A gezeigten integrierten Schaltung werden die N-leitende Subkollektorzone 24 die P+-Isolationszonen
und die Epitaxiezone 4 in üblicher Weise aufgebracht. Die P+-Basiszonen 20 und 30 werden vorzugsweise durch gleichzeitige
Bordiffusion gebildet. Die Basiszone 20 ist quer zu den Leitungskanälen länglich ausgebildet. In der Praxis beträgt die Länge
der Basiszone 20 für eine Einheit mit 32 möglichen Leiterkanälen im ersten Metallisierungsniveau etwa 0,4 mm und die Breite «epetwa
13 um, was ein Verhältnis von Länge zu Breite von rund 31s1
ergibt.
Die Basiszone 30 ist bei einer Länge von etwa 32 pm und der gleichen
Breite die]wie der Basiszone 20, nämlich 13 μαΐ/ebenfalls
etwas länglich ausgebildet. Die ganze Schaltung B3 hat die Maße: 0,51 mm χ 23,5 um.
Die Emitterzonen 19 der Transistoren werden in räumlichem Abstand voneinander innerhalb der Basiszonen ausgebildet. Im bevorzugten
Ausführungsbeispiel bestehen die Emitter aus thermisch diffundiertem Arsen, es kann jedoch ebensogut thermisch diffundierter Phosphor
oder durch Ionenimplantation eingebrachtes Arsen oder Phosphor oder eine Kombination von 4mseek Diffusion und Ionenimplantation
eingebrachten Materials verwendet werden. In Fig. 2A sind die nicht von Durchgangsverbindungen zu den Leiterkanälen 22 berührten
Emitterzonen 19 in gestrichelten Linien dargestellt. Das bedeutet, daß im bevorzugten Ausführungsbeispiel die Emitter nur
innerhalb der Basiszone 20 ausgebildet werden, wenn sie als Eingangsverbindung durch die Leiterkanäle benutzt werden. Es können
aber auch alle Emitterzonen, im vorliegenden Ausführungsbeispiel also 32, gleichzeitig ausgebildet werden, ungeachtet dessen, daß
Fi 975006 709827/0602
jnur vier Zonen tatsächlich Im vorgegebenen Bauelement benutzt
!werden.
Wie schon gesagt wurde, hängt die Entscheidung, ob alle Emitterzonen
ausgebildet werden oder nicht, von dem Schritt bei der Herstellung ab, in dem die Personalisierung des Chips beginnt. Wenn
ein gegebenes Chip, beginnend mit dem ersten Metallisierungsniveau personalisiert wird, spielt es keine Rolle, ob alle Emitterzonen
ausgebildet werden oder nur diejenigen, die benutzt werden sollen. Wenn jedoch die Personalisierung erst mit Ausbildung der Emitter
beginnen soll, dann werden natürlich nur die Emitter bereitgestellt},
die auch tatsächlich benutzt werden. ;
: ί
Kontakte zu den Emitterzonen sowie zu den anderen, in Fig. 2Ά
gezeigten Zonen werden durch die aus einzelnen Lagen zusammengesetzte Isolierschicht 41 geführt, die aus einer ersten Siliciumdioxidschicht,
einer Schicht aus Siliciumnitrid und einer Schicht ! aus pyrolithisch niedergeschlagenem Siliciumdioxid besteht. Natur- !
lieh können auch andere dielektrische Schichten anstelle der zu- '■
sammengesetzten Schicht 41 eingesetzt werden.
Das erste Metallisierungsniveau zur Ausbildung der ohmschen Kontakt
te zur Fremdatomzone sowie der nichtohmschen Kontkate zu den iSchottky-Dioden besteht aus einer ersten Chromschicht von ungefähr .
0,1 pm Dicke, einer darauf niedergeschlagenen Platinschicht und j einer anschließenden Legierung aus Aluminium f Kupfer und Silicium.
!Anderes Metall kann natürlich auch verwendet werden.
iNachdem das erste Metallisierungsniveau gebildet ist, wird eine
!Isolierschicht, beispielsweise aus Quarz, niedergeschlagen, um das erste und das noch zu bildende zweite Metallisierungsniveau
!Voneinander zu isolieren. Die Quarzschicht 40 wird vorzugsweise
!durch Planarisierung gebildet, wie an anderer Stelle vorgeschlagen.
Fi 975 006 709827/0602
Der dritte Personalisierungsschritt bei Ausbildung der integrierten
Schaltung besteht aus dem Bilden der Durchgangsbohrungen in der! Glasschicht 40, womit entsprechende Verbindungen vom zweiten Metallisierungsniveau
zum ersten hergestellt werden sollen. In Fig. 2A wird eine Verbindung vom Kollektor des Transistors T2 über Metallisierung
44 in diesem Fall zum Leiterkanal CH4 geführt, der nicht als Emitterverbindung zum Transistor T1 desselben Schaltkreises
benutzt wird. Im allgemeinen gehört zum Ausgang des Kollektors eines Schaltkreises auch der Emittereingang zu einem
anderen Schaltkreis und die Verbindung erfolgt durch einen Leiterkanal. Die Tatsache, daß diese Verbindung auf dem zweiten Metallisierungsniveau
orthogonal zu den Kanälen auf dem ersten Metallisierungsniveau verläuft, ist für die Sicherung der hohen Packungsdichte
der integrierten Schaltungen bedeutsam.
Nach Fertigstellen des zweiten Metallisierungsniveaus, wird eine Glasschicht 42, vorzugsweise in derselben Technik niedergeschlagen,
wie sie auch für Schicht 40 angewandt wurde. Bei einer nachfolgenden in den Zeichnungen der Klarheit halber nicht dargestellten
Metallisierung wird auch diese im üblichen Verfahren aufgebracht.
Fig. 3 zeigt die Gesamtstruktur der Schaltkreise nach Fig. 2 auf einem Halbleiterchip. Jede Zelle: A1, A2, ..., B3, B4, ..., Fi17,
F118 stellt also einen einzelnen Schaltkreis dar, wie in größerer Einzelheit in Fig. 2 gezeigt. Wie in Fig. 3 angedeutet, ist der
Rand des Chips 10 für Steuerkreise, Empfänger und Treiber reser-
2 Viert. Das praktische Ausführungsbeispiel des Chips ist 185 mils
groß und die durch die TTL-Schaltkreise belegte Fläche beträgt etwa 162 mils . Jede Zelle beansprucht, wie schon gesagt, einen
Platz von 0,51 mm χ 23,5 pm.So kann man sechs Spalten und 118
Zeilen mit insgesamt 708 TTL-Kreisen unterbringen, so daß sich eine extrem dichte Struktur bipolarer Schaltkreise ergibt.
Fi 975 006 709827/0602
-YS-
Die Anzahl der zulässigen Bauelemente auf einem gegebenen Halbleiterchip
ändert sich natürlich abhängig vom Strombedarf der
Schaltung, der Art der benutzten Kühlung und anderer Faktoren. Die hierauf bezogenen Zahlen gelten für eine tatsächliche Konstruktion
einer monolithischen Struktur im Rahmen des heutigen Standes der Halbleitertechnik. Abhängig von zahlreichen Faktoren
können diese Zahlen größer oder kleiner ausfallen, ohne daß dadurch die Erfindung irgendwie eingeschränkt wird.
In den Fign. 4 und 5 ist ein bipolares Schaltglied gezeigt, das allgemein als DTL-Schaltung bekannt ist und die NAND-Funktion
übernimmt. Die in Fig. 4 gezeigte DTL-Schaltung entspricht aber nicht der sonst bekannten DTL-Standardschaltung mit NAND-Funktion.
In der Standardschaltung wird nämlich die Ausgabe der Diode mit mehreren Eingängen von der Anode der Diode zur Basis des Ausgangstransistors
abgenommen. In Fig. 4 hingegen ist eine gemäß der Erfindung verbesserte DTL-Schaltung gezeigt, in der der Ausgang von
einer zusätzlichen Kathode der Diode mit mehreren Eingängen zur Basis des Ausgangstransistors abgenommen wird. Außerdem ist in
Fig. 4 ein Widerstand R3 zwischen Emitter des Ausgangstransistors und Ausgangskathodenbereich 118 von D_N gelegt. Die in Fig. 4 gezeigte
Schaltung an sich bildet keinen Teil der Erfindung, die stattdessen in der Schaltungsstruktur nach Fig. 5 liegt. Die in
Fig. 4 gezeigte Schaltung wird jedoch gegenüber der DTL-Standardschaltung bevorzugt und daher hier im einzelnen beschrieben.
Nach Darstellung in Fig. 4 besteht die Schaltung aus einer Diode mit mehreren Eingängen D_N und einem Ausgangstransistor T4. Die
Schottky-Diode D3 ist zur Erhöhung der Schaltgeschwindigkeit vorgesehen. Die verschiedenen Zonen der Bauelemente und die Verbindungen
sind zum leichteren Verständnis der vorliegenden Erfindung bei ihrer Beschreibung im Zusammenhang mit Fig. 5 durchnumeriert.
Bei Betrieb als Schaltglied müssen alle Eingänge 119 auf hohem
oder Eins-Signalpegel liegen, bevor die Kathode (Emitter) 118
leitet. Der Transistor T4 schaltet dann aufgrund des von der
Fi 975 006 7 0 9 8 2 7/0602
Kathode 118 gelieferten Basisstromes ein und dadurch wird der Ausgangspegel bei 142 auf Erdpotential (0) abgesenkt.
Fig. 5 zeigt eine Draufsicht auf eine erfindungsgemäße Struktur der in Fig. 4 dargestellten Schaltung. Die Diode D1n mit mehreren
Eingängen besteht aus länglichen Zonen 120 und 124, die der
Basis- und der Kollektorzone eines Transistors entsprechen. Sie sind jedoch durch die Verbindung 139 miteinander kurzgeschlossen
und bilden so die Anode der Diode D mit mehreren Eingängen. Die Zone 120 ist also eine längliche Fremdatomzone, die eine
Anzahl anderer Fremdatomzonen 119 enthält, die den Emittern eines Transistors entsprechen, jedoch hier zutreffender als Kathoden
einer Diode bezeichnet werden.
Die Kathodenzonen 119 werden wahlweise durch eine entsprechende
erste Isolierschicht 146 hindurch mit einer Metallschicht verbunden, die eine Anzahl von Kanalbahnen für die Leiterlinien mit den
Bezeichnungen CH1, CH2, ..., CH32 enthält. Die Kanäle laufen auch hier orthogonal zur Längsrichtung der länglichen Zone 120,
und wie bei den anderen Ausführungsbeispielen gibt es auch hier eine vorgegebene Höchstzahl von Kathodenzonen 119, von denen nur
eine begrenzte Anzahl tatsächlich für einen vorgegebenen Schaltkreis benutzt wird. Dabei spielt es keine Rolle, ob alle oder nur
ein Teil der Kathodenzonen 190 in der länglichen Anodenzone 120
ausgebildet sind. Dadurch bleiben viele Leiterlinien frei für
Verbindung mit Kathodenzonen anderer Dioden mit mehreren Eingängen.
über Leiter 143 und 144 werden Referenzpotentiale Vn, und V-„ an
den Schaltkreis bereitgestellt. Zur Lieferung des KjSRe ferenzpotentials
Vcc ist nur eine Sammelleitung erforderlich, im Gegensatz
zu zwei Leitungen, bei der in Fig. 2 gezeigten TTL-Schaltung. Dieser Vorteil wird teilweise wieder wettgemacht dadurch, daß der
Widerstand R1, der die Sammelleitung 144 mit dem Kollektor 124 verbindet, eine relativ lange Strecke belegen muß. Die Möglichkeit
zur Verwirklichung dieser Konstruktion hängt vom jeweiligen Widerstandswert von R1 ab, wie er von der Schaltungskonstruktion
Fi 975 006 7 0 9 8 2 7/0602
verlangt wird. Im vorliegenden Fall hat R1 einen Wert von annähernd
7 kilo Ohm, so daß eine lange Widerstandsbahn erforder- ! lieh ist. ·
Die Ausgangskathode 118 von D_N in Fig. 5 ist über die Metallisierung
121 mit dem Widerstand R3 am Anschluß 125f mit der Anode der
Schottky-Diode D3 und der Basiszone 130 des Transistors T4 an der Zone 126 verbunden. Die Schottky-Diode D3 wird am Schnittpunkt
der Metallisierung 121 mit der N-Zone von T4 gebildet, der über dem N+-Subkollektor 134 liegt.
Der Widerstand R3 im Halbleitersubstrat ist grundsätzlich U-förmig,
weil sein Widerstandswert mit 18 kilo Ohm relativ hoch ist. Wie
bei den Widerständen R2 und R3 ist auch der Widerstand R4 in Längsrichtung der Zone 120 ausgebildet. Der Widerstand R3 liegt
auf dem Potential V_, indem die Metallisierung 135 auf dem ersten
Metallisierungsniveau über der Isolierschicht 146 durch den Kontakt 125 an die Leiterlinie 121 angeschlossen ist. Die Widerstände
R1 und R2 liegen durch die Isolierschicht 146 hindurch an den Kontakten 140 bzw. 141 und damit auf Potential Vcc·
Durch die Widerstandswertforderungen ist der Widerstand R1 in zwei Teile innerhalb des Substrates unterteilt, die durch eine
Leiterlinie 137 auf dem ersten Metallisierungsniveau verbunden sind. Der Widerstand liegt innerhalb des Substrates, da er unter
der Leiterlinie 143 durchläuft und als Leiterlinie 145 an die Oberfläche tritt, bevor er den Kollektor 124 berührt. Der Widerstand
R2 ist mit dem Ausgang des Schaltkreises an der Zone verbunden.
Der Emitter 136 des Transistors T4 wird in der Basiszone 130 ausgebildet
und macht ohmschen Kontakt mit der V™*Sammelleitung 143.
Der Ausgang von T4 wird vom Kollektor an der Zone 142 zu einem zweiten Metallisierungsniveau geführt (nicht dargestellt). Wie
beim oben beschriebenen TTL-Schaltkreis verläuft die Ausgangsleitung
dieses Schaltkreises orthogonal innerhalb eines zweiten Metallisierungsniveaus, die-vom ersten isoliert ist, zu einer
Fi 975 006 709827 /0602
ZO
der Leiterlinien CH1, —, CHN. Der Kollektorausgang kann dadurch
mit einer Kathode eines anderen DTL-Schaltkreises in derselben j oder einer anderen Spalte des Chips oder auch mit einem Treiberkreis
am Rande oder auch außerhalb des Substrates verbunden werden. .
Führt man den Kollektorausgang des Schaltkreises* im zweiten Metal-i
lisierungsniveau zu einem der Kanäle im ersten Metallisierungsniveau, so hat das dieselben Vorteile, wie oben im Zusammenhang
mit den TTL-Schaltkreisen beschrieben.
Die Fign. 6, 7 und 7A zeigen je ein Ausführungsbeispiel der Erfindung in Form einer Misch-Transistorlogikschaltung (MTL), die ,
2 auch als integrierte Injektionslogik (I L) bekannt ist.
Fig. 6 zeigt nun eine MTL-Schaltung, zu der Schottky-Dioden als
Klemm-Dioden gehören. Die Schaltung selbst bildet keinen Teil der Erfindung und ihre Wirkungsweise wurde bereits beschrieben
im Artikel mit dem Titel "Injection Logic's Range of Application is Widest", Electronics Magazine, vom 10, Juli 1975, Seiten 86-89.
Die Fign. 7 und 7A zeigen die erfindungsgemäße integrierte Struktur
einer solchen MTL-Schaltung mit Schottky-Klemmdioden. Die MTL-Schaltung
unterscheidet sich von den vorher beschriebenen TTL-Schaltungen und DTL-Schaltungen dadurch, daß sie zwar mehrere Ausgänge
aber nicht mehrere Eingänge hat. Im MTL-Ausführungsbeispiel enthalten die Schottky-Dioden eine längliche^N-leitende^aktive
Fremdatomzone, die normalerweise als Kathode bezeichnet wird und einen Satz von Metallkontakten, normalerweise Anoden genannt, in
dieser länglichen Zone hast-
Außerdem enthält die MTL-Schaltung ein paar Transistoren und nicht
nur einen, die den Schottky-Dioden zugeordnet sind. Der Transistor T5 in Fig. 7 enthält ein neben der Schmalseite des ersten Bauelementes
liegendes zweites Bauelement, d.h. Schottky-Dioden. Außerdem ist die Anzahl der Fremdatomzonen, in diesem Fall die Anzahl
Fi 975 006 7 0 9 8 2 7/060?
der Anoden der Schottky-Dioden, die tatsächlich mit der Kathodenzone
verbunden sind, immer kleiner als die vorgegebene Höchstzahl der so anschließbaren Anodenzonen.
Die MTL-Schaltung enthält eine Schottky-Diode mit mehreren Ausgangszonen
219 in nichtohmschen Kontakt mit der länglichen Ausgangszone 229. Im gezeigten Bauelement enthält jeder MTL-Kreis
drei derartige Ausgänge, die durch eine erste Isolierschicht 241 hindurch mit Leitungslinien CH1, CH2, ..., CH32 verbunden sind.
In der Zeichnung sind nur drei derartige Verbindungen dargestellt und die anderen Kanäle verlaufen oberhalb des N-Substrats, sind
jedoch nicht damit verbunden. Die Kathode der Schottky-Diode, die durch das N-Substrat 229 gebildet wird, ist verbunden mit dem
N+-Kollektor 232 des Transistors T5, der außerdem die Basiszone 231 und die Emitterzone 230 enthält. Der Ausgang der Emitterzone
ist an eine Erdsammelleitung mit der Bezeichnung GND angeschlossen, die auf der ersten Isolierschicht 241 dargestellt ist. Die
Basiszone 231 des Transistors T5 ist an den Kollektor 220 des Transistors T6 über Leiterlinie 225 angeschlossen. Auf diese
Weise sind sowohl die Basiszone 231 des Transistors T5 als auch der Kollektor 220 des Transistors T6 mit dem Eingang 218 des
Schaltkreises verbunden.
Nach Darstellung in Fig. 7A ist der Eingang 218 an einen Ausgang
eines anderen MTL-Kreises auf dem Chip über einen anderen Leiter 245 angeschlossen, der oberhalb eines ersten Satzes von Leiterlinien
angeordnet und von diesen durch eine zweite Schicht Isoliermaterials 240 isoliert ist. Der Leiter 245 läuft im wesentlichen
parallel zur Längsrichtung der N-Zone 229, Er muß nicht unbedingt mit einem anderen MTL-Kreis in derselben Spalte verbunden
sein, wie es in Pig, 7A gezeigt ist, sondern er kann auch an einen anderen Schaltkreis in einer anderen Spalte des Substrates oder an
einem Treiberkreis am Rande der Baugruppe angeschlossen sein.
pi 975 006 7 0 9 8 2 7/0602
JtI
Der Transistor T6 enthält auch eine ringförmige N-leitende Basiszone
224, de* die P-leitende Emitterzone 226 umgibt. Die Basiszone
224 ist ebenfalls mit dem Erdkontakt 233 durch die N+-Zone 234 verbunden. Die Erdleitung 233 ist mit der Erdsammelleitung
GND durch die Metallisierung verbunden (nicht dargestellt). Die Transistoren T5 und T6 sind voneinander durch einen dielektrischen
Isolierbereich 243 und eine darunterliegende P+-Zone auf konventionelle Weise isoliert.
Obwohl die MTL-Schaltungsfamilie ganz anders betrieben wird als
TTL-Schaltungen und DTL-Schaltungen, läßt sich die monolithische
Struktur nach dem Erfindungsgedanken in derselben Grundcharakteristik herstellen. Die Dichte der MTL-Schaltungen ist wegen des
Grundprinzips länglicher Fremdatomzonen mit einem Satz anderer Fremdatomzonen sehr hoch, in diesem Fall also der Anoden und der
Kathode der Schottky-Dioden. Ein zweites Bauelement, der Transistor T5 liegt neben der Schmalseite der Kathode 229. Ein erster Satz
von Leitern auf dem ersten Metallisierungsniveau läuft über die längliche Zone 229 orthogonal zu deren Längsrichtung. Diese sind
mit ausgewählten Anodenzonen 219 verbunden, deren tatsächliche Anzahl immer kleiner als die vorgegebene Höchstzahl der an sich
verfügbaren Zonen 219 ist. Ein anderer Leiter 245 in einem zweiten Metallisierungsniveau ist mit der Basiszone 231 des Transistors
T5 verbunden und verläuft im wesentlichen parallel zur Längsrichtung. Referenzpotentialanschlüsse, in diesem Fall GND und +V erfolgen
durch Leiterkanäle, die in derselben Richtung verlaufen wie der erste Leitersatz.
Es ist also eine integrierte Schaltungsstruktur gezeigt, die höchste Schaltkreispackungsdichte sicherstellt. Die Struktur eignet
sich für verschiedene Schaltungstypen, wie in den bevorzugten
Ausführungsbeispielen gezeigt. Außerdem umfaßt die Erfindung in breitem Rahmen auch andere Schaltungsfamilien, in denen eine
Zone eines Bauelementes, sei es ein Transistor, eine Diode oder ein anderes Bauelement, mehr als eine Fremdatomzone in demselben
Element enthalten kann.
Fi 975 006 7 0 9 8 2 7/0602
•ts
Leerseite
Claims (11)
- PATENTANSPRÜCHE' 1. J Monolithisch integrierte Halbleiterschaltungsstruktur "^ enthaltend einen ersten Bauelementtyp mit länglicher Fremdatomzone, in die ein Satz von Zonen des entgegengesetzten Leitfähigkeitstyps zur Bildung einer entsprechenden Anzahl von Dioden-Übergängen eingebracht ist* dadurch gekennzeichnet, daß dieser Satz aus einer vorgegebenen maximalen Anzahl von Fremdatomzonen entgegengesetzten Leitfähigkeitstyps besteht, daß ein zweites Bauelement an der Schmalseite dieser länglichen Fremdatomzone in Verlängerung hiervon angebracht ist,daß ein erster Satz von Leitungszügen oberhalb einer auf das erste Halbleiterbauelement niedergeschlagenen Isolierschicht verlaufend angebracht ist, daß dieser erste Leitungszugssatz sich orthogonal über diese erste Fremdatomzone erstreckt, daß Verbindungsleitungen von ausgewählten Elektroden der in die längliche Fremdatomzone angebrachten Fremdatomzonen entgegengesetzten Leitfähigkeitstyps an ausgewählte Leitungszüge des ersten Leitungszugssatzes angeschlossen sind,daß die Anzahl der tatsächlich in die längliche Fremdatomzone eingebrachten Zonen entgegengesetzten Leitfähigkeitstyps unterhalb der Maximalanzahl hierin unterzubringender Fremdatomzonen entgegengesetzten Leitfähigkeitstyps gewählt,daß oberhalb des ersten Leitungszugssatzes eine Isolierschicht aufgetragen ist, über der eine zweite Metallisierung isoliert gegenüber dem ersten Leitungszugssatz aufgebracht ist,daß die zweite Metallisierung an eine Fremdatomzone des zweiten Halbleiterbauelements angeschlossen ist und sich im wesentlichen parallel zur länglichen Fremdatomzoneerstreckt, AFi 975 006 709827/0602
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daßein zweiter Leitungszugssatz sich orthogonal zur länglichen FremdatOKsone erstreckend zur Bereitstellung von Bezugspotentiaien ausgebildet ist.
- 3. Anordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der zweite Leitungsaugssatz auf dem gleichen Metallisierungsniveau wie der erste Leitungszugssatz angeordnet ist.
- 4. Anordnung nach Anspruch 2 und/oder 3, dadurch gekennzeichnet, daß die Bezugspotentialleitungszüge über Widerstandselertiente an die betreffenden Schaltkreise geführt sind, wobei diese Widerstandselemente aus in das Halbleitersubstrat eingebracht, im wesentlichen in gleicher Richtung wie die länglichen Fremdatorßzonen verlaufende Zonen bestehen,
- 5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der in die längliche Fremdatomzone eingebrachten Fremdatomzonen entgegengesetzten Leitfähigkeitstyps gleich der vorgegebenen Maximalanzahl ist.
- 6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daßdie Anzahl der in die längliche Fremdatomzone eingebrachten Zonen entgegengesetzten Leitfähigkeitstyps geringer als die vorgegebene Maximalanzahl ist.
- 7. Anordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß zur Bildung eines TTL-Schaltkreises ein erster Transistor mit einer länglichen Basiszone in das Halbleitersubstrat eingebracht ist, wobei ein Satz von Emitterzonen in die längliche Basiszone eingegeben ist, und daß ein zweiter Transistor in Verlängerung des ersten Transistors in das Halbleitersubstrat eingebracht ist, daß die Emitterzonen an den ersten Leitungszugssatz zur Aufnahme der Eingangssignale angeschlossen sind undFi 975 006 709827/OS0?daß der Kollektor des zweiten Transistors an die zweite Metallisierung zur Bereitstellung von Ausgangssignalen des TTL-Schaltkreises an andere Schaltkreise des gleichen Substrats oder eines anderen Substrats angeschlossen ist.
- 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß ein Schottky-Dioden-Element in unmittelbarer Nachbarschaft der verlängerten Basiszone angebracht ist.
- 9. Anordnung nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß zur Bildung eines integrierten DTL-Schaltkreises in die erste längliche Fremdatomzone als Satz von Fremdatomzonen entgegengesetzten Leitfähigkeitstyps eine Vielfach-Eingangsdiode eingebracht ist, die an den ersten Leitungszugssatz zur Aufnahme der Eingangssignale angeschlossen ist, daß ein Transistor in Verlängerung der Vielfach-Eingangsdiode an der Schmalseite der länglichen Fremdatomzone angeordnet ist, dessen Kollektor mit der zweiten Metallisierung verbunden ist, um Ausgangssignale vom DTL-Schaltkreis entweder zu anderen Schaltkreisen auf dem Substrat oder außerhalb des Substrats abzugeben.
- 10. Anordnung nach den Ansprüchen 1 bis 6, dadurch gekenn-2 zeichnet, daß zur Bildung eines MTL-Schaltkreises (I L) in die erste längliche Fremdatomzone eine Vielfach-Eingangs-Schottky-Diode neben einem Satz von Zonen entgegengesetzten Leitfähigkeitstyps eingebracht ist, daß erste und zweite Transistoren an der Schmalseite der Schottky-Diode angebracht sind, daß die Schottky-Diode Vielfach-Ausgangszonen neben der verlängerten Eingangszone besitzt, daß diese Ausgangszonen dem Satz von Fremdatomzonen entgegengesetzten Leitfähigkeitstyps entsprechen, die mit dem ersten Satz der Leitungszüge zur übertragung der Aus-Fi 975 006 709827/0602gangssignale verbunden sind,daß das zweite Bauelement aus einem ersten Transistor besteht, dessen Basis zur Aufnahme der Eingangssignale an der zweiten Metallisierung liegt, wobei die Eingangssignale von einem anderen Schaltkreis entweder auf dem Halbleitersubstrat oder außerhalb des Halbleitersubstrats zuführbar sind und daß ein zweiter Transistor benachbart zum ersten Transistor angeordnet ist, wobei der Kollektor des zweiten Transistors an der Basis des ersten Transistor^ liegt.
- 11. Anordnung nach den Ansprüchen 1 bis 10, dadurch gekennzeichnet, daß mehrere Schaltkreise hintereinander angeordnet sind und zur Bildung einer Matrix diese Hintereinanderanordnungen spaltenweise auf einem Substrat angeordnet sind, wobei sich der erste Leitungszugssatz spaltenweise oberhalb der ersten Isolierschicht erstreckt.006 7 0 9 8 2 7 / 0 θ 0 2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/644,775 US4032962A (en) | 1975-12-29 | 1975-12-29 | High density semiconductor integrated circuit layout |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2655575A1 true DE2655575A1 (de) | 1977-07-07 |
Family
ID=24586282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762655575 Withdrawn DE2655575A1 (de) | 1975-12-29 | 1976-12-08 | Kompakte monolithische halbleiterstruktur |
Country Status (6)
Country | Link |
---|---|
US (2) | US4032962A (de) |
JP (1) | JPS6011470B2 (de) |
CA (1) | CA1064624A (de) |
DE (1) | DE2655575A1 (de) |
FR (1) | FR2337426A1 (de) |
GB (1) | GB1557790A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005723A1 (de) * | 1978-05-25 | 1979-12-12 | International Business Machines Corporation | Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52137279A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Semiconductor device for optical coupling |
JPS52156580A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Semiconductor integrated circuit device and its production |
DE2639799C2 (de) * | 1976-09-03 | 1984-04-12 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterverbundanordnung |
US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
JPS5846863B2 (ja) * | 1977-08-25 | 1983-10-19 | 松下電器産業株式会社 | 半導体集積回路装置 |
US4159915A (en) * | 1977-10-25 | 1979-07-03 | International Business Machines Corporation | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
NL7712649A (nl) * | 1977-11-17 | 1979-05-21 | Philips Nv | Geientegreerde schakeling. |
JPS5546548A (en) * | 1978-09-28 | 1980-04-01 | Semiconductor Res Found | Electrostatic induction integrated circuit |
JPS55103756A (en) * | 1979-01-31 | 1980-08-08 | Semiconductor Res Found | Electrostatic induction transistor integrated circuit |
US4412376A (en) * | 1979-03-30 | 1983-11-01 | Ibm Corporation | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation |
US4281448A (en) * | 1980-04-14 | 1981-08-04 | Gte Laboratories Incorporated | Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure utilizing isolation diffusions and metal semiconductor rectifying barrier diode formation |
US4402044A (en) * | 1980-11-24 | 1983-08-30 | Texas Instruments Incorporated | Microprocessor with strip layout of busses, ALU and registers |
JPS58157151A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4501976A (en) * | 1982-09-07 | 1985-02-26 | Signetics Corporation | Transistor-transistor logic circuit with hysteresis |
JPH0758761B2 (ja) * | 1983-12-30 | 1995-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路チップ |
US4808552A (en) * | 1985-09-11 | 1989-02-28 | Texas Instruments Incorporated | Process for making vertically-oriented interconnections for VLSI devices |
US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
JPH0334570A (ja) * | 1989-06-30 | 1991-02-14 | Nec Corp | マスタースライス方式集積回路装置 |
US6201267B1 (en) | 1999-03-01 | 2001-03-13 | Rensselaer Polytechnic Institute | Compact low power complement FETs |
US6462977B2 (en) | 2000-08-17 | 2002-10-08 | David Earl Butz | Data storage device having virtual columns and addressing layers |
US7283381B2 (en) | 2000-08-17 | 2007-10-16 | David Earl Butz | System and methods for addressing a matrix incorporating virtual columns and addressing layers |
JP4346322B2 (ja) * | 2003-02-07 | 2009-10-21 | 株式会社ルネサステクノロジ | 半導体装置 |
KR101115657B1 (ko) * | 2009-07-01 | 2012-02-15 | 한국야금 주식회사 | 홈 가공용 인서트 |
US8739100B2 (en) * | 2011-06-29 | 2014-05-27 | The Regents Of The University Of California | Distributed LC resonant tanks clock tree synthesis |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702025A (en) * | 1969-05-12 | 1972-11-07 | Honeywell Inc | Discretionary interconnection process |
US3833842A (en) * | 1970-03-09 | 1974-09-03 | Texas Instruments Inc | Modified tungsten metallization for semiconductor devices |
US3771217A (en) * | 1971-04-16 | 1973-11-13 | Texas Instruments Inc | Integrated circuit arrays utilizing discretionary wiring and method of fabricating same |
JPS492871A (de) * | 1972-04-22 | 1974-01-11 | ||
US3896482A (en) * | 1972-06-30 | 1975-07-22 | Ibm | Dynamic mosfet layout technique |
US3911289A (en) * | 1972-08-18 | 1975-10-07 | Matsushita Electric Ind Co Ltd | MOS type semiconductor IC device |
CA997481A (en) * | 1972-12-29 | 1976-09-21 | International Business Machines Corporation | Dc testing of integrated circuits and a novel integrated circuit structure to facilitate such testing |
GB1440512A (en) * | 1973-04-30 | 1976-06-23 | Rca Corp | Universal array using complementary transistors |
US3902188A (en) * | 1973-08-15 | 1975-08-26 | Rca Corp | High frequency transistor |
-
1975
- 1975-12-29 US US05/644,775 patent/US4032962A/en not_active Expired - Lifetime
-
1976
- 1976-11-11 GB GB47055/76A patent/GB1557790A/en not_active Expired
- 1976-11-19 FR FR7635301A patent/FR2337426A1/fr not_active Withdrawn
- 1976-12-08 DE DE19762655575 patent/DE2655575A1/de not_active Withdrawn
- 1976-12-16 JP JP51150413A patent/JPS6011470B2/ja not_active Expired
- 1976-12-17 CA CA268,098A patent/CA1064624A/en not_active Expired
- 1976-12-27 US US05/754,704 patent/US4080720A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005723A1 (de) * | 1978-05-25 | 1979-12-12 | International Business Machines Corporation | Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung |
Also Published As
Publication number | Publication date |
---|---|
GB1557790A (en) | 1979-12-12 |
JPS5282191A (en) | 1977-07-09 |
FR2337426A1 (fr) | 1977-07-29 |
CA1064624A (en) | 1979-10-16 |
US4080720A (en) | 1978-03-28 |
US4032962A (en) | 1977-06-28 |
JPS6011470B2 (ja) | 1985-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2655575A1 (de) | Kompakte monolithische halbleiterstruktur | |
DE2826847C2 (de) | Hochintegrierte Halbleiterschaltungsanordnung | |
DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
DE3423211C2 (de) | Halbleiterbauteil | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2235801A1 (de) | Monolithischer festwertspeicher und verfahren zur herstellung | |
DE2041343A1 (de) | Festwertspeicher mit einmaliger Einschreibemoeglichkeit | |
DE1614373B1 (de) | Monolithische integrierte Halbleiterschaltung | |
DE3486077T2 (de) | Integrierte halbleiterschaltungsanordnung. | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE2514012C2 (de) | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen | |
DE68916192T2 (de) | Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz. | |
DE3309223A1 (de) | Halbleiterelement mit integrierter schaltung | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
DE1937853C3 (de) | Integrierte Schaltung | |
DE2753320A1 (de) | Halbleiter-pnpn-kreuzpunktschalter | |
DE2852200A1 (de) | Integrierte logische schaltung | |
DE3230067A1 (de) | Permanentspeichervorrichtung | |
DE2263075C3 (de) | Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung | |
DE2848576C2 (de) | ||
DE2922926C2 (de) | Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor | |
DE2444589A1 (de) | Integrierte halbleiterschaltung | |
DE19902749A1 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE2855816A1 (de) | Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode | |
DE3850790T2 (de) | Gatematrix mit in Verbindungsgebiet begrabenem Transistor. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8130 | Withdrawal |