JPH0334570A - マスタースライス方式集積回路装置 - Google Patents
マスタースライス方式集積回路装置Info
- Publication number
- JPH0334570A JPH0334570A JP1169071A JP16907189A JPH0334570A JP H0334570 A JPH0334570 A JP H0334570A JP 1169071 A JP1169071 A JP 1169071A JP 16907189 A JP16907189 A JP 16907189A JP H0334570 A JPH0334570 A JP H0334570A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- elements
- wiring
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 239000011159 matrix material Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 abstract description 22
- 230000010354 integration Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マスタースライス方式集積回路装置に関し、
特に、集積度を向上させるための構造に関する。
特に、集積度を向上させるための構造に関する。
［従来の技術］
マスタースライス方式とは、−括して処理可能な拡散工
程迄を、あるいは電極引き出し用開孔部の形成工程迄を
終了したスライス（マスタースライス）を備蓄しておき
、配線工程においては、品積毎に異なるマスクを用いて
素子間を相互接続して異なる機能の集積回路装置を製造
する手法である。
程迄を、あるいは電極引き出し用開孔部の形成工程迄を
終了したスライス（マスタースライス）を備蓄しておき
、配線工程においては、品積毎に異なるマスクを用いて
素子間を相互接続して異なる機能の集積回路装置を製造
する手法である。
第４図は、この種従来のマスタースライス方式集積回路
装置の平面図であり、第５図は、そのＢ−Ｂ’線断面図
である。第４図、第５図に示すように、半導体基板１内
には各種拡散工程が施されて、バイポーラトランジスタ
などの素子２ａ、２ｂが形成されている。このうち２ａ
は、所要の回路を構成するために使用されている素子で
あり、また、２ｂは、ここでは使用する必要のない素子
である。素子２ａ、２ｂの各領域は、直接あるいは電極
引き出し用ポリシリコン電極を介してアルミニウム電極
５と接続されている。使用されていない素子２ｂのアル
ミニウム電極５は他の部分と接続されていないが、使用
されている素子２ａの各アルミニウム電極５は、所要の
回路を構成するためにアルミニウム配線６によって、他
の素子と接続されている。而して、このアルミニウム配
線６は、素子と素子との間に設けられた配線領域（チャ
ネル領域）に形成されている。
装置の平面図であり、第５図は、そのＢ−Ｂ’線断面図
である。第４図、第５図に示すように、半導体基板１内
には各種拡散工程が施されて、バイポーラトランジスタ
などの素子２ａ、２ｂが形成されている。このうち２ａ
は、所要の回路を構成するために使用されている素子で
あり、また、２ｂは、ここでは使用する必要のない素子
である。素子２ａ、２ｂの各領域は、直接あるいは電極
引き出し用ポリシリコン電極を介してアルミニウム電極
５と接続されている。使用されていない素子２ｂのアル
ミニウム電極５は他の部分と接続されていないが、使用
されている素子２ａの各アルミニウム電極５は、所要の
回路を構成するためにアルミニウム配線６によって、他
の素子と接続されている。而して、このアルミニウム配
線６は、素子と素子との間に設けられた配線領域（チャ
ネル領域）に形成されている。
［発明が解決しようとする課題］
上述した従来のマスタースライス方式集積回路装置では
、チャネル領域を確保するために、互いに隣り合う素子
と素子の間に一定のスペースをあけておく必要があった
。そのため、従来の集積回路装置では集積度を高めるこ
とができず大規模化が困難であった。
、チャネル領域を確保するために、互いに隣り合う素子
と素子の間に一定のスペースをあけておく必要があった
。そのため、従来の集積回路装置では集積度を高めるこ
とができず大規模化が困難であった。
［」題を解決するための手段］
本発明によるマスタースライス方式集積回路装置では、
複数の素子がマトリクス状に配置されており、それらの
素子のうち一部の素子は所要の回路を構成するために使
用されているが他の素子は使用されておらず、使用され
ていない素子の上は絶縁膜が形成されており、その領域
は使用されている素子の電極から伸びる配線に対する配
線領域として用いられている。
複数の素子がマトリクス状に配置されており、それらの
素子のうち一部の素子は所要の回路を構成するために使
用されているが他の素子は使用されておらず、使用され
ていない素子の上は絶縁膜が形成されており、その領域
は使用されている素子の電極から伸びる配線に対する配
線領域として用いられている。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す平面図であり、第２
図は、そのＡ−Ａ’線断面図であって、これらの図にお
いて、第４図、第５図の従来例の部分と共通する部分に
は同一の参照番号が付されているが、この実施例では、
従来例に比較して各素子間の間隔が狭くなされている。
図は、そのＡ−Ａ’線断面図であって、これらの図にお
いて、第４図、第５図の従来例の部分と共通する部分に
は同一の参照番号が付されているが、この実施例では、
従来例に比較して各素子間の間隔が狭くなされている。
そして、使用されていない素子２ｂにおいては、ポリシ
リコン電１ｆｔ３上およびｔＩｇｉ！取り出し用開孔部
４にはアルミニウム電極は形成されておらず、素子２ｂ
上にはポリシリコン電極３および開孔部４を覆って絶縁
膜７が形成されている。
リコン電１ｆｔ３上およびｔＩｇｉ！取り出し用開孔部
４にはアルミニウム電極は形成されておらず、素子２ｂ
上にはポリシリコン電極３および開孔部４を覆って絶縁
膜７が形成されている。
回路を構成するために使用される素子２ａにおいては、
ポリシリコン電極３上および電極取り出し用開孔部４に
はアルミニウム電極５が形成されており、このアルミニ
ウム電極５は、アルミニウム配線６を介して他の部分と
接続されている。その際、使用されていない素子２ｂの
領域上は配線領域となされ、配線６を配置するためのス
ペースを提供している。
ポリシリコン電極３上および電極取り出し用開孔部４に
はアルミニウム電極５が形成されており、このアルミニ
ウム電極５は、アルミニウム配線６を介して他の部分と
接続されている。その際、使用されていない素子２ｂの
領域上は配線領域となされ、配線６を配置するためのス
ペースを提供している。
この集積回路装置は次のように製造される。すなわち、
所定の拡散工程が完了し電極取り出し用ポリシリコン電
極３が形成されているウェハに対してフォトエツチング
を行って、電極取り出し用開孔部４を開孔しておく。配
線工程を実施するに先立って、使用されない素子２ｂ上
に少なくともポリシリコン電極３および開孔部４を覆う
ように絶縁膜７を形成する。続いて、アルミニウムを堆
積し、これにフォトエツチングを施して、使用される素
子２ａに対してアルミニウム電極５を形成するとともに
アルミニウム配線６を形成する。
所定の拡散工程が完了し電極取り出し用ポリシリコン電
極３が形成されているウェハに対してフォトエツチング
を行って、電極取り出し用開孔部４を開孔しておく。配
線工程を実施するに先立って、使用されない素子２ｂ上
に少なくともポリシリコン電極３および開孔部４を覆う
ように絶縁膜７を形成する。続いて、アルミニウムを堆
積し、これにフォトエツチングを施して、使用される素
子２ａに対してアルミニウム電極５を形成するとともに
アルミニウム配線６を形成する。
第３図は、本発明の他の実施例を示す断面図である。こ
の実施例では、アルミニウム配線６上に眉間絶縁膜８を
介して第２層アルミニウム配線９が形成されて、アルミ
ニウム２層配線構造になされている。この実施例では、
先の実施例と比較して配線の自由度が増すとともに、チ
ャネル領域をより狭くすることができるのでより高集積
化が可能である。
の実施例では、アルミニウム配線６上に眉間絶縁膜８を
介して第２層アルミニウム配線９が形成されて、アルミ
ニウム２層配線構造になされている。この実施例では、
先の実施例と比較して配線の自由度が増すとともに、チ
ャネル領域をより狭くすることができるのでより高集積
化が可能である。
［発明の効果］
以上説明したように、本発明は、マスタースライス方式
集積回路装置において、使用されていない素子上に絶縁
膜を形成し、この素子の領域上も配線領域として用いる
ものであるので、本発明によれば、素子間の間隔を狭く
することが可能となり、集積回路装置の集積度を向上さ
せることができる。
集積回路装置において、使用されていない素子上に絶縁
膜を形成し、この素子の領域上も配線領域として用いる
ものであるので、本発明によれば、素子間の間隔を狭く
することが可能となり、集積回路装置の集積度を向上さ
せることができる。
第１図は、本発明の一実施例を示す平面図、第２図は、
第１図のＡ−Ａ’線断面図、第３図は、本発明の他の実
施例を示す断面図、第４図は、従来例を示す平面図、第
５図は、第４図のＢ−Ｂ’線断面図である。 １・・・半導体基板、 ２ａ・・・使用されている素
子、 ２ｂ・・・使用されていない素子、 ３・・
・ポリシリコン電極、 ４・・・電極引き出し用開孔
部、 ５・・・アルミニウム電極、 ６・・・アル
ミニウム配線、 ７・・・絶縁膜、 ８・・・層間
絶縁膜、 ９・・・第２層アルミニウム配線。
第１図のＡ−Ａ’線断面図、第３図は、本発明の他の実
施例を示す断面図、第４図は、従来例を示す平面図、第
５図は、第４図のＢ−Ｂ’線断面図である。 １・・・半導体基板、 ２ａ・・・使用されている素
子、 ２ｂ・・・使用されていない素子、 ３・・
・ポリシリコン電極、 ４・・・電極引き出し用開孔
部、 ５・・・アルミニウム電極、 ６・・・アル
ミニウム配線、 ７・・・絶縁膜、 ８・・・層間
絶縁膜、 ９・・・第２層アルミニウム配線。
Claims (2)
- （１）複数の素子がマトリクス状に配置され、該複数の
素子は回路を構成するのに使用されていない素子と所要
の回路を構成するために使用されている素子とに分けら
れているマスタースライス方式集積回路装置において、
前記使用されていない素子上には絶縁膜が形成されてお
り、前記使用されていない素子の領域上は前記使用され
ている素子の電極から伸びる配線のための配線領域とな
されていることを特徴とするマスタースライス方式集積
回路装置。 - （２）複数の素子がマトリクス状に配置され、該複数の
素子は回路を構成するのに使用されていない素子と所要
の回路を構成するために使用されている素子とに分けら
れているマスタースライス方式集積回路装置において、
前記使用されていない素子上には、該素子の電極引き出
し用ポリシリコン電極および電極引き出し用開孔部を覆
う絶縁膜が形成されており、前記使用されていない素子
の領域上は前記使用されている素子の電極引き出し用ポ
リシリコン電極および電極引き出し用開孔部から伸びる
配線のための配線領域となされていることを特徴とする
マスタースライス方式集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169071A JPH0334570A (ja) | 1989-06-30 | 1989-06-30 | マスタースライス方式集積回路装置 |
| US07/547,000 US5046160A (en) | 1989-06-30 | 1990-07-02 | Masterslice integrated circuit device having an improved wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169071A JPH0334570A (ja) | 1989-06-30 | 1989-06-30 | マスタースライス方式集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334570A true JPH0334570A (ja) | 1991-02-14 |
Family
ID=15879789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169071A Pending JPH0334570A (ja) | 1989-06-30 | 1989-06-30 | マスタースライス方式集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5046160A (ja) |
| JP (1) | JPH0334570A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050037233A (ko) * | 2003-10-17 | 2005-04-21 | 엘에스전선 주식회사 | 냉동기의 오일 회수장치 |
| JP2008145100A (ja) * | 2008-02-25 | 2008-06-26 | Daikin Ind Ltd | 冷凍装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134436A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | マスタスライスｌｓｉ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492796B1 (ja) * | 1969-02-28 | 1974-01-22 | ||
| US3999214A (en) * | 1974-06-26 | 1976-12-21 | Ibm Corporation | Wireable planar integrated circuit chip structure |
| US4001869A (en) * | 1975-06-09 | 1977-01-04 | Sprague Electric Company | Mos-capacitor for integrated circuits |
| US4032962A (en) * | 1975-12-29 | 1977-06-28 | Ibm Corporation | High density semiconductor integrated circuit layout |
-
1989
- 1989-06-30 JP JP1169071A patent/JPH0334570A/ja active Pending
-
1990
- 1990-07-02 US US07/547,000 patent/US5046160A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134436A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | マスタスライスｌｓｉ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050037233A (ko) * | 2003-10-17 | 2005-04-21 | 엘에스전선 주식회사 | 냉동기의 오일 회수장치 |
| JP2008145100A (ja) * | 2008-02-25 | 2008-06-26 | Daikin Ind Ltd | 冷凍装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5046160A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0334570A (ja) | マスタースライス方式集積回路装置 | |
| US3643139A (en) | Integrated circuit having four mosfet devices arranged in a circle surrounding a guard diffusion | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| JPS58116757A (ja) | マスタスライスｌｓｉ | |
| JPS5951143B2 (ja) | Ｍｉｓ形半導体装置 | |
| JPH1065148A (ja) | 半導体装置及びその製造方法 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS6123665B2 (ja) | ||
| JP2003060174A (ja) | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 | |
| JPH061776B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPH06151786A (ja) | マスタースライス方式集積回路装置 | |
| JPS5877248A (ja) | 半導体装置 | |
| JPS62266850A (ja) | マスタスライスｌｓｉ | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| US3561108A (en) | Alternated orientation of chips on semiconductor wafers | |
| JPH04177762A (ja) | 半導体装置 | |
| JPH0534833B2 (ja) | ||
| JPH04368175A (ja) | マスタスライスｌｓｉ | |
| JPH03145154A (ja) | 半導体装置 | |
| JPH0661341A (ja) | アナログアレイ方式集積回路 | |
| JPH03145153A (ja) | 半導体装置 | |
| JPH08279556A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6097660A (ja) | 半導体装置 | |
| JPH04120230U (ja) | 半導体装置 |