JPS5877248A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5877248A JPS5877248A JP17603281A JP17603281A JPS5877248A JP S5877248 A JPS5877248 A JP S5877248A JP 17603281 A JP17603281 A JP 17603281A JP 17603281 A JP17603281 A JP 17603281A JP S5877248 A JPS5877248 A JP S5877248A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層配線よシなる半導体装置に係り、特に多層
配線構造の半導体装置における多層配線間の配線におけ
る接続に関するものである。
配線構造の半導体装置における多層配線間の配線におけ
る接続に関するものである。
従来、半導体集積回路において、集積度を高くする方法
として、スケール・ダウンによる方法がとられている。
として、スケール・ダウンによる方法がとられている。
それは素子の縮少化としては十分効果があるが、しかし
、素子と素子を結線するた′めの配線においては、単に
スケール・ダ・ランによる配線長・配線幅の縮少にとど
まる。しかも配線に必要な領域は素子部に比べ大きく、
該領域を改善すれば、更に集積度が上がることが期待さ
れる。
、素子と素子を結線するた′めの配線においては、単に
スケール・ダ・ランによる配線長・配線幅の縮少にとど
まる。しかも配線に必要な領域は素子部に比べ大きく、
該領域を改善すれば、更に集積度が上がることが期待さ
れる。
又、最近マスター・スーライスによる製品開発がさかん
であり、該マスター・スライスにおいては素子の拡散領
域が固定され、反復パターンが敷き詰められ、該パター
ンを配線パターンにて結線し、回路を構成する。この場
合多層配線にすることにより、内部素子の利用率を高め
、回路の集積度を上げるに大きな効果をもつ。
であり、該マスター・スライスにおいては素子の拡散領
域が固定され、反復パターンが敷き詰められ、該パター
ンを配線パターンにて結線し、回路を構成する。この場
合多層配線にすることにより、内部素子の利用率を高め
、回路の集積度を上げるに大きな効果をもつ。
ここで、従来例として３１ｍの多層配ｍについて説明す
る。第１図人は、３層多層配線の平面図である。第１図
Ｂは、第１図人のｌｔｎ面の断面図である。この例では
、第１層はポリシリコン１、第２層はアルζニウム２、
第３層もアルミニウム３による導電層によって構成され
ている吃のとする。
る。第１図人は、３層多層配線の平面図である。第１図
Ｂは、第１図人のｌｔｎ面の断面図である。この例では
、第１層はポリシリコン１、第２層はアルζニウム２、
第３層もアルミニウム３による導電層によって構成され
ている吃のとする。
そこで、従来の製造方法について説明すると、シリコン
基板上に拡散等により不純物領域を構成し半導体素子を
形成する。該基板上に酸化膜等を゛成長し、該酸化膜上
にポリシリコン１で配線する。
基板上に拡散等により不純物領域を構成し半導体素子を
形成する。該基板上に酸化膜等を゛成長し、該酸化膜上
にポリシリコン１で配線する。
該ポリシリコン１上にリンガラス（ＰＳＧ）の層し
聞納縁膜４を気相成長２．その後ポリシリコン１の膜厚
による段差の緩和の為熱処理して段差になだらかな傾斜
をもたせ、第２層目のメタルであるアルミニウム２の蒸
着のステップカバレージを良くする。そして該層間絶縁
膜４にコンタクトホール６を設け、第２層のアルミニウ
ム２を蒸着し、ポリシリコンと選択的にコンタクトをと
り配線をする。つぎに該第２層メタル２上にプラズマ窒
化膜５の絶縁膜を成長し、第２層メタル（アルミニウム
）２と、第３層メタル（アルミニウム）３を層間分離す
る。この場合の絶縁膜は、成長温度が低く、多層によっ
て生じる段差のステップカバレージの良いものが選ばれ
る。該絶縁膜５上に第３層メタルであるアルミニウム３
を成長し、第２層メタル２と選択的にコンタクトを設は
配線し、回路の配線を完了する。この場合、第１１−１
と第３層３のコンタクトは第２層メタル２を介して接続
することになる。すなわち、第１層１と第２層２間の層
間絶縁膜４の膜厚１．０μｍ及び第２層２と第３層３間
の層間絶縁膜５の膜厚１．０μｍであり針２μｍの厚さ
になり第３層のステップカッく−レージが問題になり、
第１層ポリシリコン１と第３層メタル３の直接結線は困
難である。そこで第１図人、第１図Ｂに示す如く、第２
層メタル２を介して第１層ポリシリコン１と第３層メタ
ル３を接続することになる。仁の場合第２の層間絶縁膜
５のコンタクトホールは他の層間絶縁膜４及び配線層１
．２による段差がなく、平坦部でなければ第３層メタル
のステップカバレージが悪くなり接続部が断線する。、
そこで、第１の層間絶縁膜４のコンタクトホール６のエ
ツジと第２の層間絶縁膜５のコンタクトホール７のエツ
ジの距離Ｘを十分離す必要があり、集積度の低下をまね
く。
による段差の緩和の為熱処理して段差になだらかな傾斜
をもたせ、第２層目のメタルであるアルミニウム２の蒸
着のステップカバレージを良くする。そして該層間絶縁
膜４にコンタクトホール６を設け、第２層のアルミニウ
ム２を蒸着し、ポリシリコンと選択的にコンタクトをと
り配線をする。つぎに該第２層メタル２上にプラズマ窒
化膜５の絶縁膜を成長し、第２層メタル（アルミニウム
）２と、第３層メタル（アルミニウム）３を層間分離す
る。この場合の絶縁膜は、成長温度が低く、多層によっ
て生じる段差のステップカバレージの良いものが選ばれ
る。該絶縁膜５上に第３層メタルであるアルミニウム３
を成長し、第２層メタル２と選択的にコンタクトを設は
配線し、回路の配線を完了する。この場合、第１１−１
と第３層３のコンタクトは第２層メタル２を介して接続
することになる。すなわち、第１層１と第２層２間の層
間絶縁膜４の膜厚１．０μｍ及び第２層２と第３層３間
の層間絶縁膜５の膜厚１．０μｍであり針２μｍの厚さ
になり第３層のステップカッく−レージが問題になり、
第１層ポリシリコン１と第３層メタル３の直接結線は困
難である。そこで第１図人、第１図Ｂに示す如く、第２
層メタル２を介して第１層ポリシリコン１と第３層メタ
ル３を接続することになる。仁の場合第２の層間絶縁膜
５のコンタクトホールは他の層間絶縁膜４及び配線層１
．２による段差がなく、平坦部でなければ第３層メタル
のステップカバレージが悪くなり接続部が断線する。、
そこで、第１の層間絶縁膜４のコンタクトホール６のエ
ツジと第２の層間絶縁膜５のコンタクトホール７のエツ
ジの距離Ｘを十分離す必要があり、集積度の低下をまね
く。
本発明の目的は、このような従来の半導体装置の欠点を
除き、集積度の向上した半導体装置を提供することにあ
る。
除き、集積度の向上した半導体装置を提供することにあ
る。
本発明は第１層間絶縁膜のコンタクトホール領域を大き
くし、該領域部に第２の層間絶縁膜のコンタクトホール
を形成し、第１導電層と第３導電層を第２の導電層を介
して、しかも集積度を下げることなく接続することを特
徴とする半導体装置にある。
くし、該領域部に第２の層間絶縁膜のコンタクトホール
を形成し、第１導電層と第３導電層を第２の導電層を介
して、しかも集積度を下げることなく接続することを特
徴とする半導体装置にある。
以乍、本発明の実施例を図面を用いて説明する。
第２図人は、本発明実施例の半導体装置の１ンタクト部
の平面図を、第２図Ｂは第２図人におけるｓｔ面での断
面図である。
の平面図を、第２図Ｂは第２図人におけるｓｔ面での断
面図である。
本発明の実施例においても、第１！−はボリン１」コｙ
ｘｉ、第ｚ層はアルミニウム１２、第３層もアルミニウ
ム１３による導電層によって構成されているものとする
。
ｘｉ、第ｚ層はアルミニウム１２、第３層もアルミニウ
ム１３による導電層によって構成されているものとする
。
本発明の詳細な説明すると、先ずシリコン基板上に拡散
等により不純物領域を構成し、半導体素子を形成する、
該基板上に酸化膜等を成長し、該酸化膜上にポリシリコ
ン１１で配線する。該ポリシリコン上にリンガラス（Ｐ
ＥＧ）１４の絶縁膜を気相成長し、その後ポリシリコン
１１の膜厚による段差緩和の為の熱処理をして段差にな
だらかな傾斜をもたせ、第２層メタルであるアルミニウ
ム１２蒸差のステップカバレージを良くする。
等により不純物領域を構成し、半導体素子を形成する、
該基板上に酸化膜等を成長し、該酸化膜上にポリシリコ
ン１１で配線する。該ポリシリコン上にリンガラス（Ｐ
ＥＧ）１４の絶縁膜を気相成長し、その後ポリシリコン
１１の膜厚による段差緩和の為の熱処理をして段差にな
だらかな傾斜をもたせ、第２層メタルであるアルミニウ
ム１２蒸差のステップカバレージを良くする。
そし【第２層メタル１２と前工程で形成されたポリシリ
コンと選択的にコンタクト１６を設ける。
コンと選択的にコンタクト１６を設ける。
この場合、該コンタクトホール１６中に、第２の崩関絶
縁膜のコンタクトホール１７が入る為、該コンタクトホ
ール１７より大きなコンタクトホール１６である必要が
ある。次に第２層メタル１２を蒸着し、配線をする。
縁膜のコンタクトホール１７が入る為、該コンタクトホ
ール１７より大きなコンタクトホール１６である必要が
ある。次に第２層メタル１２を蒸着し、配線をする。
ソシて、第２層メタル１２上にプラズマ窒化膜１５の絶
縁膜を成長し、第２層メタル１２と第３層メタル１３を
層間盆離する。層間分離後選択的にコンタクトホール１
７を設は第３層メタルとの結線をする。この場合第１層
ポリシリコン１１と第３層メタル１３を第２層メタルを
介して結線するときけ第２の層間絶縁膜１５のコンタク
トホール１７は第１層間絶縁膜１４のコンタクＬホール
１６の実効的に内部に入りていなければ、第１の層間絶
縁膜１４の段差を受け、第３層メタルのステップカバレ
ージが悪く断線する。従って、第２層間絶縁膜のコンタ
クトホール１７は第１層間絶縁膜のコンタクトホール１
６より小さく、かつ、該コンタクトホール１６の内に入
っていなければならない。そして、第３の層メタルを蒸
着し、結線を完了する。
縁膜を成長し、第２層メタル１２と第３層メタル１３を
層間盆離する。層間分離後選択的にコンタクトホール１
７を設は第３層メタルとの結線をする。この場合第１層
ポリシリコン１１と第３層メタル１３を第２層メタルを
介して結線するときけ第２の層間絶縁膜１５のコンタク
トホール１７は第１層間絶縁膜１４のコンタクＬホール
１６の実効的に内部に入りていなければ、第１の層間絶
縁膜１４の段差を受け、第３層メタルのステップカバレ
ージが悪く断線する。従って、第２層間絶縁膜のコンタ
クトホール１７は第１層間絶縁膜のコンタクトホール１
６より小さく、かつ、該コンタクトホール１６の内に入
っていなければならない。そして、第３の層メタルを蒸
着し、結線を完了する。
本発明による効果として、第１層と第３層を垂直方向に
接続する為結線領域が小さくて済む。従って第２層の配
線チャネル・第３層の配線チャネルが多くなり、回路構
成上・集積度が向上する。
接続する為結線領域が小さくて済む。従って第２層の配
線チャネル・第３層の配線チャネルが多くなり、回路構
成上・集積度が向上する。
第１図人は従来の半導体装置のコンタクト部の平面図を
示し、第１図Ｂはその断面図を示す。第２図人は本発明
の実施例の半導体装置のコンタクト部の平面図を示し、
第２図Ｂはその断面図を示す。 なお図において、１・・・・・・ポリシリコン、２・・
・・・・第１アルミニウム、３・・・・・・第２アルξ
ニウム、４・・・・・・、リンガラス（ＰＳＧ）、５・
・・・・・プラズマ窒化膜、６・・・・・・コンタクト
ホール、７・・・・・・コンタクトホール、１１・・・
・・・ポリシリコン、１２・・・・・・第１アルミニウ
ム、１３・・・・・・第２アルミニウム、１４・・・・
・・リンガラス、１シ・・・・・・プラズマ窒化膜、１
６・・・・・・コンタクトホール、１７・・・・・・コ
ンタクトホール、である。 第１＠Ａ 早 ｆ 図す 第２図人 第 ２ 図ｂ
示し、第１図Ｂはその断面図を示す。第２図人は本発明
の実施例の半導体装置のコンタクト部の平面図を示し、
第２図Ｂはその断面図を示す。 なお図において、１・・・・・・ポリシリコン、２・・
・・・・第１アルミニウム、３・・・・・・第２アルξ
ニウム、４・・・・・・、リンガラス（ＰＳＧ）、５・
・・・・・プラズマ窒化膜、６・・・・・・コンタクト
ホール、７・・・・・・コンタクトホール、１１・・・
・・・ポリシリコン、１２・・・・・・第１アルミニウ
ム、１３・・・・・・第２アルミニウム、１４・・・・
・・リンガラス、１シ・・・・・・プラズマ窒化膜、１
６・・・・・・コンタクトホール、１７・・・・・・コ
ンタクトホール、である。 第１＠Ａ 早 ｆ 図す 第２図人 第 ２ 図ｂ
Claims (1)
- 半導体基板上に形成された半導体素子を結線する為の第
１．第２および第３の導電層が前記基板上からこの順に
絶縁層を介して積層されている半導体装置において、該
第１導電層と該第３導電層とを該第２導電層を介して接
続したコンタクト部が設けられ、該第１導電層と該第２
導電層間の絶縁層のコンタクト穴よシ該第２導電層と該
第３導電層間の絶縁層のコンタクト穴がより小さく開口
されていることを特徴、とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17603281A JPS5877248A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17603281A JPS5877248A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877248A true JPS5877248A (ja) | 1983-05-10 |
Family
ID=16006528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17603281A Pending JPS5877248A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259292A (ja) * | 1992-03-11 | 1993-10-08 | Mitsubishi Electric Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 |
-
1981
- 1981-11-02 JP JP17603281A patent/JPS5877248A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259292A (ja) * | 1992-03-11 | 1993-10-08 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5877248A (ja) | 半導体装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH0290668A (ja) | 半導体装置 | |
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH03278533A (ja) | 半導体集積回路装置 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPS61203653A (ja) | 配線の接続方法 | |
| JPS60119753A (ja) | 半導体装置の製造方法 | |
| JPH06151610A (ja) | 集積回路装置の多層配線構造 | |
| JPS62176154A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62174950A (ja) | 半導体集積回路装置 |