JPH06151610A - 集積回路装置の多層配線構造 - Google Patents

集積回路装置の多層配線構造

Info

Publication number
JPH06151610A
JPH06151610A JP32594792A JP32594792A JPH06151610A JP H06151610 A JPH06151610 A JP H06151610A JP 32594792 A JP32594792 A JP 32594792A JP 32594792 A JP32594792 A JP 32594792A JP H06151610 A JPH06151610 A JP H06151610A
Authority
JP
Japan
Prior art keywords
wiring layers
wiring
layer
integrated circuit
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32594792A
Other languages
English (en)
Inventor
Masahiko Nagura
雅彦 名倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP32594792A priority Critical patent/JPH06151610A/ja
Publication of JPH06151610A publication Critical patent/JPH06151610A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 集積回路装置の多層配線構造において、集積
度を低下させずに上方配線層のステップカバレージを向
上させる。 【構成】半導体基板10の表面を覆う絶縁膜12の上に
1層目の配線層14A,14Bを微小スペース隔てて並
設すると共に、その上に層間絶縁膜16を介して2層目
の配線層18A,18Bを微小スペース隔てて並設す
る。微小スペースを5[μm]以下とすると、スペース
中央間距離Dを1[μm]以上に設定して配線層18
A,18Bを形成することにより配線層18A,18B
上に層間絶縁膜20を形成したときの段差を軽減する。
絶縁膜20上に配線層18A,18Bと交差するように
3層目の配線層22を形成すると、良好なステップカバ
レージが得られる。下方の隆起部は、配線層14A,1
4Bの代りにゲート電極層又は素子分離絶縁層等で形成
してもよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSI等の集積回路
装置の多層配線構造に関し、特に下方配線層の重なりを
制御することにより集積度を低下させずに上方配線層の
ステップカバレージ(段差被覆性)の向上を図ったもの
である。
【0002】
【従来の技術】従来、集積回路装置の多層配線構造とし
ては、図2に示すものが知られている。図2において、
集積回路基板としての半導体基板10の表面を覆う絶縁
膜12の上には1層目の配線層14A,14Bが並設さ
れると共に、これらの配線層の上には層間絶縁膜16を
介して2層目の配線層18A,18Bが並設される。そ
して、配線層18A,18Bの上には層間絶縁膜20を
介して配線層18A,18Bと交差するように3層目の
配線層22が形成される。
【0003】一方、他の多層配線構造としては、下方配
線層又は素子分離絶縁層との重なりを避けて上方配線層
を配置することにより上方配線層の上に更に層間絶縁膜
を形成したときの段差を軽減したものが知られている
(例えば、特開平3−257929号公報、特開平4−
97529号公報等参照)。
【0004】
【発明が解決しようとする課題】図2の従来構造におい
て、配線層14A,14B間のスペース及び配線層18
A,18B間のスペースをいずれも5[μm]以下に微
小に設定すると、配線層18A,18Bの上に絶縁膜2
0を形成したときの段差が大きくなり、絶縁膜20の上
に配線層22を形成したときのステップカバレージが悪
化する。すなわち、図3の点Pで示すようにワーストス
テップカバレージ率(最も悪い段差被覆率)は30
[%]以下に低下し、極端な場合は図2に示すように断
線状態(ワーストステップカバレージ率がゼロの状態)
となる。
【0005】このような問題点を解決するため、上記し
た他の多層配線構造に従って配線層14A,14Bとの
重なりを避けて配線層18A,18Bを配置する(具体
的には配線層14A,14B間のスペースの上方に配線
層18Aを配置する)ことが考えられる。しかし、この
ようにすると、例えば配線層14A,14B間のスペー
スや配線層18A,18B間のスペースを拡大する必要
が生じ、配線パターンの微細化乃至高集積化の要求に反
することになる。
【0006】また、配線層14A,14B間にダミーパ
ターンを形成し、凹部を埋める手法も考えられるが、配
線層14A,14B間のスペースを拡大する必要が生じ
ると共に工程数が増加するので、好ましくない。
【0007】この発明の目的は、高い集積度を維持しつ
つ上方配線層のステップカバレージを改善できる新規な
多層配線構造を提供することにある。
【0008】
【課題を解決するための手段】この発明は、集積回路基
板の表面に複数の細長い隆起部を第1の微小スペース隔
てて並設すると共に、前記複数の隆起部の上に第1の層
間絶縁膜を介して該隆起部に沿い且つ重なるように複数
の第1の配線層を第2の微小スペース隔てて並設し、前
記複数の第1の配線層の上に第2の絶縁膜を介して該第
1の配線層と交差するように第2の配線層を形成した部
分がある集積回路装置の多層配線構造において、前記第
1及び第2の微小スペースがいずれも5[μm]以下で
ある場合は、前記第1及び第2の微小スペースの中央間
の距離が1[μm]以上になるように前記隆起部と前記
第1の配線層との重なりを設定したことを特徴とするも
のである。
【0009】
【作用】この発明の構成によると、下方の隆起部に対し
て第1の配線層を1[μm]以上ずらして形成すること
により第2の配線層のステップカバレージを改善するこ
とができる。また、第1の配線層を隆起部間のスペース
内に配置するものではないので、該スペースを特に拡大
する必要がなく、集積度の低下を免れることができる。
その上、ダミーパターンを形成するものではないので、
工程数の増加を免れることができる。
【0010】
【実施例】図1は、この発明の一実施例に係る半導体集
積回路装置の多層配線構造を示すものである。
【0011】図1において、集積回路基板としてのシリ
コン等の半導体基板10の表面には、シリコンオキサイ
ド等の絶縁膜12が形成され、絶縁膜12の上には、1
層目の配線層14A,14Bが微小スペース隔てて並設
される。配線層14A,14Bは、例えばポリシリコン
又はポリサイド(ポリシリコン層上にシリサイドを堆積
したもの)からなるゲート電極・配線層であってもよい
し、Al合金等からなる通常の配線層であってもよい。
【0012】配線層14A,14Bの上には、層間絶縁
膜16を介して2層目の配線層18A,18Bが微小ス
ペース隔てて並設される。配線層18A,18Bは、A
l合金等からなるもので、配線層14に沿い且つ重なる
ように形成される。
【0013】配線層18A,18Bの上には、層間絶縁
膜20を介して3層目の配線層22が配線層18A,1
8Bと交差するように形成される。配線層22は、Al
合金等からなるものである。
【0014】上記のような多層配線構造において、配線
層14A,14B間の微小スペース及び配線層18A,
18B間の微小スペースはいずれも5[μm]以下に設
定される。また、これらの微小スペースの中央間の距離
Dが1[μm]以上になるように配線層14A,14B
と配線層18A,18Bとの重なりが設定される。
【0015】図3は、スペース中央間距離Dとワースト
ステップカバレージ率との関係を示すもので、D=1
[μm]以上になると、80〜85[%]以上の良好な
ステップカバレージが得られることがわかる。
【0016】上記実施例では、配線層18A,18Bの
下方の隆起部を配線層14A,14Bで構成したが、こ
れは素子分離絶縁層にしてもよく、この場合に配線層1
8A,18Bをゲート配線層としてもよい。また、この
発明は、4層以上の多層配線構造にも適用可能であり、
この場合には、十分なステップカバレージを確保したい
配線層より下の2層が図1に関して前述した条件を満た
すようにすればよい。
【0017】
【発明の効果】以上のように、この発明によれば、基板
上で隆起部の上方に第1の配線層を介して第2の配線層
を配置した多層配線構造において、隆起部と第1の配線
層との重なりを制御することにより第2の配線層のステ
ップカバレージを改善するようにしたので、高集積且つ
高信頼の集積回路装置を実現できる効果が得られるもの
である。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る多層配線構造を示
す基板断面図である。
【図2】 従来の多層配線構造の一例を示す基板断面図
である。
【図3】 スペース中央間距離とワーストステップカバ
レージ率との関係を示すグラフである。
【符号の説明】
10:半導体基板、12,16,20:絶縁膜、14
A,14B,18A,18B,22:配線層、D:スペ
ース中央間距離。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路基板の表面に複数の細長い隆起
    部を第1の微小スペース隔てて並設すると共に、前記複
    数の隆起部の上に第1の層間絶縁膜を介して該隆起部に
    沿い且つ重なるように複数の第1の配線層を第2の微小
    スペース隔てて並設し、前記複数の第1の配線層の上に
    第2の絶縁膜を介して該第1の配線層と交差するように
    第2の配線層を形成した部分がある集積回路装置の多層
    配線構造において、 前記第1及び第2の微小スペースがいずれも5[μm]
    以下である場合は、前記第1及び第2の微小スペースの
    中央間の距離が1[μm]以上になるように前記隆起部
    と前記第1の配線層との重なりを設定したことを特徴と
    する集積回路装置の多層配線構造。
JP32594792A 1992-11-11 1992-11-11 集積回路装置の多層配線構造 Pending JPH06151610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32594792A JPH06151610A (ja) 1992-11-11 1992-11-11 集積回路装置の多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32594792A JPH06151610A (ja) 1992-11-11 1992-11-11 集積回路装置の多層配線構造

Publications (1)

Publication Number Publication Date
JPH06151610A true JPH06151610A (ja) 1994-05-31

Family

ID=18182386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32594792A Pending JPH06151610A (ja) 1992-11-11 1992-11-11 集積回路装置の多層配線構造

Country Status (1)

Country Link
JP (1) JPH06151610A (ja)

Similar Documents

Publication Publication Date Title
JPH06105709B2 (ja) 半導体集積回路装置
JP2752863B2 (ja) 半導体装置
JPH06151610A (ja) 集積回路装置の多層配線構造
JPS63143845A (ja) 半導体集積回路装置
JP3104345B2 (ja) 半導体装置
JP3178894B2 (ja) 半導体装置
JP2508831B2 (ja) 半導体装置
JPH10321623A (ja) 半導体装置及びその製造方法
JPH05226475A (ja) 半導体装置の製造方法
JPH04186828A (ja) 半導体装置
JPS62104138A (ja) 半導体装置
JPS594051A (ja) 半導体素子
JP3031137B2 (ja) 絶縁物分離半導体装置
JPS61112349A (ja) 半導体集積回路装置
JPH10154808A (ja) 半導体装置およびその製造方法
JP2758729B2 (ja) 半導体装置
JPH0449675A (ja) 半導体装置
JPS62104052A (ja) 半導体装置
JPH05343546A (ja) 半導体集積回路
JPS5877248A (ja) 半導体装置
JPH03116852A (ja) 半導体装置
JPH04345052A (ja) 半導体装置
JPH05267595A (ja) 半導体装置の製造方法
JPS62156834A (ja) 半導体集積回路装置
JPS6043845A (ja) 多層配線部材の製造方法