JPS61112349A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS61112349A
JPS61112349A JP23310784A JP23310784A JPS61112349A JP S61112349 A JPS61112349 A JP S61112349A JP 23310784 A JP23310784 A JP 23310784A JP 23310784 A JP23310784 A JP 23310784A JP S61112349 A JPS61112349 A JP S61112349A
Authority
JP
Japan
Prior art keywords
insulating film
film
conductive layer
insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23310784A
Other languages
English (en)
Inventor
Tatsuo Itagaki
板垣 達夫
Fumiyuki Kanai
史幸 金井
Toshifumi Takeda
敏文 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23310784A priority Critical patent/JPS61112349A/ja
Publication of JPS61112349A publication Critical patent/JPS61112349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、複数の導電層の間を絶縁する技術に関するも
のであり、特に半導体集積回路装置に設けられる絶縁膜
の平坦化技術に適用して有効な技術に関するものである
〔背景技術〕
半導体集積回路装置II(IC)は、その高集積化。
高速度化が進むに伴って、導電層および絶縁膜をそれら
を交互に複数層重ねて多層に構成する傾向にある。導電
層および絶縁膜が多層になるに従って、導電層間に設け
られる絶縁膜の平坦化が重要な技術的7a題となる。こ
れは、絶縁膜の凹凸が大きいとアルミニウムの段差被着
性が良好でないために、アルミニウムからなる導電層の
断線を生じるからである。前記段差を緩和するために良
好に平坦化を行なうことのできる有機物によって導電層
間の絶縁膜を形成する技術が知られている。
本発明者は、前記有機物を用いて形成した絶縁膜を検討
した結果、有機物は分子樒造があらく良好な耐湿性を得
ることが困難であるので、8電層を水分から保護するこ
とが難しいという問題点を見い出した。
なお、心電層間に設けられる絶縁膜を有機物を用いて形
成する技術については、工業調査会発行「電子材料J、
1984年6月号、P75乃至P76に記載されている
〔発明の目的〕
本発明の目的は、心電層間に設けられる絶縁膜の耐湿性
および平坦性を向上することが可能な技術を提供するこ
とにある。
なお、本発明の前記ならびにその他の目的と新規な特徴
は、本明細書の記述および添付図面によって明らかにな
るであろう。
〔発明の概要〕
本願によって開示される発明のうち代表的なものの概要
を簡単に説明すれば、以下のとおりである。
すなわち、有機物からなる第1絶縁膜と、その次に本発
明の構成について、実施例とともに説明する。
なお、実施例を説明するための全図において。
同一機能を有するものは同一符号を付してそのくり返し
の説明は、省略する。
〔実施例■〕
第1図は、本発明の実施例■のICの要部断面図である
第1図において、1はP−型単結晶シリコンからなる半
導体基板であり、その所定の主面部にフィールド絶縁膜
2と、P0型チャネルストッパ領域3とが設けである。
4はMISFETであり、ゲート絶縁膜5、ゲート電極
6.ソース領域またはドレイン領域として用いられるn
4″型半導体領域7およびゲート電極6の下のチャネル
領域(半導体基板1)とから構成しである。ゲート電極
6は、他のMISFETのソース領域またはドレイン領
域(図示していない)に電気的に、接続しである。  
           1ぐ、8はシリコン酸化膜から
なる絶縁膜であり、ゲート電極6を覆って半導体基板1
上の全面に設けである。
9は導電層であり、絶縁膜8上を延在して設けである。
導電層9Aは、一端が接続孔10を通してMISFET
4の一方の半導体領域6に電気的に接続され、他端が他
のMISFETのゲート電極に電気的に接続しである。
導電層9Bは、一端が接続孔10を通してMISFET
4の前記と異なる半導体領域6に電気的に接続され、他
端がVss電位(例えばO(Vl )の電源に接続しで
ある。導電層9は、蒸着によって得たシリコンを含有す
るアルミニウムを用い、0.4〜1μm程度の膜厚に形
成しである。
11は絶縁膜であり、導電層9を覆って絶縁膜8の全面
に設けである。絶縁膜11は、無機物絶縁膜11Aとこ
の上に設けた有機物絶縁膜11B、さらにその上に設け
た無機物絶縁膜ttCとによって構成しである。
絶縁膜11Aは1本実施例では、CVD技術によって得
たシリコン酸化膜を用い、0.2〔μm〕程度の膜厚に
形成しである。この絶縁膜11Aは。
導電層9の表面に不要に形成されるヒロックによって絶
縁膜11の絶縁破壊耐圧が低下するのを防止するための
ものである。前記ヒロックは、製造工程中に導電層9に
加わる熱、あるいはエレクトロマイグレーションによっ
て形成される微小な突起物である。
絶縁膜lIBは、有機物1例えばポリイミドを回転塗布
機によって絶縁膜11A上に塗布し、絶縁膜11Aの上
における膜厚が0.4〜0.5〔μm〕程度になるよう
に形成したものである。この絶縁膜11Bによって芯型
!9の間の曲部を良好に埋め込むことができるので、絶
縁膜11の上面を平坦に形成することができる。
絶縁膜11Cは、本実施例では機械的強度を良好なもの
とするために、スパッタ技術によって得たシリコン酸化
膜を用い、膜厚を10000 (A3程度に形成しであ
る。絶縁膜11Gにスパッタ技術によって得たシリコン
酸化膜を用い、またその膜厚を1 〔μm〕程度の膜厚
にしたことによって、前記絶縁膜11Bの熱膨張に対す
る絶縁膜11Cの機械的強度を充分なものとすることが
できる。
また、有機物からなる絶縁膜11B上に無機物からなる
緻密な絶縁膜11Gを設けたので、絶縁膜11の耐湿性
を良好なものにできる。
12は導′に層であり、絶縁膜ll上に延在して設けで
ある。導電112Aは、一端が接続孔13を通して心電
層9Aと電気的に接続されており。
他端がVcc電位(例えば5(V))の電源に接続しで
ある。導電層12は、恭着技術によって得たシリコンを
含有するアルミニウムを用い、その膜厚を1 〔μm〕
程度に形成しである。アルミニウムは、融点が670〔
℃〕程度であるが、アルミニウムが絶縁膜ll上に被着
する際の温度は、300(’C)程度である。したがっ
て、心電層12を形成する際の熟によって前記絶縁膜l
IBが膨張し、絶縁膜11Gにクラックを発生させるよ
うなことはない。
製造工程中に絶縁膜11Bに加わる熱が300〔℃〕程
度以下であれば、その熱によって絶縁膜11Bが膨張し
、絶縁膜ILCにクラックを発生・ させるようなこと
はない。
一方、導電層12は、絶縁膜11を平坦化したことによ
って、絶縁膜11の段差部における断線あるいはくびれ
を防止、少なくとも低減することができる。このことか
ら、導電層12の抵抗値を低減することができる。また
、絶縁膜11の段差部において、その段差を平坦化しで
あるので、導電層12を形成するエツチング工程中に、
導電層゛12とそれに隣接する導電層12との間に不要
な導電層が残存するのを防止できる。このことから。
導電層12とそれに隣接する心電層12の間が短絡する
のを防止できる。
14は保護膜であり、導?i!層12を覆って絶縁膜1
1の上に設けである。保護膜14は、有機物からなる保
護膜14Aと、その上の無機物からなる保護膜14Bと
で構成しである。保護膜14Aは、本実施例ではポリイ
ミドを用い、絶縁膜11上における膜厚が1 〔μm〕
程度になるように形成しである。保護膜11Bは、スパ
ッタ技術によって得たシリコン酸化膜を用い1 〔μm
〕程度の膜厚になるように形成しである。保護膜14B
によって心電層I2の間を良好に埋め込むことができる
ので、保護膜14の上面を平坦化して形成することがで
きる。保護膜14Bを保護膜14Aの上に−設けたこと
によって、保護膜14の耐湿性を良好なものとすること
ができる。
〔実施例■〕
実施例■は、主として導電層9相互間の四部に有機物か
らなる絶縁膜を設けて絶縁膜11を構成した実施例につ
いて説明する。
第2図は、本発明の実施例■のrcの要部の断面図であ
る。
第2図においての絶縁膜11は、絶縁膜11A。
11Cおよび11Dからなる。絶縁膜110は、有機物
、例えばポリイミド系樹脂からなり、主に導電層9相互
間の四部に設けである。絶縁膜11Dは、有機物を回転
塗布機によって導電層9を覆うように塗布した後、接続
孔13が設けられる部分の絶縁膜11Aが露出する程度
に前記有機物を途中まで除去して形成したものである。
接続孔13が設けられる部分の絶縁膜11Aの上面に絶
縁膜11Cを被でして形成することができる。絶縁膜1
1AとIICとは、同様の無機物によって形成しである
ので、接続孔13を形成する際のエツチングガスの交換
を不要にできる。
〔実施例■〕
実施例■は、前記実施例■および■の絶縁膜11Aを不
要にして絶縁膜11を構成した実施例について説明する
第3図は1本発明の実施例■のICの要部の断面図であ
る。
第3図において、絶縁膜11は、絶縁膜11DとIIE
とからなる。絶縁膜lIEは、絶縁膜LIDおよび心電
層9の上に設けてあり、1.2〔μm〕程度の膜厚を有
している。絶縁膜11Eは、機械的強度を良好なものと
するために、スパッタ技術によって得たシリコン酸化膜
を用いて形成しである。
絶縁膜11は、心電層9表面のヒロックによる絶縁破壊
耐圧の低下を絶縁膜LIEの膜厚で補うことができるの
で、実施例Iにおける絶縁膜HAを不要にできる。
本実施例のICでは、心電層12より上層の導電層を備
えていない。しかし、絶縁膜(保護膜)I4の上に第4
層目の導電層、さらにfi55層目の導電層を設けると
きには、それら第4層目の導電層と第5層目の心電層と
の間に前記絶縁膜11あるいは14と同様の絶縁膜を設
ける。第5層目以上の導電層を設けるときにも同様にす
る。
例えば、第4F!j目の導電層と第5層目の導電層との
間の絶縁膜は、まず無機物からなる第1絶縁膜を0.2
〔μm〕程度の膜厚に形成する。次に、有機物からなる
第2絶縁膜を第1絶縁膜上に1.0乃至1.5〔μm〕
程度の膜厚に形成する。さらに、無機物からなる第3絶
縁膜を第2絶縁膜上に1 〔μm〕程度の膜厚に形成す
る。この第3絶縁膜の膜厚を1.2〔μm〕程度に形成
すれば前記第1絶縁膜を設ける必要がなくなるのは、前
記絶縁膜11と同様である。
〔効果〕
本願によって開示された新規な技術によれば、以下の効
果を得ることができる。
(1)導電層を覆う絶縁膜を有機物からなる第1絶縁膜
と、その上の無機物からなる第2絶縁膜とで構成したこ
とにより、前記絶縁膜を平坦化することができる。
(2)前記(1)により、絶縁膜上を延在する導電層が
、前記絶縁膜の段差部において断線あるいはくびれで形
成されるのを防止、少なくとも低減することができる。
(3)前記(2)により、絶縁膜上を延在する導電層の
抵抗値を低減することができる。
(4)前記(1)により、前記絶縁膜の段差部において
、絶縁膜上を延在する導電層を形成するエツチング工程
中に心電層とそれに隣接する心電層との間に不要な導電
層が残存するのを防止できるので、導電層間の短絡を防
止できる。
以上、本発明者によってなされた発明を実施例    
 、ぐ、にもとづき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲において種々変形可能であることはいうまでもな
い。
例えば、本発明は、単結晶シリコンからなる配線基板に
複数のチップを配置し、それら複数のチップを電気的に
接続して構成した半導体集積回路装置の絶縁膜に適用で
きる。
本発明は、半導体集積回路装置に限らず、多層の導電層
を積層してなる配線層を有するものであれば適用可能で
ある。
【図面の簡単な説明】
第1図は、本発明の実施例■のICの要部の断面図、 第2図は、本発明の実施例■のICの要部断面図、 第3図は1本発明の実施例■のICの要部の断面図であ
る。 図中、■・・半導体基板、2・・・フィールド絶縁膜。 3・・チャネルスl−ツバ領域、4・・・MISFET
、5・・・ゲート絶縁膜、6・・・ゲート電極、7・・
・半導体領域、8,11.’11A、11’B、11C
,IID。 LIE・・・絶縁膜、9.9A、9B、12.12A・
・・導電層、10.13・・・接続孔、14,14A。 14B・・・保護膜。 第  1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、基板の上を延在する導電層と、該導電層を覆う絶縁
    膜とを備えた半導体集積回路装置であって、前記絶縁膜
    は、有機物からなる第1絶縁膜と、第1絶縁膜の上の無
    機物からなる第2絶縁膜とを備えていることを特徴とす
    る半導体集積回路。 2、前記第1絶縁膜は、第2絶縁膜の上面を平坦化する
    ためのものであることを特徴とする特許請求の範囲第1
    項記載の半導体集積回路装置。 3、前記第1絶縁膜は、ポリイミド膜であることを特徴
    とする特許請求の範囲第1項または第2項記載の半導体
    集積回路装置。 4、前記第1導電層は、2層目以上の導電層であること
    を特徴とする特許請求の範囲第1項乃至第3項記載のい
    ずれかの半導体集積回路装置。
JP23310784A 1984-11-07 1984-11-07 半導体集積回路装置 Pending JPS61112349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23310784A JPS61112349A (ja) 1984-11-07 1984-11-07 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23310784A JPS61112349A (ja) 1984-11-07 1984-11-07 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS61112349A true JPS61112349A (ja) 1986-05-30

Family

ID=16949882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23310784A Pending JPS61112349A (ja) 1984-11-07 1984-11-07 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS61112349A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266959A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 半導体装置
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
EP0420405A2 (en) * 1989-08-31 1991-04-03 Delco Electronics Corporation Integrated circuit comprising interconnections

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266959A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 半導体装置
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
EP0420405A2 (en) * 1989-08-31 1991-04-03 Delco Electronics Corporation Integrated circuit comprising interconnections

Similar Documents

Publication Publication Date Title
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JPS61112349A (ja) 半導体集積回路装置
JPH031538A (ja) 半導体装置
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
JP2508831B2 (ja) 半導体装置
JPH061795B2 (ja) 多層配線構造体
JPH05144809A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JPS62115755A (ja) 半導体装置
JPH05218036A (ja) 半導体装置
JP3325628B2 (ja) 半導体装置の製造方法
JPS63107045A (ja) 半導体装置
JPS60113444A (ja) 多層配線構造
JP3348324B2 (ja) 半導体装置の製造方法
JPH04186828A (ja) 半導体装置
JPH0461118A (ja) 半導体装置の製造方法
JPS61188946A (ja) 多層配線半導体集積回路
JPS63161642A (ja) 半導体装置
JPH06125012A (ja) 半導体装置の配線構造
JPS62237748A (ja) 半導体装置の製造方法
JPS60214569A (ja) Mos型半導体装置
JPS62271453A (ja) 半導体素子の製造方法
JPH03293728A (ja) 半導体装置
JPH02170537A (ja) 半導体装置