JPS62115755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62115755A JPS62115755A JP25543985A JP25543985A JPS62115755A JP S62115755 A JPS62115755 A JP S62115755A JP 25543985 A JP25543985 A JP 25543985A JP 25543985 A JP25543985 A JP 25543985A JP S62115755 A JPS62115755 A JP S62115755A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- surface protective
- aluminum
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に半導体チップの表
面配線の保護Ｃ二関するものである。
面配線の保護Ｃ二関するものである。
〔従来の技術〕 １・・
第３図は、従来の半導体装置の製造方法を示す、断面図
であり、図において、（１１はシリコン基板、゛（２）
はシリコン基板＋１１の上に設けられたシリコン酸化膜
等の下敷絶縁膜、（３）はこの下敷絶縁膜（２）の上に
設けられたアルミ配線、（４）はアルミ配線（３）を覆
うように設けられ、これを電気的５二絶縁すると共に外
界の環境から保護するシリコン窒化膜等の表面保護膜で
ある。
第３図は、従来の半導体装置の製造方法を示す、断面図
であり、図において、（１１はシリコン基板、゛（２）
はシリコン基板＋１１の上に設けられたシリコン酸化膜
等の下敷絶縁膜、（３）はこの下敷絶縁膜（２）の上に
設けられたアルミ配線、（４）はアルミ配線（３）を覆
うように設けられ、これを電気的５二絶縁すると共に外
界の環境から保護するシリコン窒化膜等の表面保護膜で
ある。
次にこの樹脂封止型半導体装置の製造方法≦：ついて説
明する。シリコン基板（１１の主面上に、シリコン酸化
膜等の下敷絶縁膜（２）を熱酸化法、 ＣｔＶＤ法、ス
パッタ法などで形成した後、アルミ配線（３）をスパッ
タ法、ＣＶＤ法などで形成する。次にこの半導体チップ
に表面保護膜（４）をＣＶＤ法、スパッタ法で形成する
。その後この半導体チップをプラスチックや樹脂等の封
止材で封止する。この封止工程において、半導体チップ
の表面保護膜（４）は平坦化されていないために、封止
材の応力が、表面保護膜（４）の凸部分に作用し、アル
ミ配線（：３）にズレが生じ、アルミスライドが起る。
明する。シリコン基板（１１の主面上に、シリコン酸化
膜等の下敷絶縁膜（２）を熱酸化法、 ＣｔＶＤ法、ス
パッタ法などで形成した後、アルミ配線（３）をスパッ
タ法、ＣＶＤ法などで形成する。次にこの半導体チップ
に表面保護膜（４）をＣＶＤ法、スパッタ法で形成する
。その後この半導体チップをプラスチックや樹脂等の封
止材で封止する。この封止工程において、半導体チップ
の表面保護膜（４）は平坦化されていないために、封止
材の応力が、表面保護膜（４）の凸部分に作用し、アル
ミ配線（：３）にズレが生じ、アルミスライドが起る。
従来の半導体装置では、半導体チップの表面保護膜（４
１が、下層のアルミ配線（３）等のためＣ：凹凸がある
ため、この半導体チップを封止した時、封止材の応力が
表面保護膜＋４１の凸部分に作用し、下層のアルミ配線
（３）にズレが生じ、アルミスライドが起るという問題
点があった。
１が、下層のアルミ配線（３）等のためＣ：凹凸がある
ため、この半導体チップを封止した時、封止材の応力が
表面保護膜＋４１の凸部分に作用し、下層のアルミ配線
（３）にズレが生じ、アルミスライドが起るという問題
点があった。
この発明は、上記のような問題点を解消するため１：な
されたもので、アルミ配線のズレがなく、アルミスライ
ドが起らない半導体装置を得ることを目的とする。
されたもので、アルミ配線のズレがなく、アルミスライ
ドが起らない半導体装置を得ることを目的とする。
この発明に係る半導体装置は、アルミ配線を覆う半導体
チップの表面保護膜を全面にわたって平坦化するようＣ
二したものである。
チップの表面保護膜を全面にわたって平坦化するようＣ
二したものである。
この発明では、半導体チップの表面保護膜を全面にわた
って平坦化することＣ二よって、半導体チップを封止し
た時の封止材の応力によるアルミ配線のズレが妨げられ
、アルミスライドを防止することができる。
って平坦化することＣ二よって、半導体チップを封止し
た時の封止材の応力によるアルミ配線のズレが妨げられ
、アルミスライドを防止することができる。
第１図はこの発明の一実施例を示す断面図であり、第３
図、第４図と同一符号は、同一または相当部分を示すも
のである。第１図において、（５）は表面保護膜（４）
の凹部を充填し、表面を平坦化するためのポリイミド、
ＳＯＧ等の表面保護膜である。
図、第４図と同一符号は、同一または相当部分を示すも
のである。第１図において、（５）は表面保護膜（４）
の凹部を充填し、表面を平坦化するためのポリイミド、
ＳＯＧ等の表面保護膜である。
次！＝実施例の製造方法について説明する。シリコン基
板＋１１の主面上（：シリコン酸化膜等の下敷絶縁膜（
２）を熱酸化法、ＣＶＤ法、スパッタ法等で形成し、こ
の下敷絶縁膜（２）上にアルミ配線（３）をスパッタ法
、ＣＶＤ法等で形成する。次Ｃ二このアルミ配線（３）
と半導体チップを覆う表面保護膜（４）を、ＣＶＤ法、
スパッタ法等で形成する。さらに、この表面保護膜（４
）を平坦化するため、表面保護膜（５）をＯＶ Ｄ 法
、スパッタ法、エッチバック法、スピン塗布法等で、表
面保護膜（４１の凹部を充填するように形成する。この
ように、表面保護膜（５）の表面を平坦化することによ
り、半導体チップを封止した時、封止材の応力が表面保
護膜（４１の凸部分に作用するということがなく、アル
ミ配線（３）のズレがなくなり、アルミスライドが防止
できる。
板＋１１の主面上（：シリコン酸化膜等の下敷絶縁膜（
２）を熱酸化法、ＣＶＤ法、スパッタ法等で形成し、こ
の下敷絶縁膜（２）上にアルミ配線（３）をスパッタ法
、ＣＶＤ法等で形成する。次Ｃ二このアルミ配線（３）
と半導体チップを覆う表面保護膜（４）を、ＣＶＤ法、
スパッタ法等で形成する。さらに、この表面保護膜（４
）を平坦化するため、表面保護膜（５）をＯＶ Ｄ 法
、スパッタ法、エッチバック法、スピン塗布法等で、表
面保護膜（４１の凹部を充填するように形成する。この
ように、表面保護膜（５）の表面を平坦化することによ
り、半導体チップを封止した時、封止材の応力が表面保
護膜（４１の凸部分に作用するということがなく、アル
ミ配線（３）のズレがなくなり、アルミスライドが防止
できる。
なお、前記実施例では、表面保護膜（４１の上に、さら
Ｃ：平坦化のための表面保護膜（５１を設けたものを示
したが、第２図に示すように、表面保護膜（４１をその
まま平坦化するように形成してもよい。
Ｃ：平坦化のための表面保護膜（５１を設けたものを示
したが、第２図に示すように、表面保護膜（４１をその
まま平坦化するように形成してもよい。
以上のよう１：、この発明１：よれば配線を置い、封止
樹脂と接する保護膜を半導体チップ全面にわたって平坦
化するよう（ニジたので、封止材からの応力が、配線に
加わることがなく、配線のズレがなくなり、アルミスラ
イドを防止する効果がある。
樹脂と接する保護膜を半導体チップ全面にわたって平坦
化するよう（ニジたので、封止材からの応力が、配線に
加わることがなく、配線のズレがなくなり、アルミスラ
イドを防止する効果がある。
第１図は、この発明の一実施例による半導体装置を示す
断面図、第２図はこの発明の他の実施例による半導体装
置を示す断面図、第゛３図及び第４図は従来の半導体装
置を示す断面図で、第４図は封止材の応力により、アル
ミ配線にズレが生じる概念図である。＋１１はシリコン
基板、（２）は下敷絶縁膜、（３）はアルミ配線、（４
）は表面保護膜、＋５１は表面平坦化のための表面保護
膜である。 なお、図中向−封号は同一、又は相当部分を示す。 、代理人 大岩増雄 第１図 １：シリコン基板 ４０表面１朱１ｆ緘第２図 第３１ 第４図 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号Ｓ
、 ？Ｉｌｌ！正の対象 （１）明細書の図面の簡単な説明の欄 ６ 補正の内容 明細書をつぎのとおり訂正する。
断面図、第２図はこの発明の他の実施例による半導体装
置を示す断面図、第゛３図及び第４図は従来の半導体装
置を示す断面図で、第４図は封止材の応力により、アル
ミ配線にズレが生じる概念図である。＋１１はシリコン
基板、（２）は下敷絶縁膜、（３）はアルミ配線、（４
）は表面保護膜、＋５１は表面平坦化のための表面保護
膜である。 なお、図中向−封号は同一、又は相当部分を示す。 、代理人 大岩増雄 第１図 １：シリコン基板 ４０表面１朱１ｆ緘第２図 第３１ 第４図 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号Ｓ
、 ？Ｉｌｌ！正の対象 （１）明細書の図面の簡単な説明の欄 ６ 補正の内容 明細書をつぎのとおり訂正する。
Claims (3)
- （１）半導体基板と、この半導体基板の表面に設けられ
た配線と、この配線及び前記半導体基板を覆うように設
けられた保護膜と、この保護膜を覆う封止樹脂とを備え
たものにおいて、前記保護膜の表面は、全面にわたつて
平坦をなすことを特徴とする半導体装置。 - （２）保護膜は、シリコン酸化膜、シリコン窒化膜、ア
ルミナ膜、ポリイミド、ＳｐｉｎＯｎＧｌａｓｓ（以下
ＳＯＧという）のいずれか一層またはこれらを積層した
多層膜であることを特徴とする特許請求の範囲第１項記
載の半導体装置。 - （３）保護膜は、ＣＶＤ法、スパッタ法、エッチバック
法、スピン塗布法により形成されることを特徴とする特
許請求の範囲第１項または第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25543985A JPS62115755A (ja) | 1985-11-14 | 1985-11-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25543985A JPS62115755A (ja) | 1985-11-14 | 1985-11-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115755A true JPS62115755A (ja) | 1987-05-27 |
Family
ID=17278782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25543985A Pending JPS62115755A (ja) | 1985-11-14 | 1985-11-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061346A1 (fr) * | 2002-01-15 | 2003-07-24 | Seiko Epson Corporation | Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique |
| CN102487037A (zh) * | 2010-12-02 | 2012-06-06 | 上海华虹Nec电子有限公司 | 缓冲高温工艺中薄膜局部应力释放的方法 |
-
1985
- 1985-11-14 JP JP25543985A patent/JPS62115755A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061346A1 (fr) * | 2002-01-15 | 2003-07-24 | Seiko Epson Corporation | Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique |
| US7109653B2 (en) | 2002-01-15 | 2006-09-19 | Seiko Epson Corporation | Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element |
| US7524228B2 (en) | 2002-01-15 | 2009-04-28 | Seiko Epson Corporation | Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element |
| US7928656B2 (en) | 2002-01-15 | 2011-04-19 | Seiko Epson Corporation | Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element |
| CN102487037A (zh) * | 2010-12-02 | 2012-06-06 | 上海华虹Nec电子有限公司 | 缓冲高温工艺中薄膜局部应力释放的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPS62115755A (ja) | 半導体装置 | |
| JPS6018934A (ja) | 半導体装置 | |
| JPWO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPS62193263A (ja) | 樹脂封止型半導体装置 | |
| JPH0415626B2 (ja) | ||
| JP2580324B2 (ja) | 半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JPH02165646A (ja) | 半導体装置 | |
| JPS61170056A (ja) | 半導体装置の電極材料 | |
| JPS5974651A (ja) | 半導体装置 | |
| JP2505003Y2 (ja) | 半導体装置 | |
| JPS6337623A (ja) | 半導体装置 | |
| JP2003347338A (ja) | 半導体装置 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JPH0677223A (ja) | 樹脂封止型半導体装置 | |
| JPH03159125A (ja) | 半導体装置 | |
| JPS5917854B2 (ja) | 半導体装置 | |
| JPS6325932A (ja) | 樹脂封止型半導体装置 | |
| JPH0546987B2 (ja) | ||
| JPH0684899A (ja) | 樹脂封止型半導体装置 |