JP2580324B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2580324B2 JP2580324B2 JP1128197A JP12819789A JP2580324B2 JP 2580324 B2 JP2580324 B2 JP 2580324B2 JP 1128197 A JP1128197 A JP 1128197A JP 12819789 A JP12819789 A JP 12819789A JP 2580324 B2 JP2580324 B2 JP 2580324B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- cover
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置に関し、更に詳しく言えば、ボンディング
パッドの構造に関し、 平坦度を悪化させることなく導電膜を多層化すること
ができるボンディングパッドの提供を目的とし、 半導体基板上に形成された第１の導電膜と、前記第１
の導電膜の上に形成された第１の絶縁膜と、前記第１の
絶縁膜に形成された第１の開口部を被覆するように形成
された第２の導電膜と、前記第２の導電膜の上に形成さ
れた第２の絶縁膜と、前記第１の開口部の内側に位置す
るように前記第２の絶縁膜に形成された第２の開口部
と、第２の開口部を被覆し、前記第１の開口部の内側
で、かつ第２の開口部の外側にその外周端部が位置する
ように形成された第３の導電膜とを有し、構成する。
パッドの構造に関し、 平坦度を悪化させることなく導電膜を多層化すること
ができるボンディングパッドの提供を目的とし、 半導体基板上に形成された第１の導電膜と、前記第１
の導電膜の上に形成された第１の絶縁膜と、前記第１の
絶縁膜に形成された第１の開口部を被覆するように形成
された第２の導電膜と、前記第２の導電膜の上に形成さ
れた第２の絶縁膜と、前記第１の開口部の内側に位置す
るように前記第２の絶縁膜に形成された第２の開口部
と、第２の開口部を被覆し、前記第１の開口部の内側
で、かつ第２の開口部の外側にその外周端部が位置する
ように形成された第３の導電膜とを有し、構成する。
本発明は、半導体装置に関し、更に詳しく言えば、ボ
ンディングパッドの構造に関する。
ンディングパッドの構造に関する。
第６図は、従来例のボンディングパッドを有する半導
体装置の断面図で、ボンディングパッド部とAl配線形成
部とを示している。
体装置の断面図で、ボンディングパッド部とAl配線形成
部とを示している。
同図において、２はSi基板１上の下地絶縁膜、3aが該
下地絶縁膜２上の第１のAl配線、4bは第１のAl配線層3a
を覆う絶縁膜、4cは平坦化のためのSOG（Spin On Gls
s）膜、４はSOG膜4c上の層間絶縁膜としての第１の絶縁
膜、5aは第１の絶縁膜４上の第２のAl配線、6bは第２の
Al配線5aを覆う絶縁膜、6cは絶縁膜6b上の平坦化のため
のSOG膜、６はSOG膜6c上の層間絶縁膜としての第２の絶
縁膜、７は第２の絶縁膜６上の第３のAl配線、８は第３
のAl配線７を覆うカバー絶縁膜である。
下地絶縁膜２上の第１のAl配線、4bは第１のAl配線層3a
を覆う絶縁膜、4cは平坦化のためのSOG（Spin On Gls
s）膜、４はSOG膜4c上の層間絶縁膜としての第１の絶縁
膜、5aは第１の絶縁膜４上の第２のAl配線、6bは第２の
Al配線5aを覆う絶縁膜、6cは絶縁膜6b上の平坦化のため
のSOG膜、６はSOG膜6c上の層間絶縁膜としての第２の絶
縁膜、７は第２の絶縁膜６上の第３のAl配線、８は第３
のAl配線７を覆うカバー絶縁膜である。
しかし、このボンディングパッドの構造では、SOG膜4
cと絶縁膜4b,第１の絶縁膜４との間、SOG膜6cと絶縁膜6
b,第２の絶縁膜６との間の密着性が悪く、ワイヤボンデ
ィング時の衝撃によりこれらの間が剥離する場合があ
る。
cと絶縁膜4b,第１の絶縁膜４との間、SOG膜6cと絶縁膜6
b,第２の絶縁膜６との間の密着性が悪く、ワイヤボンデ
ィング時の衝撃によりこれらの間が剥離する場合があ
る。
そこで、この欠点を解決するため、第４図に断面図で
示す構造のボンディングパッドが用いられるようになっ
ている。
示す構造のボンディングパッドが用いられるようになっ
ている。
同図において、２はSi基板１上の下地絶縁膜、３は第
１のAl配線3aと同時に形成され、第１のAl配線3aとは電
気的に分離された該下地絶縁膜２上の第１のAl膜で、そ
の端部は第１の開口部4aが設けられた第１の絶縁膜４に
よって押さえられ、下地絶縁膜２からの剥離に対する耐
性が強化されている。
１のAl配線3aと同時に形成され、第１のAl配線3aとは電
気的に分離された該下地絶縁膜２上の第１のAl膜で、そ
の端部は第１の開口部4aが設けられた第１の絶縁膜４に
よって押さえられ、下地絶縁膜２からの剥離に対する耐
性が強化されている。
５は、第１の開口部4aを被覆するように形成された第
２のAl膜で、第２のAl配線5aと同時に形成され、第２の
Al配線5aとは電気的に分離されている。また、第２のAl
膜５の端部は第２の開口部6aが設けられた第２の絶縁膜
６によって押さえられ、剥離に対する耐性が強化されて
いる。
２のAl膜で、第２のAl配線5aと同時に形成され、第２の
Al配線5aとは電気的に分離されている。また、第２のAl
膜５の端部は第２の開口部6aが設けられた第２の絶縁膜
６によって押さえられ、剥離に対する耐性が強化されて
いる。
更にこれらの上には、第３のAl配線７とカバー絶縁膜
８とが形成され、カバー絶縁膜８にはワイヤボンディン
グのための第３の開口部8aが形成されている。
８とが形成され、カバー絶縁膜８にはワイヤボンディン
グのための第３の開口部8aが形成されている。
ところで、第４図の従来例のボンディングパッドの構
造によれば、パッド周辺部が他の部分に比べて異常に高
くなっているので、製造工程中、次のような問題が生じ
る。
造によれば、パッド周辺部が他の部分に比べて異常に高
くなっているので、製造工程中、次のような問題が生じ
る。
第５図（ａ）は、カバー絶縁膜８のパターニングのた
めにレジスト膜34を塗布した状態を示す図である。この
場合には、パッド周辺部（Ｇ部）の高い部分でレジスト
膜34が薄くなるため、この部分の耐エッチング性が悪化
し、カバー絶縁膜８がエッチングされる場合がある。
めにレジスト膜34を塗布した状態を示す図である。この
場合には、パッド周辺部（Ｇ部）の高い部分でレジスト
膜34が薄くなるため、この部分の耐エッチング性が悪化
し、カバー絶縁膜８がエッチングされる場合がある。
また、第５図（ｂ）に示すように、カバー絶縁膜８の
パターニング後、第３のAl膜７の表面にワイヤボンディ
ングするためにボンディング用ツールを移動させるとき
など、ボール状のワイヤ35の先端がカバー絶縁膜８にあ
たり、カバー絶縁膜８にクラックやカケを生じさせる場
合も多くなる。
パターニング後、第３のAl膜７の表面にワイヤボンディ
ングするためにボンディング用ツールを移動させるとき
など、ボール状のワイヤ35の先端がカバー絶縁膜８にあ
たり、カバー絶縁膜８にクラックやカケを生じさせる場
合も多くなる。
これにより、半導体装置の信頼性が低下するという問
題がある。
題がある。
本発明はかかる従来の問題点に鑑みてなされたもの
で、平坦度を悪化させることなく導電膜を多層化するこ
とのできるボンディングパッドの構造を提供することを
目的とするものである。
で、平坦度を悪化させることなく導電膜を多層化するこ
とのできるボンディングパッドの構造を提供することを
目的とするものである。
上記課題は、第１図の本発明の半導体装置の原理を説
明する断面図に示すように、半導体基板９上に形成され
た第１の導電膜10と、前記第１の導電膜10の上に形成さ
れた第１の絶縁膜11と、前記第１の絶縁膜11に形成され
た第１の開口部11aを被覆するように形成された第２の
導電膜12と、前記第２の導電膜12の上に形成された第２
の絶縁膜13と、前記第１の開口部11aの内側に位置する
ように前記第２の絶縁膜13に形成された第２の開口部13
aと、第２の開口部13aを被覆し、前記第１の開口部11a
の内側で、かつ第２の開口部13aの外側にその外周端部
が位置するように形成された第３の導電膜14とを有する
半導体装置によって解決される。
明する断面図に示すように、半導体基板９上に形成され
た第１の導電膜10と、前記第１の導電膜10の上に形成さ
れた第１の絶縁膜11と、前記第１の絶縁膜11に形成され
た第１の開口部11aを被覆するように形成された第２の
導電膜12と、前記第２の導電膜12の上に形成された第２
の絶縁膜13と、前記第１の開口部11aの内側に位置する
ように前記第２の絶縁膜13に形成された第２の開口部13
aと、第２の開口部13aを被覆し、前記第１の開口部11a
の内側で、かつ第２の開口部13aの外側にその外周端部
が位置するように形成された第３の導電膜14とを有する
半導体装置によって解決される。
本発明の半導体装置の構造においては、第３の導電膜
14の端部が、各層の重なりによって形成された周辺部の
壁の上に重ならないように形成されている。
14の端部が、各層の重なりによって形成された周辺部の
壁の上に重ならないように形成されている。
このため、周辺部の高さは、従来の構造と比較して第
３の導電膜14の膜厚分だけ低くなる。また、第３の導電
膜14の中央部と周辺部との間の高低差は第１の絶縁膜11
の膜厚分あるいは第２の絶縁膜13の膜厚分のどちらかの
膜厚となり、従来と比較して絶縁膜１層分だけ小さくな
る。
３の導電膜14の膜厚分だけ低くなる。また、第３の導電
膜14の中央部と周辺部との間の高低差は第１の絶縁膜11
の膜厚分あるいは第２の絶縁膜13の膜厚分のどちらかの
膜厚となり、従来と比較して絶縁膜１層分だけ小さくな
る。
これにより、平坦度は従来と比較して改善される。
次に図を参照しながら本発明の実施例について説明す
る。
る。
本発明の第１の実施例 第２図は、本発明の第１の実施例の半導体集積回路装
置のボンディングパッドを示す図であり、同図（ａ）は
断面図、同図（ｂ）は上面図である。
置のボンディングパッドを示す図であり、同図（ａ）は
断面図、同図（ｂ）は上面図である。
同図（ａ）において、16はSi基板、17はSi基板上の下
地絶縁膜、18は第１のAl膜、19は第１のAl膜18上に形成
された厚さ7,000Åの層間の第１の絶縁膜で、第１の開
口部19aが形成されている。20は第１の開口部19aを被覆
するように形成された厚さ7,000Åの第２のAl膜,21は第
２のAl膜20の上に形成された厚さ9,000Åの層間の第２
の絶縁膜で、第１の開口部19aの内側に位置するように
第２の開口部が形成されている。22は第２の開口部21a
を被覆し、第１の開口部19aの内側で、かつ第２の開口
部21aの外側に端部が位置するように形成された厚さ10,
000Åの第３のAl膜で、不図示の外部電源に接続するた
めにワイヤがボンディングされる。23は第３のAl膜22上
に形成された厚さ8,000Åのカバー絶縁膜で、ワイヤボ
ンディングするための第３の開口部23aが設けられてい
る。
地絶縁膜、18は第１のAl膜、19は第１のAl膜18上に形成
された厚さ7,000Åの層間の第１の絶縁膜で、第１の開
口部19aが形成されている。20は第１の開口部19aを被覆
するように形成された厚さ7,000Åの第２のAl膜,21は第
２のAl膜20の上に形成された厚さ9,000Åの層間の第２
の絶縁膜で、第１の開口部19aの内側に位置するように
第２の開口部が形成されている。22は第２の開口部21a
を被覆し、第１の開口部19aの内側で、かつ第２の開口
部21aの外側に端部が位置するように形成された厚さ10,
000Åの第３のAl膜で、不図示の外部電源に接続するた
めにワイヤがボンディングされる。23は第３のAl膜22上
に形成された厚さ8,000Åのカバー絶縁膜で、ワイヤボ
ンディングするための第３の開口部23aが設けられてい
る。
また、同図（ｂ）において、同図（ａ）と同一の符号
で示されるものは、同図（ａ）と同じものを示してい
る。即ち、第３の開口部23aの幅は110μｍ、第３の開口
部23aの側壁から第２の開口部21aの側壁まで４μｍ、第
２の開口部21aの側壁から第３のAl膜22の端部まで３μ
ｍ、第３のAl膜22の端部から第１の開口部19aの側壁ま
で４μｍ、第１の開口部19aの側壁から第２のAl膜20の
端部まで３μｍ、第２のAl膜20の端部から第１のAl膜18
の端部まで３μｍある。
で示されるものは、同図（ａ）と同じものを示してい
る。即ち、第３の開口部23aの幅は110μｍ、第３の開口
部23aの側壁から第２の開口部21aの側壁まで４μｍ、第
２の開口部21aの側壁から第３のAl膜22の端部まで３μ
ｍ、第３のAl膜22の端部から第１の開口部19aの側壁ま
で４μｍ、第１の開口部19aの側壁から第２のAl膜20の
端部まで３μｍ、第２のAl膜20の端部から第１のAl膜18
の端部まで３μｍある。
次に、第２図を参照しながら本発明の実施例のボンデ
ィングパッドの作用・効果について説明する。
ィングパッドの作用・効果について説明する。
第２図（ａ）に示すように、第３のAl膜22はパッド周
辺部Ｄの山の部分に重ならないように形成されている。
このため、周辺部の高さは、従来の場合と比較して低く
なり、最も高い所のＥ部でも従来の場合と比較して第１
の絶縁膜19の膜厚7,000Åだけ低い。更に、パッドの中
央部と周辺部との間の高低差の最大部分は同図（ａ）の
Ｅ部−Ｆ部間で、その高低差は第１の絶縁膜19の膜厚7,
000Åだけ従来と比較して小さい。
辺部Ｄの山の部分に重ならないように形成されている。
このため、周辺部の高さは、従来の場合と比較して低く
なり、最も高い所のＥ部でも従来の場合と比較して第１
の絶縁膜19の膜厚7,000Åだけ低い。更に、パッドの中
央部と周辺部との間の高低差の最大部分は同図（ａ）の
Ｅ部−Ｆ部間で、その高低差は第１の絶縁膜19の膜厚7,
000Åだけ従来と比較して小さい。
従って、カバー絶縁膜23をパターニングする際に塗布
されたレジストの膜厚分布は均一で、パッド周辺部にも
膜厚が厚く形成される。これにより、カバー絶縁膜23に
第３の開口部23aを開けるためエッチングするとき、パ
ッド周辺部のレジスト膜はエッチングガスに対して十分
にマスク効果を有するので、下地のカバー絶縁膜がエッ
チングされることもない。
されたレジストの膜厚分布は均一で、パッド周辺部にも
膜厚が厚く形成される。これにより、カバー絶縁膜23に
第３の開口部23aを開けるためエッチングするとき、パ
ッド周辺部のレジスト膜はエッチングガスに対して十分
にマスク効果を有するので、下地のカバー絶縁膜がエッ
チングされることもない。
また、カバー絶縁膜23のパターニング後には、パッド
中央部と周辺部との間の高低差は第２の絶縁膜21の膜厚
とカバー絶縁膜23の膜厚とを合わせた分で、最大17,000
Å（Ｃ部−Ｅ部間）となる。これを従来の構造（第４図
参照）と比べると、第１の絶縁膜４の膜厚分（7,000
Å）だけ小さくなっている。
中央部と周辺部との間の高低差は第２の絶縁膜21の膜厚
とカバー絶縁膜23の膜厚とを合わせた分で、最大17,000
Å（Ｃ部−Ｅ部間）となる。これを従来の構造（第４図
参照）と比べると、第１の絶縁膜４の膜厚分（7,000
Å）だけ小さくなっている。
従って、ボンディングパッドにワイヤをボンディング
するためにボンディング用ツールを移動するときや、第
３のAl膜22表面にワイヤをボンディングするときに、ボ
ール状のワイヤの先端がカバー絶縁膜23にあたる危険性
を低減できる。
するためにボンディング用ツールを移動するときや、第
３のAl膜22表面にワイヤをボンディングするときに、ボ
ール状のワイヤの先端がカバー絶縁膜23にあたる危険性
を低減できる。
これにより、半導体装置の信頼性を向上させることが
できる。
できる。
本発明の第２の実施例 第３図は本発明の第２の実施例のボンディングパッド
を示す断面図である。第２図と異なる点はAl膜を３層に
したことである。
を示す断面図である。第２図と異なる点はAl膜を３層に
したことである。
同図において、24はSi基板、25は下地絶縁膜、26は第
１のAl膜、27は第１の開口部27aが設けられた第１の絶
縁膜、28は第２のAl膜、29は第２の開口部29aが設けら
れた第２の絶縁膜で、第２図に示す対応するものと同じ
位置関係にある。
１のAl膜、27は第１の開口部27aが設けられた第１の絶
縁膜、28は第２のAl膜、29は第２の開口部29aが設けら
れた第２の絶縁膜で、第２図に示す対応するものと同じ
位置関係にある。
30は、第３のAl膜で、第２の開口部29aを被覆し、第
２の開口部29aの外側で、かつ第１の開口部27aの内側に
端部が位置している。31は第３のAl膜30上に形成された
第３の絶縁膜で、第３の開口部31aが形成されている。3
2は第３の開口部31aを被覆し、第３の開口部31aの外側
で、かつ第２の開口部29aの内側に端部が位置するよう
に形成された第４のAl膜で、この表面にボンディングさ
れるワイヤを介して不図示の外部電源と接続される。33
はカバー絶縁膜で、ワイヤボンディングのための第４の
開口部33aが形成されている。
２の開口部29aの外側で、かつ第１の開口部27aの内側に
端部が位置している。31は第３のAl膜30上に形成された
第３の絶縁膜で、第３の開口部31aが形成されている。3
2は第３の開口部31aを被覆し、第３の開口部31aの外側
で、かつ第２の開口部29aの内側に端部が位置するよう
に形成された第４のAl膜で、この表面にボンディングさ
れるワイヤを介して不図示の外部電源と接続される。33
はカバー絶縁膜で、ワイヤボンディングのための第４の
開口部33aが形成されている。
この場合においても、第３のAl膜30はパッド周辺部の
山の上に重なっておらず、また第４のAl膜32も第３のAl
膜30上方の山の上に重なっていない。
山の上に重なっておらず、また第４のAl膜32も第３のAl
膜30上方の山の上に重なっていない。
このため、パッド中央部と周辺部との間の高低差は、
Al膜が２層の場合と同じになる。即ち、カバー絶縁膜33
のパターニング前、その高低差は層間の絶縁膜一層分の
膜厚に等しく、パターニング後は、これにカバー絶縁膜
33の膜厚を加えたものに等しくなる。
Al膜が２層の場合と同じになる。即ち、カバー絶縁膜33
のパターニング前、その高低差は層間の絶縁膜一層分の
膜厚に等しく、パターニング後は、これにカバー絶縁膜
33の膜厚を加えたものに等しくなる。
このように、Al膜が３層になっているにもかかわら
ず、平坦度はAl膜が２層の場合と同じままである。これ
により、カバー絶縁膜33のパターニングの際、パッド周
辺部に被覆されたレジスト膜は厚くつくので、周辺部の
カバー絶縁膜33がエッチングされることもなく、またワ
イヤボンディングの際にカバー絶縁膜33を損傷させる危
険性も増すことはない。
ず、平坦度はAl膜が２層の場合と同じままである。これ
により、カバー絶縁膜33のパターニングの際、パッド周
辺部に被覆されたレジスト膜は厚くつくので、周辺部の
カバー絶縁膜33がエッチングされることもなく、またワ
イヤボンディングの際にカバー絶縁膜33を損傷させる危
険性も増すことはない。
従って、半導体装置の信頼性の向上を図ることができ
る。
る。
以上のように、本発明の半導体装置の構造によれば、
例えばボンディングパッドのこの構造を適用した場合、
パッド部の導電膜の層数を増やしても、ボンディングパ
ッド部の平坦度を悪化させることはない。
例えばボンディングパッドのこの構造を適用した場合、
パッド部の導電膜の層数を増やしても、ボンディングパ
ッド部の平坦度を悪化させることはない。
従って、カバー絶縁膜のパターニングの際にパッド周
辺部に被覆されるレジスト膜の平坦性を維持できるの
で、レジスト膜の膜厚不均一性によって生じるエッチン
グガスによるカバー絶縁膜の腐食も防止できる。また、
ワイヤボンディング時カバー絶縁膜を損傷させる危険性
も増すことはない。
辺部に被覆されるレジスト膜の平坦性を維持できるの
で、レジスト膜の膜厚不均一性によって生じるエッチン
グガスによるカバー絶縁膜の腐食も防止できる。また、
ワイヤボンディング時カバー絶縁膜を損傷させる危険性
も増すことはない。
これにより、半導体装置の信頼性の向上を図ることが
できる。
できる。
第１図は、本発明の半導体装置の原理を説明する断面
図、 第２図は、本発明の第１の実施例のボンディングパッド
を示す図、 第３図は、本発明の第２の実施例のボンディングパッド
を示す断面図、 第４図は、従来のボンディングパッドを示す断面図、 第５図は、従来例の問題点を説明する断面図、 第６図は、他の従来例のボンディングパッドを有する半
導体装置の断面図である。 （符号の説明） 1,16,24……Si基板、 2,17,25……下地絶縁膜、 3,18,26……第１のAl膜、 3a……第１のAl配線、 4,11,19,27……第１の絶縁膜、 4a,11a,19a……第１の開口部、 4b,6b……絶縁膜、 4c,6c……SOG膜、 5,20,28……第２のAl膜、 5a……第２のAl配線、 6,21,29……第２の絶縁膜、 6a,13a,21a……第２の開口部、 ７……第３のAl配線、 8,23,33……カバー絶縁膜、 8a,31a……第３の開口部、 ９……半導体基板、 10……第１の導電膜、 12……第２の導電膜、 14……第３の導電膜、 22,30……第３のAl膜、 32……第４のAl膜、 33a……第４の開口部、 34……レジスト膜、 35……ワイヤ。
図、 第２図は、本発明の第１の実施例のボンディングパッド
を示す図、 第３図は、本発明の第２の実施例のボンディングパッド
を示す断面図、 第４図は、従来のボンディングパッドを示す断面図、 第５図は、従来例の問題点を説明する断面図、 第６図は、他の従来例のボンディングパッドを有する半
導体装置の断面図である。 （符号の説明） 1,16,24……Si基板、 2,17,25……下地絶縁膜、 3,18,26……第１のAl膜、 3a……第１のAl配線、 4,11,19,27……第１の絶縁膜、 4a,11a,19a……第１の開口部、 4b,6b……絶縁膜、 4c,6c……SOG膜、 5,20,28……第２のAl膜、 5a……第２のAl配線、 6,21,29……第２の絶縁膜、 6a,13a,21a……第２の開口部、 ７……第３のAl配線、 8,23,33……カバー絶縁膜、 8a,31a……第３の開口部、 ９……半導体基板、 10……第１の導電膜、 12……第２の導電膜、 14……第３の導電膜、 22,30……第３のAl膜、 32……第４のAl膜、 33a……第４の開口部、 34……レジスト膜、 35……ワイヤ。
Claims (1)
- 【請求項１】半導体基板（９）上に形成された第１の導
電膜（10）と、 前記第１の導電膜（10）の上に形成された第１の絶縁膜
（11）と、 前記第１の絶縁膜（11）に形成された第１の開口部（11
a）を被覆するように形成された第２の導電膜（12）
と、 前記第２の導電膜（12）の上に形成された第２の絶縁膜
（13）と、 前記第１の開口部（11a）の内側に位置するように前記
第２の絶縁膜（13）に形成された第２の開口部（13a）
と、 第２の開口部（13a）を被覆し、前記第１の開口部（11
a）の内側で、かつ第２の開口部（13a）の外側にその外
周端部が位置するように形成された第３の導電膜（14）
とを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128197A JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128197A JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306635A JPH02306635A (ja) | 1990-12-20 |
| JP2580324B2 true JP2580324B2 (ja) | 1997-02-12 |
Family
ID=14978863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128197A Expired - Fee Related JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580324B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222738A (ja) * | 2010-04-09 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424843U (ja) * | 1987-08-01 | 1989-02-10 |
-
1989
- 1989-05-22 JP JP1128197A patent/JP2580324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306635A (ja) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| JPS5851425B2 (ja) | ハンドウタイソウチ | |
| JP2002198374A (ja) | 半導体装置およびその製造方法 | |
| JPH0373136B2 (ja) | ||
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| JP2001077150A (ja) | 半導体装置およびその製造方法 | |
| JP2580324B2 (ja) | 半導体装置 | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0695517B2 (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JPH0327551A (ja) | 半導体装置の配線構造 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JPS61170056A (ja) | 半導体装置の電極材料 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |