JPH02306635A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02306635A JPH02306635A JP12819789A JP12819789A JPH02306635A JP H02306635 A JPH02306635 A JP H02306635A JP 12819789 A JP12819789 A JP 12819789A JP 12819789 A JP12819789 A JP 12819789A JP H02306635 A JPH02306635 A JP H02306635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- thickness
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012528 membrane Substances 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 210000004709 eyebrow Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に関し、更に詳しく言えば、ポンディングパ
ッドの構造に関し、 平坦度を悪化させることな（導電膜を多層化することが
できるボンディングバンドの提供を目的とし、 半導体基板上に形成された第１の導電膜と、前記第１の
導電膜の上に形成された第１の絶縁ロタと、前記第１の
絶縁膜に形成された第１の開口部を被覆するように形成
された第２の導電膜と、前記第２の導電膜の上に形成さ
れた第２の絶縁膜と、前記第１の開口部の内側に位置す
るように前記第２の絶縁膜に形成された第２の開口部と
、第２の開口部を被覆し、前記第１の開口部の内側で、
かつ第２の開口部の外側にその外周端部が位置するよう
に形成された第３の導電膜とを有し、構成する。
ッドの構造に関し、 平坦度を悪化させることな（導電膜を多層化することが
できるボンディングバンドの提供を目的とし、 半導体基板上に形成された第１の導電膜と、前記第１の
導電膜の上に形成された第１の絶縁ロタと、前記第１の
絶縁膜に形成された第１の開口部を被覆するように形成
された第２の導電膜と、前記第２の導電膜の上に形成さ
れた第２の絶縁膜と、前記第１の開口部の内側に位置す
るように前記第２の絶縁膜に形成された第２の開口部と
、第２の開口部を被覆し、前記第１の開口部の内側で、
かつ第２の開口部の外側にその外周端部が位置するよう
に形成された第３の導電膜とを有し、構成する。
本発明は、半導体装置に関し、更に詳しく言えば、ポン
ディングパッドの構造に関する。
ディングパッドの構造に関する。
第６図は、従来例のポンディングパッドを有する半導体
装置の断面図で、ポンディングパッド部とＡｔ配線形成
部とを示している。
装置の断面図で、ポンディングパッド部とＡｔ配線形成
部とを示している。
同図において、２はＳｉ基板１上の下地絶縁膜、３ａは
該下地絶縁膜２上の第１のＡｔ配線、４ｂは第１のＡｔ
配線層３ａを覆う絶縁膜、４ｃは平坦化のためのＳ Ｏ
Ｇ （Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）膜、４はＳＯＧ
膜４ｃ上の眉間絶縁膜としての第１の絶縁膜、５ａは第
１の絶縁ｌＩ！４上の第２のＡｔ配線、６ｂは第２のＡ
ｔ配線５ａを覆う絶縁膜、６ｃは絶縁膜６ｂ上の平坦化
のためのＳＯＧ膜、６はＳＯＧ膜６Ｃ上の眉間絶縁膜と
しての第２の絶縁膜、７は第２の絶縁膜６上の第３のＡ
ｔ配線、８は第３のＡｔ配線７を覆うカバー絶縁膜であ
る。
該下地絶縁膜２上の第１のＡｔ配線、４ｂは第１のＡｔ
配線層３ａを覆う絶縁膜、４ｃは平坦化のためのＳ Ｏ
Ｇ （Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ ）膜、４はＳＯＧ
膜４ｃ上の眉間絶縁膜としての第１の絶縁膜、５ａは第
１の絶縁ｌＩ！４上の第２のＡｔ配線、６ｂは第２のＡ
ｔ配線５ａを覆う絶縁膜、６ｃは絶縁膜６ｂ上の平坦化
のためのＳＯＧ膜、６はＳＯＧ膜６Ｃ上の眉間絶縁膜と
しての第２の絶縁膜、７は第２の絶縁膜６上の第３のＡ
ｔ配線、８は第３のＡｔ配線７を覆うカバー絶縁膜であ
る。
しかし、このポンディングパッドの構造では、ＳＯＧ膜
４ｃと絶縁膜４ｂ、第１の絶縁膜４との間、ＳＯＧ膜６
ｃと絶縁膜６ｂ、第２の絶縁膜６との間の密着性が悪く
、ワイヤボンディング時の衝撃によりこれらの間が剥離
する場合がある。
４ｃと絶縁膜４ｂ、第１の絶縁膜４との間、ＳＯＧ膜６
ｃと絶縁膜６ｂ、第２の絶縁膜６との間の密着性が悪く
、ワイヤボンディング時の衝撃によりこれらの間が剥離
する場合がある。
そこで、この欠点を解決するため、第４図に断面図で示
す構造のポンディングパッドが用いられるようになって
いる。
す構造のポンディングパッドが用いられるようになって
いる。
同図において、２はＳｉ基板１上の下地絶縁膜、３は第
１のＡ１配線３ａと同時に形成され、第１のＡｔ配線３
ａとは電気的に分離された該下地絶縁膜２上の第１の頭
上で、その端部は第１の開口部４ａが設けられた第１の
絶縁膜４によって押さえられ、下地絶縁膜２からの剥離
に対する耐性が強化されている。
１のＡ１配線３ａと同時に形成され、第１のＡｔ配線３
ａとは電気的に分離された該下地絶縁膜２上の第１の頭
上で、その端部は第１の開口部４ａが設けられた第１の
絶縁膜４によって押さえられ、下地絶縁膜２からの剥離
に対する耐性が強化されている。
５は、第１の開口部４ａを被覆するように形成された第
２の頭上で、第２のＡｔ配線５ａと同時に形成され、第
２のＡｔ配線５ａとは電気的に分離されている。また、
第２のＭ膜５の端部は第２の開口部６ａが設けられた第
２の絶縁膜６によって押さえられ、剥離に対する耐性が
強化されている。
２の頭上で、第２のＡｔ配線５ａと同時に形成され、第
２のＡｔ配線５ａとは電気的に分離されている。また、
第２のＭ膜５の端部は第２の開口部６ａが設けられた第
２の絶縁膜６によって押さえられ、剥離に対する耐性が
強化されている。
更にこれらの上には、第３のＭ配線７とカバー絶縁膜８
とが形成され、カバー絶縁膜８にはワイヤボンディング
のための第３の開口部８ａが形成されている。
とが形成され、カバー絶縁膜８にはワイヤボンディング
のための第３の開口部８ａが形成されている。
ところで、第４図の従来例のポンディングパッドの構造
によれば、パッド周辺部が他の部分に比べて異常に高く
なっているので、製造工程中、次のような問題が生じる
。
によれば、パッド周辺部が他の部分に比べて異常に高く
なっているので、製造工程中、次のような問題が生じる
。
第５図（ａ）は、カバー絶縁膜８のパターニングのため
にレジスト膜３４を塗布した状態を示す図である。この
場合には、パッド周辺部（Ｇ部）の高い部分でレジスト
膜３４が薄くなるため、この部分の耐エツチング性が悪
化し、カバー絶縁膜８がエツチングされる場合がある。
にレジスト膜３４を塗布した状態を示す図である。この
場合には、パッド周辺部（Ｇ部）の高い部分でレジスト
膜３４が薄くなるため、この部分の耐エツチング性が悪
化し、カバー絶縁膜８がエツチングされる場合がある。
また、第５図（ｂ）に示すように、カバー絶縁膜８のパ
ターニング後、第３のＭ膜７の表面にワイヤボンディン
グするためにボンディング用ツールを移動させるときな
ど、ボール状のワイヤ３５の先端がカバー絶縁膜８にあ
たり、カバー絶縁膜８にクラックやカケを生じさせる場
合も多くなる。
ターニング後、第３のＭ膜７の表面にワイヤボンディン
グするためにボンディング用ツールを移動させるときな
ど、ボール状のワイヤ３５の先端がカバー絶縁膜８にあ
たり、カバー絶縁膜８にクラックやカケを生じさせる場
合も多くなる。
これにより、半導体装置の信頼性が低下するという問題
がある。
がある。
本発明はかかる従来の問題点に鑑みてなされたもので、
平坦度を悪化させることなく導電膜を多層化することの
できるポンディングパッドの構造を提供することを目的
とするものである。
平坦度を悪化させることなく導電膜を多層化することの
できるポンディングパッドの構造を提供することを目的
とするものである。
上記課題は、第１図の本発明の半導体装置の原理を説明
する断面図に示すように、半導体基板９上に形成された
第１の導電膜１０と、前記第１の導電膜１０の上に形成
された第１の絶縁膜１１と、前記第１の絶縁膜１１に形
成された第１の開口部１１ａを被覆するように形成され
た第２の導電膜１２と、前記第２の導電膜１２の上に形
成された第２の絶縁膜１３と、前記第１の開口部１１ａ
の内側に位置するように前記第２の絶縁膜１３に形成さ
れた第２の開口部１３ａと、第２の開口部ｌ３ａを被覆
し、前記第１の開口部１１ａの内側で、かつ第２の開口
部１３ａの外側にその外周端部が位置するように形成さ
れた第３の導電膜１４とを有する半導体装置によって解
決される。
する断面図に示すように、半導体基板９上に形成された
第１の導電膜１０と、前記第１の導電膜１０の上に形成
された第１の絶縁膜１１と、前記第１の絶縁膜１１に形
成された第１の開口部１１ａを被覆するように形成され
た第２の導電膜１２と、前記第２の導電膜１２の上に形
成された第２の絶縁膜１３と、前記第１の開口部１１ａ
の内側に位置するように前記第２の絶縁膜１３に形成さ
れた第２の開口部１３ａと、第２の開口部ｌ３ａを被覆
し、前記第１の開口部１１ａの内側で、かつ第２の開口
部１３ａの外側にその外周端部が位置するように形成さ
れた第３の導電膜１４とを有する半導体装置によって解
決される。
〔作用］
本発明の半導体装置の構造においては、第３の導電膜１
４の端部が、各層の重なりによって形成された周辺部の
壁の上に重ならないように形成されている。
４の端部が、各層の重なりによって形成された周辺部の
壁の上に重ならないように形成されている。
このため、周辺部の高さは、従来の構造と比較して第３
の導電膜１４の膜厚分だけ低くなる。また、第３の導電
膜１４の中央部と周辺部との間の高低差は第１の絶縁膜
１１の膜厚分あるいは第２の絶縁膜１３の膜厚分のどち
らかの膜厚となり、従来と比較して絶縁膜１層分だけ小
さくなる。
の導電膜１４の膜厚分だけ低くなる。また、第３の導電
膜１４の中央部と周辺部との間の高低差は第１の絶縁膜
１１の膜厚分あるいは第２の絶縁膜１３の膜厚分のどち
らかの膜厚となり、従来と比較して絶縁膜１層分だけ小
さくなる。
これにより、平坦度は従来と比較して改善される。
次に図を参照しながら本発明の実施例について説明する
。
。
■本発明の第１の実施例
第２図は、本発明の第１の実施例の半導体集積回路装置
のポンディングパッドを示す図であり、同図（ａ）は断
面図、同図（ｂ）は上面図である。
のポンディングパッドを示す図であり、同図（ａ）は断
面図、同図（ｂ）は上面図である。
同図（ａ）において、１６はＳｉ基板、１７はＳｉ基板
上の下地絶縁膜、１日は第１の層膜、１９は第１のＡ１
１１１！１８上に形成された厚さ７，０００人の眉間の
第１の絶縁膜で、第１の開口部１９ａが形成されている
。２０は第１の開口部１９ａを被覆するように形成され
た厚さ７．０００人の第２のり膜。
上の下地絶縁膜、１日は第１の層膜、１９は第１のＡ１
１１１！１８上に形成された厚さ７，０００人の眉間の
第１の絶縁膜で、第１の開口部１９ａが形成されている
。２０は第１の開口部１９ａを被覆するように形成され
た厚さ７．０００人の第２のり膜。
２１は第２のＭ膜２０の上に形成された厚さ９．０００
人の眉間の第２の絶縁膜で、第１の開口部１９ａの内側
に位置するように第２の開口部が形成されている。２２
は第２の開口部２１ａを被覆し、第１の開口部１９ａの
内側で、かつ第２の開口部２１ａの外側に端部が位置す
るように形成された厚さ１０，０００人の第３のＭ膜で
、不図示の外部電源に接続するためにワイヤがポンディ
ングされる。２３は第３のＭ膜２２上に形成された厚さ
８．０００ Ａのカバー絶縁膜で、ワイヤボンディング
するための第３の開口部２３ａが設けられている。
人の眉間の第２の絶縁膜で、第１の開口部１９ａの内側
に位置するように第２の開口部が形成されている。２２
は第２の開口部２１ａを被覆し、第１の開口部１９ａの
内側で、かつ第２の開口部２１ａの外側に端部が位置す
るように形成された厚さ１０，０００人の第３のＭ膜で
、不図示の外部電源に接続するためにワイヤがポンディ
ングされる。２３は第３のＭ膜２２上に形成された厚さ
８．０００ Ａのカバー絶縁膜で、ワイヤボンディング
するための第３の開口部２３ａが設けられている。
また、同図（ｂ）において、同図（ａ）と同一の符号で
示されるものは、同図（ａ）と同じものを示している。
示されるものは、同図（ａ）と同じものを示している。
即ち、第３の開口部２３ａの幅は１１０μｍ、第３の開
口部２３ａの側壁から第２の開口部２１ａの側壁まで４
μｍ、第２の開口部２１ａの側壁から第３のＭ膜２２の
端部まで３μｍ、第３のＭ膜２２の端部から第１の開口
部１９ａの側壁まで４μｍ、第１の開口部１９ａの側壁
から第２のＭ膜２０の端部まで３μｍ、第２のり膜２０
の端部から第１の層膜１８の端部まで３μｍある。
口部２３ａの側壁から第２の開口部２１ａの側壁まで４
μｍ、第２の開口部２１ａの側壁から第３のＭ膜２２の
端部まで３μｍ、第３のＭ膜２２の端部から第１の開口
部１９ａの側壁まで４μｍ、第１の開口部１９ａの側壁
から第２のＭ膜２０の端部まで３μｍ、第２のり膜２０
の端部から第１の層膜１８の端部まで３μｍある。
次に、第２図を参照しながら本発明の実施例のポンディ
ングパッドの作用・効果について説明する。
ングパッドの作用・効果について説明する。
第２図（ａ）に示すように、第３の層膜２２はパッド周
辺部りの山の部分に重ならないように形成されている。
辺部りの山の部分に重ならないように形成されている。
このため、周辺部の高さは、従来の場合と比較して低く
なり、最も高い所の８部でも従来の場合と比較して第１
の絶縁膜１９の膜厚７．０００人だけ低い。更に、パッ
ドの中央部と周辺部との間の高低差の最大部分は同図（
ａ）の８部−Ｅ部間で、その高低差は第１の絶縁膜１９
の膜厚７，０００人だけ従来と比較して小さい。
なり、最も高い所の８部でも従来の場合と比較して第１
の絶縁膜１９の膜厚７．０００人だけ低い。更に、パッ
ドの中央部と周辺部との間の高低差の最大部分は同図（
ａ）の８部−Ｅ部間で、その高低差は第１の絶縁膜１９
の膜厚７，０００人だけ従来と比較して小さい。
従って、カバー絶縁膜２３をパターニングする際に塗布
されたレジストの膜厚分布は均一で、バンド周辺部にも
膜厚が厚く形成される。これにより、カバー絶縁膜２３
に第３の開口部２３ａを開けるためエツチングするとき
、パッド周辺部のレジスト膜はエツチングガスに対して
十分にマスク効果を有するので、下地のカバー絶縁膜が
エンチングされることもない。
されたレジストの膜厚分布は均一で、バンド周辺部にも
膜厚が厚く形成される。これにより、カバー絶縁膜２３
に第３の開口部２３ａを開けるためエツチングするとき
、パッド周辺部のレジスト膜はエツチングガスに対して
十分にマスク効果を有するので、下地のカバー絶縁膜が
エンチングされることもない。
また、カバー絶縁膜２３のパターニング後には、パッド
中央部と周辺部との間の高低差は第２の絶縁膜２１の膜
厚とカバー絶縁膜２３の膜厚とを合わせた分で、最大１
７，０００人（０部−Ｅ部間）となる。これを従来の構
造（第４図参照）と比べると、第１の絶縁膜４の膜厚分
（７，０００人）だけ小さくなっている。
中央部と周辺部との間の高低差は第２の絶縁膜２１の膜
厚とカバー絶縁膜２３の膜厚とを合わせた分で、最大１
７，０００人（０部−Ｅ部間）となる。これを従来の構
造（第４図参照）と比べると、第１の絶縁膜４の膜厚分
（７，０００人）だけ小さくなっている。
従って、ポンディングパッドにワイヤをボンディングす
るためにボンディング用ツールを移動するときや、第３
のＡＩ２膜２２表面にワイヤをボンディングするときに
、ボール状のワイヤの先端がカバーｔＩＡ縁膜２３にあ
たる危険性を低減できる。
るためにボンディング用ツールを移動するときや、第３
のＡＩ２膜２２表面にワイヤをボンディングするときに
、ボール状のワイヤの先端がカバーｔＩＡ縁膜２３にあ
たる危険性を低減できる。
これにより、半導体装置の信頼性を向上させることがで
きる。
きる。
■本発明の第２の実施例
第３図は本発明の第２の実施例のポンディングパッドを
示す断面図である。第２図と異なる点はＭ膜を３層にし
たことである。
示す断面図である。第２図と異なる点はＭ膜を３層にし
たことである。
同図において、２４はＳｉ基板、２５は下地絶縁膜、２
６は第１のＭ膜、２７は第１の開口部２７ａが設けられ
た第１の絶縁膜、２８は第２のＭ膜、２９は第２の開口
部２９ａが設けられた第２の絶縁膜で、第２図に示す対
応するものと同じ位置関係にある。
６は第１のＭ膜、２７は第１の開口部２７ａが設けられ
た第１の絶縁膜、２８は第２のＭ膜、２９は第２の開口
部２９ａが設けられた第２の絶縁膜で、第２図に示す対
応するものと同じ位置関係にある。
３０は、第３のＭ膜で、第２の開口部２９ａを被覆し、
第２の開口部２９ａの外側で、かつ第１の開口部２７ａ
の内側に端部が位置している。３！は第３のＭ膜３０上
に形成された第３の絶縁膜で、第３の開口部３１ａが形
成されている。３２は第３の開口部３１ａを被覆し、第
３の開口部３１ａの外側で、かつ第２の開口部２９ａの
内側に端部が位置するように形成された第４のＭ膜で、
この表面にボンディングされるワイヤを介して不図示の
外部電源と接続される。３３はカバー絶縁膜で、ワイヤ
ボンディングのための第４の開口部３３ａが形成されて
いる。
第２の開口部２９ａの外側で、かつ第１の開口部２７ａ
の内側に端部が位置している。３！は第３のＭ膜３０上
に形成された第３の絶縁膜で、第３の開口部３１ａが形
成されている。３２は第３の開口部３１ａを被覆し、第
３の開口部３１ａの外側で、かつ第２の開口部２９ａの
内側に端部が位置するように形成された第４のＭ膜で、
この表面にボンディングされるワイヤを介して不図示の
外部電源と接続される。３３はカバー絶縁膜で、ワイヤ
ボンディングのための第４の開口部３３ａが形成されて
いる。
この場合においても、第３のＡ［３０はパッド周辺部の
山の上に重なっておらず、また第４のＭ膜３２も第３の
Ｍ膜３０上方の山の上に重なっていない。
山の上に重なっておらず、また第４のＭ膜３２も第３の
Ｍ膜３０上方の山の上に重なっていない。
このため、パッド中央部と周辺部との間の高低差は、Ｍ
膜が２層の場合と同じになる。即ち、カバー絶縁膜３３
のパターニング前、その高低差は眉間の絶縁膜−要分の
膜厚に等しく、パターニング後は、これにカバー絶縁膜
３３の膜厚を加えたものに等しくなる。
膜が２層の場合と同じになる。即ち、カバー絶縁膜３３
のパターニング前、その高低差は眉間の絶縁膜−要分の
膜厚に等しく、パターニング後は、これにカバー絶縁膜
３３の膜厚を加えたものに等しくなる。
このように、Ｍ膜が３層になっているにもかかわらず、
平坦度はＭ膜が２層の場合と同じままである。これによ
り、カバー絶縁膜３３のパターニングの際、パッド周辺
部に被覆されたレジスト膜は厚くつくので、周辺部のカ
バー絶縁ｒＰＪ３３がエツチングされることもなく、ま
たワイヤボンディングの際にカバー絶縁膜３３を損傷さ
せる危険性も増すことはない。
平坦度はＭ膜が２層の場合と同じままである。これによ
り、カバー絶縁膜３３のパターニングの際、パッド周辺
部に被覆されたレジスト膜は厚くつくので、周辺部のカ
バー絶縁ｒＰＪ３３がエツチングされることもなく、ま
たワイヤボンディングの際にカバー絶縁膜３３を損傷さ
せる危険性も増すことはない。
従って、半導体装置の信頼性の向上を図ることができる
。
。
以上のように、本発明の半導体装置の構造によれば、例
えばポンディングパッドのこの構造を適用した場合、パ
ッド部の導電膜の暦数を増やしても、ポンディングパッ
ド部の平坦度を悪化させることはない。
えばポンディングパッドのこの構造を適用した場合、パ
ッド部の導電膜の暦数を増やしても、ポンディングパッ
ド部の平坦度を悪化させることはない。
従って、カバー絶縁膜のパターニングの際にパッド周辺
部に被覆されるレジスト膜の平坦性を維持できるので、
レジスト膜の膜厚不均一性によって生じるエツチングガ
スによるカバー絶縁膜の腐食も防止できる。また、ワイ
ヤボンディング時カバー絶縁膜を損傷させる危険性も増
すことはない。
部に被覆されるレジスト膜の平坦性を維持できるので、
レジスト膜の膜厚不均一性によって生じるエツチングガ
スによるカバー絶縁膜の腐食も防止できる。また、ワイ
ヤボンディング時カバー絶縁膜を損傷させる危険性も増
すことはない。
これにより、半導体装置の信頼性の向上を図ることがで
きる。
きる。
第１図は、本発明の半導体装置の原理を説明する断面図
、 第２図は、本発明の第１の実施例のポンディングパッド
を示す図、 第３図は、本発明の第２の実施例のポンディングパッド
を示す断面図、 第４図は、従来例のポンディングパッドを示す断面図、 第５図は、従来例の問題点を説明する断面図、第６図は
、他の従来例のポンディングパッドを有する半導体装置
の断面図である。 （符号の説明） １．１６．２４・・・Ｓｉ基板、 ２．１７．２５・・・下地絶縁膜、 ３．１８．２６・・・第１のＭ膜、 ３ａ・・・第１のへｌ配線、 ４．１１，１９．２７・・・第１の絶縁膜、４ａ、Ｉｌ
ａ、１９ａ・・・第１の開口部、４ｂ、６ｂ・・・絶縁
膜、 ４ ｃ、６ ｃ−３ＯＧ膜、 ５．２０．２８・・・第２のＭ膜、 ５ａ・・・第２のへ１配線、 ６．２１．２９・・・第２の絶縁膜、 ６ａ、１３ａ、２１ａ・・・第２の開口部、７・・・第
３のＡｌ配線、 ８．２３．３３・・・カバー絶縁膜、 ８ａ、３１ａ・・・第３の開口部、 ９・・・半導体基板、 １０・・・第１の導電膜、 １２・・・第２の導電膜、 １４・・・第３の導電膜、 ２２．３０・・・第３のＭ膜、 ３２・・・第４のＭ膜、 ３３ａ・・・第４の開口部、 ３４・・・レジスト膜、 ３５・・・ワイヤ。
、 第２図は、本発明の第１の実施例のポンディングパッド
を示す図、 第３図は、本発明の第２の実施例のポンディングパッド
を示す断面図、 第４図は、従来例のポンディングパッドを示す断面図、 第５図は、従来例の問題点を説明する断面図、第６図は
、他の従来例のポンディングパッドを有する半導体装置
の断面図である。 （符号の説明） １．１６．２４・・・Ｓｉ基板、 ２．１７．２５・・・下地絶縁膜、 ３．１８．２６・・・第１のＭ膜、 ３ａ・・・第１のへｌ配線、 ４．１１，１９．２７・・・第１の絶縁膜、４ａ、Ｉｌ
ａ、１９ａ・・・第１の開口部、４ｂ、６ｂ・・・絶縁
膜、 ４ ｃ、６ ｃ−３ＯＧ膜、 ５．２０．２８・・・第２のＭ膜、 ５ａ・・・第２のへ１配線、 ６．２１．２９・・・第２の絶縁膜、 ６ａ、１３ａ、２１ａ・・・第２の開口部、７・・・第
３のＡｌ配線、 ８．２３．３３・・・カバー絶縁膜、 ８ａ、３１ａ・・・第３の開口部、 ９・・・半導体基板、 １０・・・第１の導電膜、 １２・・・第２の導電膜、 １４・・・第３の導電膜、 ２２．３０・・・第３のＭ膜、 ３２・・・第４のＭ膜、 ３３ａ・・・第４の開口部、 ３４・・・レジスト膜、 ３５・・・ワイヤ。
Claims (1)
- 【特許請求の範囲】 半導体基板（９）上に形成された第１の導電膜（１０）
と、 前記第１の導電膜（１０）の上に形成された第１の絶縁
膜（１１）と、 前記第１の絶縁膜（１１）に形成された第１の開口部（
１１ａ）を被覆するように形成された第２の導電膜（１
２）と、 前記第２の導電膜（１２）の上に形成された第２の絶縁
膜（１３）と、 前記第１の開口部（１１ａ）の内側に位置するように前
記第２の絶縁膜（１３）に形成された第２の開口部（１
３ａ）と、 第２の開口部（１３ａ）を被覆し、前記第１の開口部（
１１ａ）の内側で、かつ第２の開口部（１３ａ）の外側
にその外周端部が位置するように形成された第３の導電
膜（１４）とを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128197A JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128197A JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306635A true JPH02306635A (ja) | 1990-12-20 |
| JP2580324B2 JP2580324B2 (ja) | 1997-02-12 |
Family
ID=14978863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128197A Expired - Fee Related JP2580324B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580324B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222738A (ja) * | 2010-04-09 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424843U (ja) * | 1987-08-01 | 1989-02-10 |
-
1989
- 1989-05-22 JP JP1128197A patent/JP2580324B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424843U (ja) * | 1987-08-01 | 1989-02-10 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222738A (ja) * | 2010-04-09 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8587135B2 (en) | 2010-04-09 | 2013-11-19 | Renesas Electronics Corporation | Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580324B2 (ja) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309025A (en) | Semiconductor bond pad structure and method | |
| JPH0373136B2 (ja) | ||
| JPH05335529A (ja) | 半導体装置およびその製造方法 | |
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| JPH02306635A (ja) | 半導体装置 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JPH0456237A (ja) | 半導体装置 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPS6072253A (ja) | 半導体装置の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH05136198A (ja) | 半導体装置 | |
| JPH08306701A (ja) | 半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61154054A (ja) | 半導体装置 | |
| JPH02231735A (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |