JPS6072253A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6072253A JPS6072253A JP17816483A JP17816483A JPS6072253A JP S6072253 A JPS6072253 A JP S6072253A JP 17816483 A JP17816483 A JP 17816483A JP 17816483 A JP17816483 A JP 17816483A JP S6072253 A JPS6072253 A JP S6072253A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- etching
- junction
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は多層配線半導体装置のポンディングパッドの改
良に関するものである。
良に関するものである。
（従来技術の説明）
従来の多層配線半導体装置のポンディングパッドを第］
図ａ ｒ ｂに示す。第１図ａに於て１は半導体基板、
２は絶縁膜、３は第」層の信号引出し用の電極、４は層
間絶縁膜であシ、第１層と第２層の配線金属全絶縁分離
すること全目的とし、公知のＣＶＤ法などで形成される
。５は第１層′の配線金属で形成された電極３上の層間
絶縁膜４にあけられた開孔部（スルーホール）である。
図ａ ｒ ｂに示す。第１図ａに於て１は半導体基板、
２は絶縁膜、３は第」層の信号引出し用の電極、４は層
間絶縁膜であシ、第１層と第２層の配線金属全絶縁分離
すること全目的とし、公知のＣＶＤ法などで形成される
。５は第１層′の配線金属で形成された電極３上の層間
絶縁膜４にあけられた開孔部（スルーホール）である。
弗酸を主成分とするエツチング溶液でスルーホールエッ
チを行なうとその終了段階で第１図ａに示されるように
第１層の電極３上に配線金属の結晶粒界に沿って凹凸が
発生し、容易に層間絶縁膜４のエツチング終点を知るこ
とができる。これはスルーホールエツチング溶液が配線
金属もエツチングするためである。 − 次に、第１図すに示すように第２層の配線金属全第１層
の電極３上に重ねて形成し、第２層の配線金属による電
極６を形成する。
チを行なうとその終了段階で第１図ａに示されるように
第１層の電極３上に配線金属の結晶粒界に沿って凹凸が
発生し、容易に層間絶縁膜４のエツチング終点を知るこ
とができる。これはスルーホールエツチング溶液が配線
金属もエツチングするためである。 − 次に、第１図すに示すように第２層の配線金属全第１層
の電極３上に重ねて形成し、第２層の配線金属による電
極６を形成する。
さらに半導体装置表面を保護し信頼性金高めるためにＮ
”’ ＣＶＤ法などによりパッシベーション膜７を形成
し、通常のホトエツチングで第２層の電極６上に開孔部
８全あけポンディングパッド１０ 全完成させる。パッ
シベーション膜７は通常半導体装置を保護するものであ
シ、信頼性上ボンｒ（ングパッド１０のみを窓あけする
のが望ましい。
”’ ＣＶＤ法などによりパッシベーション膜７を形成
し、通常のホトエツチングで第２層の電極６上に開孔部
８全あけポンディングパッド１０ 全完成させる。パッ
シベーション膜７は通常半導体装置を保護するものであ
シ、信頼性上ボンｒ（ングパッド１０のみを窓あけする
のが望ましい。
従ってパッシベーション膜のエツチング終点はボンデイ
ングミ４ツト上で判定する必要がある。従来の方法では
第１図ａに示されるように１層の電極３がスルーホール
エッチ時に露出するので、ノクソシベーション膜をエツ
チングするとき第１図すに示されるように第２層の電極
６がすでにエツチング終点の表面状態を示すように見え
るため、ノクッシベーション膜のエツチング終点を判定
しずら＜、エツチング不良によシパッシベーション膜残
り又はオーバーエッチによる配線金属の膜厚減少が発生
し、ボンディング不良が発生することがあった。
ングミ４ツト上で判定する必要がある。従来の方法では
第１図ａに示されるように１層の電極３がスルーホール
エッチ時に露出するので、ノクソシベーション膜をエツ
チングするとき第１図すに示されるように第２層の電極
６がすでにエツチング終点の表面状態を示すように見え
るため、ノクッシベーション膜のエツチング終点を判定
しずら＜、エツチング不良によシパッシベーション膜残
り又はオーバーエッチによる配線金属の膜厚減少が発生
し、ボンディング不良が発生することがあった。
壕だ、このようにして構成されたがンデイングｔＲッド
は１層金属と２層金属を合わせた厚みとなるため、配線
金属の厚みによってワイヤ７］（ンデイング時のエネル
ギーが吸収され、ワイヤボンド不良が発生しやすいとい
う欠点があり、半導体装置の組立歩留および信頼性の低
下が問題となっていた。
は１層金属と２層金属を合わせた厚みとなるため、配線
金属の厚みによってワイヤ７］（ンデイング時のエネル
ギーが吸収され、ワイヤボンド不良が発生しやすいとい
う欠点があり、半導体装置の組立歩留および信頼性の低
下が問題となっていた。
（発明の目的）
本発明の目的は従来の製造工程を変えることなく、ホン
ディングパッド上で容易Ｋ ／ｆッシヘーション膜のエ
ツチング終点を判定できるようにしたものであシ、製造
容易にして歩留シが高く、信頼性全向上した半導体装置
全提供するにある。
ディングパッド上で容易Ｋ ／ｆッシヘーション膜のエ
ツチング終点を判定できるようにしたものであシ、製造
容易にして歩留シが高く、信頼性全向上した半導体装置
全提供するにある。
（発明の構成）
本発明は半導体基板上に配線層と層間絶縁膜とヲ＜シ返
し形成してなる半導体装置において、最上層を除くすべ
ての配線層のボンディングノソッド部の電極が周囲のみ
額縁状になっていることを特徴とする半導体装置にある
。゛ （実施例の構成） 以下に本発明の一実施例全第２図ａ＋１）’に参照して
説明する。
し形成してなる半導体装置において、最上層を除くすべ
ての配線層のボンディングノソッド部の電極が周囲のみ
額縁状になっていることを特徴とする半導体装置にある
。゛ （実施例の構成） 以下に本発明の一実施例全第２図ａ＋１）’に参照して
説明する。
第１図と同様に半導体基板１上に絶縁膜２全形成し、・
さらにその上にス・ぐツタ法又は蒸着法で第１層の配線
金属を被着させ通常のホトエッチ工程で配線を形成する
。
さらにその上にス・ぐツタ法又は蒸着法で第１層の配線
金属を被着させ通常のホトエッチ工程で配線を形成する
。
このとき電極１３も同時に形成するが、第２図すに示す
該電極１３の部分の上面図のように、第１層の電極１３
は周辺のみ一定の幅で第１層の配線金属が残るように電
極内部の配線金属金工、チング除去する（いわゆる額縁
形に形成する）。従って、第１層の電極１３の内部は絶
縁膜２が露出するようになる。絶縁膜２は半導体基板を
熱酸化するかあるいはＣＶＤ法などで形成するため極め
て平坦である。
該電極１３の部分の上面図のように、第１層の電極１３
は周辺のみ一定の幅で第１層の配線金属が残るように電
極内部の配線金属金工、チング除去する（いわゆる額縁
形に形成する）。従って、第１層の電極１３の内部は絶
縁膜２が露出するようになる。絶縁膜２は半導体基板を
熱酸化するかあるいはＣＶＤ法などで形成するため極め
て平坦である。
しかる後に第１図ａと同様にＣＶＤ法などで層間絶縁膜
４を形成し、ホトエッチで開孔部５を形成するが、第２
図ａで示されるようにこの上に形成される第２層の電極
６と電気的接触が得られるように、開孔部５の内側に第
１層の電極１３の一部又は全部が露出するように形成す
る。
４を形成し、ホトエッチで開孔部５を形成するが、第２
図ａで示されるようにこの上に形成される第２層の電極
６と電気的接触が得られるように、開孔部５の内側に第
１層の電極１３の一部又は全部が露出するように形成す
る。
以降の工程は第１図すと同様であり、最終的に第２図ａ
のような構造のポンディングパッド２０が形成される。
のような構造のポンディングパッド２０が形成される。
以上説明したように本実施例のポンディングパッド′に
おいては第１層の電極の内部は絶縁膜が露出する構造に
なっているので、この上に形成された第２層の電極の表
面は極めて平坦であシ、次の工程で電極上のパッシベー
ション膜全エツチング除去する際、第２層の電極の表面
状態の変化全容易に判別できる。従って、そのエツチン
グ終点を容易に判別でき、・々ッシベーション膜のエツ
チング不足又は配線金属のオーツく一エッチによる膜減
りなどの発生を防ぐことができ製造歩留の向」二ならび
にワイヤーボンド時の組立不良を軽減できる。
おいては第１層の電極の内部は絶縁膜が露出する構造に
なっているので、この上に形成された第２層の電極の表
面は極めて平坦であシ、次の工程で電極上のパッシベー
ション膜全エツチング除去する際、第２層の電極の表面
状態の変化全容易に判別できる。従って、そのエツチン
グ終点を容易に判別でき、・々ッシベーション膜のエツ
チング不足又は配線金属のオーツく一エッチによる膜減
りなどの発生を防ぐことができ製造歩留の向」二ならび
にワイヤーボンド時の組立不良を軽減できる。
また、ボンディングパット′の配線金属の厚さを薄くで
きるのでワイヤビンディング時のエネルギー吸収をおさ
えることができ、ワイヤボンディング性能が向上する結
果半導体装置の組立歩留および信頼性全向上できる。
きるのでワイヤビンディング時のエネルギー吸収をおさ
えることができ、ワイヤボンディング性能が向上する結
果半導体装置の組立歩留および信頼性全向上できる。
さらに、従来のプロセスを変更することなく、しかもボ
ンディング／′Ｐ、 トの大きさを変えることなく容易
に採用できる。
ンディング／′Ｐ、 トの大きさを変えることなく容易
に採用できる。
（発明の効果）
以上説明したように、本発明は少なくとも第１層の電極
を額縁形にしたため、再現性よくポンディングパッドを
形成でき、歩留シ向上とＪ？ノンディング時不良軽減全
達成できるので多層配線の半導体装置に利用できる。
を額縁形にしたため、再現性よくポンディングパッドを
形成でき、歩留シ向上とＪ？ノンディング時不良軽減全
達成できるので多層配線の半導体装置に利用できる。
第１図ａ、ｂは従来の半導体装置のンゼンディングパソ
ドの断面図、第２図ａは本発明の一実施例による半導体
装置のポンディングパッドの断面図、第２図すは第２図
ａのがンディングパッド部の上面図である。 １・・半導体基板、２・・・絶縁膜、３・・・第１層の
電極、４・・・層間絶縁膜、５・・・開孔部、６・・・
第２層の’ＫｈＭ、７・・パッシベーション膜、８・・
・ノクッシベーション膜の開孔部、１０・・従来構造の
ポンディングパッド、１３・・・本発明の第１層の電極
、２０・本発明による構造のンＪ？ンディングバンド。 特許出願人 沖電気工業株式会社 手続補正書（睦） １．事件の表示 昭和５８年 特 許 願第１７８１６４号２ 発明の名
称 半導体装置 ３ 補正をする者 事件との関係 ％ 許 出 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人
ドの断面図、第２図ａは本発明の一実施例による半導体
装置のポンディングパッドの断面図、第２図すは第２図
ａのがンディングパッド部の上面図である。 １・・半導体基板、２・・・絶縁膜、３・・・第１層の
電極、４・・・層間絶縁膜、５・・・開孔部、６・・・
第２層の’ＫｈＭ、７・・パッシベーション膜、８・・
・ノクッシベーション膜の開孔部、１０・・従来構造の
ポンディングパッド、１３・・・本発明の第１層の電極
、２０・本発明による構造のンＪ？ンディングバンド。 特許出願人 沖電気工業株式会社 手続補正書（睦） １．事件の表示 昭和５８年 特 許 願第１７８１６４号２ 発明の名
称 半導体装置 ３ 補正をする者 事件との関係 ％ 許 出 願 人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人
Claims (1)
- 半導体基板上に配線層と層間絶縁膜とヲ＜シ返し形成し
てなる半導体装置において、最上層を除くすべての配線
層のボンディング・やラド部の電極が周囲のみ額縁状に
なっていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17816483A JPS6072253A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17816483A JPS6072253A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072253A true JPS6072253A (ja) | 1985-04-24 |
| JPH0330986B2 JPH0330986B2 (ja) | 1991-05-01 |
Family
ID=16043736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17816483A Granted JPS6072253A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072253A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362337A (ja) * | 1986-09-03 | 1988-03-18 | Nec Corp | 半導体装置 |
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| US6274404B1 (en) | 1998-09-25 | 2001-08-14 | Nec Corporation | Multilayered wiring structure and method of manufacturing the same |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
| JPS57207354A (en) * | 1981-06-15 | 1982-12-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1983
- 1983-09-28 JP JP17816483A patent/JPS6072253A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
| JPS57207354A (en) * | 1981-06-15 | 1982-12-20 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362337A (ja) * | 1986-09-03 | 1988-03-18 | Nec Corp | 半導体装置 |
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| JP4717973B2 (ja) * | 1998-05-30 | 2011-07-06 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 導体路の接触接続装置および接触接続方法 |
| US6274404B1 (en) | 1998-09-25 | 2001-08-14 | Nec Corporation | Multilayered wiring structure and method of manufacturing the same |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330986B2 (ja) | 1991-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPS6149819B2 (ja) | ||
| JPH02237135A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPS6072253A (ja) | 半導体装置の製造方法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH11121458A (ja) | 半導体装置 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0244145B2 (ja) | ||
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| KR19990057836A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JPH07249627A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH05136198A (ja) | 半導体装置 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPH02306635A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH01161735A (ja) | 半導体装置 |