KR19990057836A - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR19990057836A
KR19990057836A KR1019970077915A KR19970077915A KR19990057836A KR 19990057836 A KR19990057836 A KR 19990057836A KR 1019970077915 A KR1019970077915 A KR 1019970077915A KR 19970077915 A KR19970077915 A KR 19970077915A KR 19990057836 A KR19990057836 A KR 19990057836A
Authority
KR
South Korea
Prior art keywords
metal wiring
undercut
semiconductor device
metal
spacer
Prior art date
Application number
KR1019970077915A
Other languages
English (en)
Other versions
KR100477821B1 (ko
Inventor
이정석
남기원
김광철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077915A priority Critical patent/KR100477821B1/ko
Publication of KR19990057836A publication Critical patent/KR19990057836A/ko
Application granted granted Critical
Publication of KR100477821B1 publication Critical patent/KR100477821B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선의 언더컷에 의해 발생되는 수분 확산을 방지하여 소자 특성을 향상시키는 반도체 소자의 금속배선 형성 방법을 제공하고자 하는 것으로, 이를 위하여 본 발명의 금속배선 형성 방법은, 과도식각에 의해 그 에지 하부에 언더컷을 갖는 금속배선을 패터닝하는 단계; 및 상기 언더컷을 덮도록 상기 패터닝된 금속배선의 측벽에 스페이서를 형성하는 단계를 포함하여 이루어진다. 상기 스페이서는 예컨대 질화막과 같이 언더컷의 갭필링 및 수분 확산을 방지하는 물질로 이루어진다.

Description

반도체 소자의 금속배선 형성 방법
본 발명은 다층 금속배선을 갖는 반도체 소자 제조 방법에 관한 것으로, 특히 금속배선의 언더컷을 통해 수분이 침투되는 것을 방지하기 위한 금속배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 소자가 고집적화되어 감에 따라 금속배선은 다층화되어가고 있으며, 금속층간의 평탄화를 위해 금속층간 절연막으로써 SOG(spin on glass)를 사용하고 있다. 종래의 다층 금속배선 공정과 그 문제점을 도 1a 및 도 1b를 참조하여 살펴본다. 먼저, 도 1a는 소정 공정이 완료된 웨이퍼(11) 상에 예컨대 Ti/TiN과 같은 장벽 금속막(barrier metal)(12), 예컨대 텅스텐 또는 알루미늄과 같은 배선용 금속막(13), 및 예컨대 TiN과 같은 비반사층(14)을 차례로 형성한 다음, 마스크 및 식각 공정에 의해 적층된 층을 차례로 식각함으로써 하부 금속배선을 완료한 상태이다. 그런데, 도면의 점선 "A"의 내부에 도시된 바와 같이, 배선용 금속막(13)의 에지 하부에 언더컷 현상이 발생되게 된다. 즉, 식각 공정에서 금속 잔류물에 의한 금속 브리지를 방지하기 위하여 과도식각(Over Etch)을 실시하게 되는데, 이 과도식각에 의해 배선용 금속막(13)의 하부에 배치된 장벽 금속막(12)이 과도식각되어 언더컷이 발생되게 되는 것이다. 금속 브리지는 금속배선의 페일(Fail)을 가져오는 큰 원인이 되므로 현 상태에서는 과도 식각을 하지 않을 수 없는 실정이다. 한편, 도 1b는 도 1a의 전체구조 상부에 금속층간산화막(IMO-1)(15)을 형성한 상태로서, 이 금속층간산화막(15)은 통상 1000Å 정도로 얇게 형성하고 있으며, 이 얇은 산화막은 스텝커버리지가 나쁘기 때문에 언더컷 부위(도 1a의 "A")를 충분히 덮지 못한다.
따라서, 후속 공정으로 금속층간산화막(15) 상에 SOG막을 형성할 때, 언더컷으로 인해 스텝커버리지가 불량해진 부분(도 1b의 "B")으로 SOG막으로부터의 수분이 침투하여 하부층으로 확산되므로써, 소자 특성을 테스트하는 PCT(pressure cooker test)에서 페일(fail)이 발생하게 된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 금속배선의 언더컷에 의해 발생되는 수분 확산을 방지하여 소자 특성을 향상시키는 반도체 소자의 금속배선 형성 방법을 제공함을 그 목적으로 한다.
도 1a 및 도 1b는 종래기술에 따른 다층 금속배선 공정도.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 다층 금속배선 공정도.
* 도면의 주요부분에 대한 부호의 설명
22 : Ti/TiN 23 : 텅스텐 또는 알루미늄
24 : TiN 25 : 질화막
25a : 질화막 스페이서 26 : 금속층간산화막
상기 목적을 달성하기 위한 본 발명의 금속배선 형성 방법은, 과도식각에 의해 그 에지 하부에 언더컷을 갖는 금속배선을 패터닝하는 단계; 및 상기 언더컷을 덮도록 상기 패터닝된 금속배선의 측벽에 스페이서를 형성하는 단계를 포함하여 이루어진다. 상기 스페이서는 예컨대 질화막과 같이 언더컷의 갭필링 및 수분 확산을 방지하는 물질로 이루어진다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 다층 금속배선 공정도로서, 이를 통해 본 발명의 일실시예를 상세히 설명한다.
도 2a와 같이, 소정 공정이 완료된 웨이퍼(21) 상에 장벽금속인 Ti/TiN막(22), 배선용 금속막인 텅스텐 또는 알루미늄막(23) 및 비반사층인 TiN(24)을 차례로 적층하고, 마스크 및 식각 공정에 의해 적층된 층을 차례로 식각함으로써 하부 금속배선을 완료한 다음, 언더컷 부위를 덮기 위하여 질화막(25)을 100Å 내지 200Å 정도로 얇게 형성한다. 앞서 설명하였듯이, 하부 금속배선의 패터닝을 위한 식각시 금속 브리지 방지를 위해 과도식각을 실시하므로 금속배선의 에지 하부에는 언더컷이 발생되게 된다. 이어서, 도 2b와 같이, 상기 질화막(25)을 전면식각하여 하부 금속배선의 측벽에 질화막 스페이서(25a)를 형성하고, 도 2c에 도시된 바와 같이 도 2b의 전면에 금속층간산화막(IMO-1)(26)을 형성한다. 이후 SOG막을 형성하는 등 통상의 공정을 계속한다.
통상적으로 질화막은 그 특성상 갭필링 능력이 매우 우수하여, 얇은 두께로 증착되는 질화막으로도 배선용 금속막의 언더컷을 충분히 채울 수 있으며, 질화막 스페이서에 의해 금속층간산화막의 스텝커버리지를 개선한다. 동시에, 언더컷 부위의 질화막은 SOG로부터 금속배선의 하부층으로 확산되는 수분을 효과적으로 막아준다.
이상에서, 설명한 바와 같이 본 발명은 언더컷의 갭필링 및 수분 침투 방지를 위한 질화막 스페이서를 사용하는 것에 그 특징이 있는 것으로, 질화막 대신에 다른 물질을 사용할 수 있는데, 전도층이든 절연층이든 언더컷을 채우면서 공정조건 및 특성 등 기타 제반 조건을 만족하는 물질이면 될 것이다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다.
본 발명은 금속배선의 언더컷에 의해 발생되는 수분 확산을 방지하여 PCT(pressure cooker test)에서의 소자 페일(Fail)을 방지하는 효과가 있다.

Claims (5)

  1. 과도식각에 의해 그 에지 하부에 언더컷을 갖는 금속배선을 패터닝하는 단계;
    상기 언더컷을 덮도록 상기 패터닝된 금속배선의 측벽에 스페이서를 형성하는 단계; 및
    전체구조 상부에 층간절연산화막을 형성하는 단계
    를 포함하여 이루어진 반도체 소자의 금속배선 형성 방법.
  2. 제1항에 있어서,
    상기 금속배선은 장벽금속 및 배선용 금속이 적층되어 이루어진 반도체 소자의 금속배선 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 스페이서는 언더컷의 갭필링 및 수분 확산을 방지하는 물질로 이루어진 반도체 소자의 금속배선 형성 방법.
  4. 제3항에 있어서,
    상기 스페이서는 질화막으로 이루어진 반도체 소자의 금속배선 형성 방법.
  5. 제3항에 있어서,
    상기 스페이서는 증착 및 전면식각에 의해 형성하는 반도체 소자의 금속배선 형성 방법.
KR1019970077915A 1997-12-30 1997-12-30 반도체소자의금속배선형성방법 KR100477821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077915A KR100477821B1 (ko) 1997-12-30 1997-12-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077915A KR100477821B1 (ko) 1997-12-30 1997-12-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990057836A true KR19990057836A (ko) 1999-07-15
KR100477821B1 KR100477821B1 (ko) 2005-07-07

Family

ID=37303431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077915A KR100477821B1 (ko) 1997-12-30 1997-12-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100477821B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979232B1 (ko) * 2003-07-15 2010-08-31 매그나칩 반도체 유한회사 반도체 소자의 커패시터 형성방법
KR20210110259A (ko) * 2018-11-30 2021-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다층 구조 및 형성 방법
US11742204B2 (en) 2018-11-30 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224276A (ja) * 1988-10-28 1990-09-06 Texas Instr Inc <Ti> 改良されたゲート二酸化ケイ素の無欠性とその方法
US4956307A (en) * 1988-11-10 1990-09-11 Texas Instruments, Incorporated Thin oxide sidewall insulators for silicon-over-insulator transistors
JPH02201928A (ja) * 1989-01-30 1990-08-10 Nec Corp パターン形成方法
JPH05136421A (ja) * 1991-10-24 1993-06-01 Kaho Denshi Kofun Yugenkoshi Ｅｅｐｒｏｍセル製造方法及びｅｅｐｒｏｍセル
JPH0738092A (ja) * 1991-11-29 1995-02-07 Sumitomo Metal Ind Ltd 半導体装置の製造方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09307007A (ja) * 1996-05-17 1997-11-28 Sanyo Electric Co Ltd 半導体記憶装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979232B1 (ko) * 2003-07-15 2010-08-31 매그나칩 반도체 유한회사 반도체 소자의 커패시터 형성방법
KR20210110259A (ko) * 2018-11-30 2021-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다층 구조 및 형성 방법
US11742204B2 (en) 2018-11-30 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming

Also Published As

Publication number Publication date
KR100477821B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JP2934353B2 (ja) 半導体装置およびその製造方法
USRE41980E1 (en) Semiconductor interconnect formed over an insulation and having moisture resistant material
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
US6246120B1 (en) Sidewalls for guiding the via etch
US6372616B1 (en) Method of manufacturing an electrical interconnection of a semiconductor device using an erosion protecting plug in a contact hole of interlayer dielectric layer
US4510678A (en) Method for manufacturing a monolithically integrable circuit with a multilayer wiring structure
KR100477821B1 (ko) 반도체소자의금속배선형성방법
US4601939A (en) Composite insulator structure
KR100257481B1 (ko) 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법
JP3270863B2 (ja) 半導体装置
JPH05326722A (ja) 半導体装置の製造方法
KR100458078B1 (ko) 반도체장치의금속배선형성방법
JPH11260967A (ja) 半導体装置及びその製造方法
KR100216271B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100237743B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR20050032305A (ko) 반도체소자의 금속배선 형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
JPH07201983A (ja) 半導体装置およびその製造方法
JPH05343531A (ja) 半導体装置及びその製造方法
KR100262009B1 (ko) 반도체장치의 제조 방법
KR20000044863A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR20020053949A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee