KR100368115B1 - 반도체 소자의 본딩 패드 구조 및 그 제조방법 - Google Patents

반도체 소자의 본딩 패드 구조 및 그 제조방법 Download PDF

Info

Publication number
KR100368115B1
KR100368115B1 KR10-2001-0003677A KR20010003677A KR100368115B1 KR 100368115 B1 KR100368115 B1 KR 100368115B1 KR 20010003677 A KR20010003677 A KR 20010003677A KR 100368115 B1 KR100368115 B1 KR 100368115B1
Authority
KR
South Korea
Prior art keywords
pad
metal pad
insulating layer
interlayer insulating
metal
Prior art date
Application number
KR10-2001-0003677A
Other languages
English (en)
Other versions
KR20020063015A (ko
Inventor
김현철
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0003677A priority Critical patent/KR100368115B1/ko
Priority to JP2001211955A priority patent/JP4854143B2/ja
Priority to US10/020,840 priority patent/US6576970B2/en
Priority to TW091100032A priority patent/TWI287267B/zh
Publication of KR20020063015A publication Critical patent/KR20020063015A/ko
Application granted granted Critical
Publication of KR100368115B1 publication Critical patent/KR100368115B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

종래대비 본딩 패드의 단차를 높일 수 있도록 하여, 패드 창 영역을 통해 오픈되는 메탈 패드와 그 측벽 간의 단차 차이로 인해 발생하는 미케니컬 스트레스 증가를 막고, 미스얼라인 마진을 증가시킬 수 있도록 한 반도체 소자의 본딩 패드 구조 및 그 제조방법이 개시된다.
이를 위하여 본 발명에서는, 제 2 메탈 패드가 절연층을 개재해서 제 1 메탈 패드 및 그 하부의 P-폴리 패턴과 직접 접촉되도록 본딩 패드를 설계하되, 이들 간의 실제 접촉이 패드 창 영역의 외곽에서 이루어지도록 하여 본딩 패드 영역(패드 창 영역:W)의 P-폴리 패턴과 제 1 메탈 패드 사이 그리고 제 1 메탈 패드와 제 2 메탈 패드 사이에는 절연층이 잔존토록 하는 구조의 본딩 패드가 제공된다.
그 결과, 1) 패드 창 영역에서의 본딩 패드 단차를 이들 잔존 절연 막질의 두께 만큼 높일 수 있게 되므로 패키징 작업시 새로운 공정 추가없이도 본딩 패드에 가해지는 미케니컬 스트레스를 감소시킬 수 있게 되고, 2) 이로 인해 패드 창 영역을 통해 오픈되는 패드 메탈과 그 측벽 간의 단차 차이를 기존대비 줄일 수 있게 되므로 미스얼라인 마진을 증가시킬 수 있게 된다.

Description

반도체 소자의 본딩 패드 구조 및 그 제조방법{Bonding pad structure of semiconductor device and method for fabricating the same}
본 발명은 μ- BGA(Micro Ball Grid Array)와 같은 웨이퍼 레벨 패키지에 적용 가능한 반도체 소자의 본딩 패드 구조 및 그 제조방법에 관한 것이다.
전자기기의 소형화와 박형화가 진행됨에 따라 패키지 또한 소형화, 박형화하는 추세로 기술 개발이 이루어지고 있다. 이러한 추세에 맞추어 현재는 웨이퍼 레벨 패키지(wafer level package)쪽으로 기술이 발전하고 있으며, 이중 많이 이용되고 있는 것이 μ- BGA이다.
μ- BGA의 경우는 테이프(tape) 상에 빔 리드(beam lead)를 형성한 후, 금속 캐피러리(metal capillary)를 이용하여 써머 소닉(thermo sonic) 방법으로 직접 메탈 패드에 스티치 본딩(stitch bonding)하는 방식으로 어셈블리 작업이 진행되기 때문에, 본딩 작업시 본딩 패드부에 충격이 많이 가해지게 된다.
따라서, μ- BGA와 같은 웨이퍼 레벨 패키지에 기존의 본딩 패드 구조(메탈 1과 메탈 2가 직접 접촉되는 구조)를 그대로 적용하면, 본딩 작업시 가해지는 미케니컬 스트레스로 인해 메탈 패드와 그 하부막질인 절연층(inter layer dielectric:ILD)과의 접착력이 좋지 않아 이종 막질(메탈과 절연층) 간의 박리(delamination)에 의한 메탈 오픈 불량(metal open fail)이 발생된다.
이를 개선코자, 현재 디램에서는 제 1 메탈 패드 하부의 폴리실리콘과 제 1, 제 2 메탈 패드를 모두 접촉시키는 방안을 채택하여 본딩 패드를 설계하고 있다.
도 1a ~ 도 1f에는 이와 관련된 종래의 본딩 패드 형성방법을 도시한 공정순서도가 제시되어 있다. 이를 참조하여 상기 본딩 패드 형성방법을 제 6 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 1a와 같이 필드산화막, 트랜지스터, 커패시터 등의 하부구조를 갖는 반도체 기판(10) 상에 제 1 층간절연층(12)을 형성하고 평탄화한 후, 상기 절연층(12) 상의 패드 형성부에 P-폴리 패턴(14)을 형성하고, 상기 폴리 패턴(14)을 포함한 제 1 층간절연층(12) 상에 제 2 층간절연층(16)을 형성하고 이를 평탄화한다. 이와 같이 P-폴리 패턴(14)을 별도 더 도입한 것은 제 1 층간절연층(12)과 이후 형성될 제 1 메탈 패드 간의 접착력 저하로 인해 본딩 작업시 이들 막질들이 박리되는 것을 막기 위함이다.
제 2 단계로서, 도 1b와 같이 상기 P-폴리 패턴(14)의 표면이 일부 오픈되도록 제 2 층간절연층(16)을 선택식각하여 콘택 홀(h)을 형성한다.
제 3 단계로서, 도 1c와 같이 상기 콘택 홀(h)을 포함한 제 2 층간절연층(16) 상에 Al 합금이나 Cu 합금 재질의 제 1 메탈층을 증착한 후, 상기 콘택 홀(h1) 외곽의 제 2 층간절연층(16) 표면이 일부 노출되도록 이를 건식식각하여 폴리 패턴(14)과 연결되는 제 1 메탈 패드(18)를 형성한다. 이때, 제 1 메탈 패드(18)와 접촉된 폴리 패턴(14)은 금속확산에 의해 메탈화된다.
제 4 단계로서, 도 1d와 같이 제 1 메탈 패드(18)를 포함한 제 2 층간절연층(16) 상에 제 3 층간절연층(inter metal dielectric:IMD)(20)을 형성하고 편탕화한 후, 이후 형성될 제 2 메탈 패드와의 연결을 위해 제 1 메탈 패드(18)의 표면이 일부 오픈되도록 제 3 층간절연층(20)을 선택식각하여 비어 홀(v)을 형성한다.
제 5 단계로서, 도 1e와 같이 상기 비어 홀(v)을 포함한 제 3 층간절연층(20) 상에 Al 합금이나 Cu 합금 재질의 제 2 메탈층을 증착한 후, 상기 비어 홀(v) 외곽의 제 3 층간절연층(20) 표면이 일부 노출되도록 이를 건식식각하여 제 1 메탈 패드(18)와 전기적으로 연결되는 구조의 제 2 메탈 패드(22)를 형성한다.
제 6 단계로서, 도 1f와 같이 제 2 메탈 패드(22)를 포함한 제 3 층간절연층(20) 상에 "HDP 산화막/PE-SiON" 적층 구조의 보호층(24)을 형성하고, 패드 창 영역(빔 리드가 스티치 본딩될 부분)(W)으로 사용될 부분의 제 2 메탈 패드(22) 표면이 오픈되도록 상기 보호층(24)을 건식식각하므로써, 본 공정 진행을 완료한다.
그 결과 폴리 패턴(14)에는 제 1 메탈 패드(18)가 접촉되고, 제 1 메탈 패드(18)에는 제 2 메탈 패드(22)가 접촉되는 구조의 본딩 패드가 완성된다.
이 경우, 메탈 패드 하부에 이와 동종 막질인 폴리 패턴이 놓여져 있어 절연층 상에 직접 메탈 패드가 접촉되도록 본딩 패드가 설계된 경우에 비해 막질 접착 특성을 향상시킬 수 있게 되므로, 빔 리드 본딩시 박리에 의한 메탈 오픈 불량 발생을 최소화할 수 있게 된다.
하지만 상기 구조를 가지도록 본딩 패드를 설계하면 도 1f에서 알 수 있듯이 폴리 패턴의 도입으로 인해 소자의 최상면(예컨대, 보호막)을 기준으로했을 때 이종 막질(절연층과 메탈)이 접촉되도록 본딩 패드가 설계된 경우에 비해 본딩 패드의 단차가 낮아지게 되어, 패드 창 영역(W)을 통해 오픈된 패드 메탈과 그 측벽 간의 단차 차이가 심하게 벌어지게 된다.
따라서, 표면적으로는 폴리 패턴(14)과 제 1 및 제 2 메탈 패드(18),(22)간의 접촉으로 인해 외부에서 가해지는 미케니컬 스트레스에 대한 저항성이 향상된 것처럼 보이나, 본딩 작업시 실제 메탈 패드에 가해지는 미케니컬 스트레스는 기존보다 증가하게 되고, 본딩 패드의 낮아진 단차 만큼 측벽이 높아지게 되어 빔 리드 얼라인 마진 또한 감소되는 문제가 발생된다.
이와 같이 미케니컬 스트레스가 증가하는 이유는 메탈 패드와 그 측벽 간의 심한 단차 차이로 인해 빔 리드 본딩시 외부로부터 제 2 메탈 패드에 가해지는 스트레스가 그만큼 증가되기 때문이다.
이러한 문제가 발생될 경우, 본딩 불량 및 반도체 패키지의 어셈블리 특성 저하 등과 같은 심각한 질 저하 문제가 야기되므로, 이에 대한 개선책이 시급하게 요구되고 있다.
이에 본 발명의 목적은, 다층 배선을 갖는 반도체 소자의 본딩 패드 설계시, 제 2 메탈 패드가 절연층을 개재해서 제 1 메탈 패드 및 그 하부의 P-폴리 패턴과 직접 접촉되도록 그 구조를 변경하므로써, 새로운 공정 추가없이도 종래대비 본딩 패드의 단차를 높일 수 있도록 하여, 패드 창 영역을 통해 오픈된 패드 메탈과 그 측벽 간의 단차 차이로 인해 발생하는 미케니컬 스트레스 증가를 막고, 미스얼라인 마진을 증가시킬 수 있도록 한 반도체 소자의 본딩 패드 구조를 제공함에 있다.
본 발명의 다른 목적은 상기 구조의 본딩 패드를 효과적으로 제조할 수 있는 제조방법을 제공함에 있다.
도 1a ~ 도 f는 종래 기술에 의한 반도체 소자의 본딩 패드 형성방법을 도시한 공정순서도,
도 2a ~ 도 2f는 본 발명의 제 1 실시예에 의한 반도체 소자의 본딩 패드 형성방법을 도시한 공정순서도,
도 3a ~ 도 3f는 본 발명의 제 2 실시예에 의한 반도체 소자의 본딩 패드 형성방법을 도시한 공정순서도이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 실시예에서는, 반도체 기판 상에 형성된 제 1 층간절연층; 상기 제 1 층간절연층 상의 패드 형성부에 형성된 P-폴리 패턴; 상기 P-폴리 패턴을 포함한 상기 제 1 층간절연층 상에 형성된 제 2 층간절연층; 상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에 형성되며, 상기 P-폴리 패턴과 동일 사이즈를 갖는 제 1 메탈 패드; 상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 형성된 제 3 층간절연층; 상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에 놓이며, 패드 창 영역 외곽의 상기 제 3 층간절연층과 상기 제 1 메탈 패드 및 상기 제 2 층간절연층을 관통해서 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되도록 형성된 제 2 메탈 패드; 및 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록, 상기 결과물 상에 형성된 보호층으로 이루어진 반도체 소자의 본딩 패드 구조가 제공된다.
상기 목적을 달성하기 위하여 본 발명의 제 1 실시예에서는, 반도체 기판 상에 제 1 층간절연층을 형성하는 단계; 상기 제 1 층간절연층 상의 패드 형성부에 P-폴리 패턴을 형성하는 단계; 상기 결과물 상에 제 2 층간절연층을 형성하는 단계; 상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에, 패드 창 영역 외곽측의 상기 제 2 층간절연층 표면이 일부 노출되도록 복수의 관통홀이 구비된 제 1 메탈 패드를 형성하는 단계; 상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 제 3 층간절연층을 형성하는 단계; 상기 관통홀을 포함한 그 인접부의 상기 제 1 메탈 패드가 일부 함께 오픈되도록 상기 제 3 층간절연층을 선택식각하여 제 2 비어 홀을 형성하는 단계; 상기 제 2 비어 홀을 통해 오픈된 상기 제 1 메탈 패드를 마스크로해서, 상기 P-폴리 패턴이 노출될 때까지 상기 관통홀 하단의 상기 제 2층간절연층을 선택식각하여 제 1 비어 홀을 형성하는 단계; 상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에, 상기 제 1 , 제 2 비어 홀과 상기 관통홀을 통해 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되는 구조의 제 2 메탈 패드를 형성하는 단계; 및 상기 결과물 상에 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록 보호층을 형성하는 단계를 포함하는 반도체 소자의 본딩 패드 제조방법이 제공된다.
상기 목적을 달성하기 위하여 본 발명의 제 2 실시예에서는, 반도체 기판 상에 형성된 제 1 층간절연층; 상기 제 1 층간절연층 상의 패드 형성부에 형성된 P-폴리 패턴; 상기 P-폴리 패턴을 포함한 상기 제 1 층간절연층 상에 형성된 제 2 층간절연층; 상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에 형성되며, 상기 P-폴리 패턴보다 작은 사이즈를 갖는 제 1 메탈 패드; 상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 형성된 제 3 층간절연층; 상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에 놓이며, 패드 창 영역 외곽의 상기 제 3, 제 2 층간절연층을 관통해서 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되도록 형성된 제 2 메탈 패드; 및 상기 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록, 상기 결과물 상에 형성된 보호층으로 이루어진 반도체 소자의 본딩 패드 구조가 제공된다.
상기 목적을 달성하기 위하여 본 발명의 제 2 실시예에서는, 반도체 기판 상에 제 1 층간절연층을 형성하는 단계; 상기 제 1 층간절연층 상의 패드 형성부에 P-폴리 패턴을 형성하는 단계; 상기 결과물 상에 제 2 층간절연층을 형성하는 단계; 상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에, 상기 P-폴리 패턴보다 작은 사이즈의 제 1 메탈 패드를 형성하는 단계; 상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 제 3 층간절연층을 형성하는 단계; 패드 창 영역 외곽측의 상기 제 1 메탈 패드 양 끝단과 그 인접 영역의 상기 P-폴리 패턴이 일부 함께 오픈되도록, 상기 제 2, 제 3 층간절연층을 순차식각하여, 이들 절연층을 관통하는 비어 홀을 형성하는 단계; 상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에, 상기 비어 홀을 통해 상기 P-폴리 패턴과 상기 제 1 메탈 패드에 각각 접속되는 구조의 제 2 메탈 패드를 형성하는 단계; 및 상기 결과물 상에 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록 보호층을 형성하는 단계를 포함하는 반도체 소자의 본딩 패드 제조방법이 제공된다.
상기 구조를 가지도록 본딩 패드를 제조할 경우, 제 2 메탈 패드와 제 1 메탈 패드 및 P-폴리 패턴간의 접촉이 모두 패드 창 영역의 외곽측에서 이루어지므로, 패드 창 영역의 P-폴리 패턴과 제 1 메탈 패드 사이에는 제 2 층간절연층이 그리고 제 1 메탈 패드와 제 2 메탈 패드 사이에는 제 3 층간절연층이 각각 잔존하게 된다. 그 결과, 패드 창 영역에서의 본딩 패드 단차를 이들 잔존 막질들의 두께만큼 높일 수 있게 되므로, 제 2 메탈 패드와 그 측벽 간의 단차 차이를 기존보다 줄일 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2a ~ 도 2f는 본 발명의 제 1 실시예에서 제안된 반도체 소자의 본딩 패드형성방법을 도시한 공정순서도이다. 이를 참조하여 그 제조방법을 제 6 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 2a와 같이 필드산화막, 트랜지스터, 커패시터 등의 하부구조를 갖는 반도체 기판(100) 상에 제 1 층간절연층(102)을 형성하고 평탄화한 후, 상기 절연층(102) 상의 패드 형성부에 P-폴리 패턴(104)을 형성하고, 상기 폴리 패턴(104)을 포함한 제 1 층간절연층(102) 상에 제 2 층간절연층(106)을 형성하고 이를 평탄화한다. 이 경우 역시, P-폴리 패턴(104)을 별도 더 도입한 것은 제 1 층간절연층(102)과 이후 형성될 제 1 메탈 패드 간의 접착력 저하로 인해 본딩 작업시 박리 현상이 야기되는 것을 막기 위함이다.
제 2 단계로서, 도 2b와 같이 상기 제 2 층간절연층(106) 상에 Al 합금이나 Cu 합금 재질의 제 1 메탈층을 증착한 후, 패드 메탈 형성부를 한정하는 마스크를 이용해서 이를 건식식각한다. 그 결과, P-폴리 패턴(104) 상단의 제 2 층간절연층(106) 상에 패드 창 영역(W) 외곽측의 제 2 층간절연층(106) 표면이 일부 노출되도록 복수의 관통홀(t)이 구비된 제 1 메탈 패드(108)가 만들어진다. 이때, 상기 제 1 메탈 패드(108)는 다층 배선(예컨대, 제 1 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성된 막질로서, P-폴리 패턴(104)과 동일 사이즈로 형성되며, 상기 관통홀(t)은 슬릿이나 콘택 홀 형상으로 제조된다.
제 3 단계로서, 도 2c와 같이 상기 제 1 메탈 패드(108)를 포함한 제 2 층간절연층(16) 상에 제 3 층간절연층(110)을 형성한다.
제 4 단계로서, 도 2d와 같이 상기 관통홀(t)을 포함한 그 인접부의 제 1 메탈 패드(108)가 일부 함께 오픈되도록 제 3 층간절연층을(110) 선택식각하여, 상기 절연층(110) 내에 제 2 비어 홀(v2)을 형성한다. 이때, 상기 제 1 메탈 패드(108)는 제 3 층간절연막(110) 식각시 에치스토퍼층으로 사용된다. 이어, 상기 비어 홀(v2)을 통해 오픈된 제 1 메탈 패드(108)를 마스크로해서 P-폴리 패턴(104)이 노출될 때까지 관통홀(t) 하단의 제 2 층간절연층(106)을 선택식각하여, 상기 절연층(106) 내에 상기 관통홀(t)과 일체로 연결되는 구조의 제 1 비어 홀(v1)을 형성한다. 이 경우 역시, 상기 P-폴리 패턴(104)은 제 2 층간절연층(106) 식각시 에치스토퍼층으로 사용되며, 상기 제 1 비어 홀(v1)은 슬릿이나 콘택 홀 형상으로 제조된다.
제 5 단계로서, 도 2e와 같이 상기 제 1, 제 2 비어 홀(v1),(v2)과 관통홀(t)을 포함한 제 3 층간절연층(110) 상에 Al 합금이나 Cu 합금 재질의 제 2 메탈층을 증착한 후 이를 선택식각하여, P-폴리 패턴(104) 상단의 제 3 층간절연층(110) 상에 제 1 메탈 패드(108)와 P-폴리 패턴(104)에 각각 접속되는 구조의 제 2 메탈 패드(112)를 형성한다. 제 2 메탈 패드(112) 역시, 다층 배선(예컨대, 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성된 막질로서, 제 2 메탈 패드(112)와 접촉된 P-폴리 패턴(104)은 금속확산에 의해 메탈화되므로 접착력 향상 효과를 얻을 수 있게 된다.
제 6 단계로서, 도 2f와 같이 제 2 메탈 패드(112)를 포함한 제 3 층간절연층(110) 상에 "HDP 산화막/PE-SiON" 적층 구조의 보호층(114)을 형성하고, 패드 창 영역(빔 리드가 스티치 본딩될 부분)(W)으로 사용될 부분의 제 2 메탈 패드(112) 표면이 오픈되도록 상기 보호층(24)을 건식식각하므로써, 본 공정 진행을 완료한다.
그 결과, 도 2f에서 알 수 있듯이 제 1 층간절연층(102) 상의 패드 형성부에는 P-폴리 패턴(104)이 형성되고, 상기 P-폴리 패턴(104)을 포함한 제 1 층간절연층(106) 상에는 패드 창 영역(W) 외곽의 P-폴리 패턴(104) 표면이 일부 노출되도록 복수의 제 1 비어 홀(v1)이 구비된 제 2 층간절연층(106)이 형성되고, 상기 P-폴리 패턴(104) 상단의 제 2 층간절연층(106) 상에는 상기 제 1 비어 홀(v1)과 일체로 연결되도록 관통홀(t)이 구비된 제 1 메탈 패드(108)가 형성되며, 상기 제 1 메탈 패드(108)를 포함한 제 2 층간절연층(106) 상에는 상기 관통홀(t)과 일체로 연결되도록 제 2 비어 홀(v2)이 구비된 제 3 층간절연층(110)이 형성되고, 상기 P-폴리 패턴(104) 상단의 제 3 층간절연층(110) 상에는 제 1, 제 2 비어 홀(v1),(v2)과 관통홀(t)을 통해 P-폴리 패턴(104)과 제 1 메탈 패드(108)에 각각 접하도록 제 3 메탈 패드(112)가 형성되며, 상기 제 2 메탈 패드(112)를 포함한 제 3 층간절연층(110) 상에는 패드 창 영역(W)의 제 2 메탈 패드(112) 표면이 노출되도록 보호층(114)이 형성되어 있는 구조의 본딩 패드가 완성된다.
즉, 제 2 메탈 패드(112)가 제 1 메탈 패드(108)와 그 하부의 P-폴리 패턴(104)에 직접 접촉되도록 본딩 패드가 설계됨을 알 수 있다.
이때, 제 2 비어 홀(v2)은 관통홀(t)이나 제 1 비어 홀(v1)보다 큰 사이즈로 설계되며, 상기 반도체 기판(100)은 트랜지스터, 커패시터, 레지스터 등의 하부구조가 구비된 기판으로서, 여기서 P-폴리 패턴(104)은 커패시터의 플레이트 전극이나 레지스터 형성 과정에서 함께 제조된 도전 막질을 나타낸다. 그리고, 제 1 메탈 패드(108)와 제 2 메탈 패드(112)는 반도체 소자의 다층 배선(예컨대, 제 1 메탈 배선과 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성된 도전 막질을 나타낸다.
상기 구조를 가지도록 본딩 패드를 설계하면, 제 2 메탈 패드(112)와 제 1 메탈 패드(108)간의 접촉 및 제 2 메탈 패드(112)와 P-폴리 패턴(104)간의 접촉이 모두 패드 창(W) 영역의 외곽측에서 이루어지므로, 패드 창 영역에서는 제 2 층간절연층(106)과 제 3 층간절연층(110)이 그대로 잔존하게 된다.
따라서, 콘택 홀 형성 공정과 비어 홀 형성 공정을 통해 패드 창 영역의 제 2, 제 3 층간절연층을 모두 제거하는 방식으로 소자 설계를 이루던 종래의 경우에 비해 패드 창 영역(W)에서의 본딩 패드 단차를 이들 잔존 절연층들의 두께 만큼 높일 수 있게 된다.
이로 인해, 패드 창 영역(W)을 통해 오픈된 제 2 메탈 패드(112)와 그 측벽 간의 단차 차이를 기존보다 줄일 수 있게 되므로, 본딩 패드의 낮은 단차 때문에 발생되던 미케니컬 스트레스 증가를 막을 수 있게 될 뿐 아니라 빔 리드 얼라인 마진 또한 증가시킬 수 있게 된다.
한편 본 발명의 제 2 실시예로서, 상기 본딩 패드는 제 1 메탈 패드 형성시 패드 내에 관통홀을 형성하지 않고, 제 1 메탈 패드를 P-폴리 패턴보다 작게 형성한 상태에서 층간절연층을 형성하여, 후속 비어 홀 형성 공정을 통해 제 2 메탈 패드를 제 1 메탈 패드와 P-폴리 패턴에 직접 접촉시키는 방식으로 제조할 수도 있는데, 도 3a ~ 도 3f에는 이와 관련된 본딩 패드 형성방법을 도시한 공정순서도가 제시되어 있다. 이를 참조하여 그 제조방법을 제 6 단계로 구분하여 살펴보면 다음과 같다. 이후의 설명부터는 이해를 돕기 위하여, 제 1 실시예와 반복되는 공정에 대해서는 간략하게만 언급하고 차별화되는 부분을 중심으로 설명한다.
제 1 단계로서, 도 3a와 같이 필드산화막, 트랜지스터, 커패시터 등의 하부구조를 갖는 반도체 기판(100) 상에 제 1 층간절연층(102)을 형성하고 평탄화한 후, 상기 절연층(102) 상의 패드 형성부에 P-폴리 패턴(104)을 형성하고, 상기 폴리 패턴(104)을 포함한 제 1 층간절연층(102) 상에 제 2 층간절연층(106)을 형성하고 이를 평탄화한다.
제 2 단계로서, 도 3b와 같이 P-폴리 패턴(104) 상단의 제 2 층간절연층 상(106) 상에, P-폴리 패턴(104)보다 작은 사이즈의 제 1 메탈 패드(108)를 형성한다.
제 3 단계로서, 도 3c와 같이 제 1 메탈 패드(108)를 포함한 제 2 층간절연층(106) 상에 제 3 층간절연층(110)을 형성한다.
제 4 단계로서, 도 3d와 같이 패드 창 영역(W) 외곽측의 제 1 메탈 패드(108) 양 끝단과 그 인접부의 P-폴리 패턴(104) 표면이 일부 함께 오픈되도록 제 3, 제 2 층간절연층(110),(106)을 순차식각하여, 이들 절연층을 관통하는 비어 홀(v)을 형성한다. 이때, 상기 제 1 메탈 패드(108)는 제 3 층간절연막(110) 식각시 에치스토퍼층으로 사용되고, 상기 P-폴리 패턴(104)은 제 2 층간절연층(106) 식각시 에치스토퍼층으로 사용된다.
제 5 단계로서, 도 3e와 같이 P-폴리 패턴(104) 상단의 제 3 층간절연층(110) 상에 비어 홀(v)을 통해 P-폴리 패턴(104)과 제 1 메탈 패드(108)에 각각 접속되는 구조의 제 2 메탈 패드(112)를 형성한다.
제 6 단계로서, 도 3f와 같이 패드 창 영역(W)의 제 2 메탈 패드(112) 표면이 노출되도록 상기 결과물 상에 "HDP 산화막/PE-SiON" 적층 구조의 보호층(114)을 형성하므로써, 본 공정 진행을 완료한다.
그 결과, 도 3f에서 알 수 있듯이 제 1 층간절연층(102) 상의 패드 형성부에는 P-폴리 패턴(104)이 형성되고, 상기 P-폴리 패턴(104)을 포함한 제 1 층간절연층(106) 상에는 제 2 층간절연층(106)이 형성되며, 상기 P-폴리 패턴(104) 상단의 제 2 층간절연층(106) 상에는 P-폴리 패턴(104)보다 작은 사이즈의 제 1 메탈 패드(108)가 형성되고, 상기 제 1 메탈 패드(108)를 포함한 제 2 층간절연층(106) 상에는 제 3 층간절연층(110)이 형성되며, 패드 창 영역(W) 외곽측의 제 2, 제 3 층간절연층(106),(110)을 관통해서는 제 1 메탈 패드(108)의 양 끝단면과 P-폴리 패턴(104)의 표면이 드러나도록 비어 홀(v)이 형성되고, 상기 P-폴리 패턴(104) 상단의 제 3 층간절연층(110) 상에는 상기 비어 홀(v)을 통해 P-폴리 패턴(104)과 제 1 메탈 패드(108)에 각각 접하도록 제 3 메탈 패드(112)가 형성되며, 상기 제 2 메탈 패드(112)를 포함한 제 3 층간절연층(110) 상에는 패드 창 영역(W)의 제 2 메탈 패드(112) 표면이 노출되도록 보호층(114)이 형성되어 있는 구조의 본딩 패드가 완성된다.
즉, 제 1 실시예와 비교했을 때 구조적인면에서 다소 차이를 지니기는 하나이 경우 역시 제 2 메탈 패드(112)가 제 1 메탈 패드(108)와 그 하부의 P-폴리 패턴(104)에 직접 접촉되는 구조로 본딩 패드가 설계되고, 패드 창 영역(W)에는 제 2, 제 3 층간절연층이 잔존토록 소자 설계가 이루어지고 있음을 확인할 수 있다.
따라서, 제 2 실시예에서도 제 1 실시예와 동일하게 본딩 패드의 단차가 기존대비 높아진 효과를 얻을 수 있게 되고, 그 결과 미케니컬 스트레스는 감소시키고 빔 리드 얼라인 마진은 증가시킬 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 반도체 소자 설계시 제 2 메탈 패드가 제 1 메탈 패드 및 그 하부의 P-폴리 패턴과 직접 접촉되는 구조를 가지도록 본딩 패드를 설계하되, 이들 간의 실제 접촉이 패드 창 영역의 외곽에서 이루어지도록 하여 본딩 패드 영역에는 절연층이 잔존토록 하므로써, 1) 본딩 패드의 단차를 이들 잔존 절연 막질의 두께 만큼 높일 수 있게 되므로 패키징 작업시 새로운 공정 추가없이도 본딩 패드에 가해지는 미케니컬 스트레스를 감소시킬 수 있게 되고, 2) 이로 인해 패드 창 영역을 통해 오픈되는 패드 메탈과 그 측벽 간의 단차 차이를 기존대비 줄일 수 있게 되므로 미스얼라인 마진을 증가시킬 수 있게 된다.

Claims (18)

  1. 반도체 기판 상에 형성된 제 1 층간절연층;
    상기 제 1 층간절연층 상의 패드 형성부에 형성된 P-폴리 패턴;
    상기 P-폴리 패턴을 포함한 상기 제 1 층간절연층 상에 형성된 제 2 층간절연층;
    상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에 형성되며, 상기 P-폴리 패턴과 동일 사이즈를 갖는 제 1 메탈 패드;
    상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 형성된 제 3 층간절연층;
    상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에 놓이며, 패드 창 영역 외곽의 상기 제 3 층간절연층과 상기 제 1 메탈 패드 및 상기 제 2 층간절연층을 관통해서 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되도록 형성된 제 2 메탈 패드; 및
    패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록, 상기 결과물 상에 형성된 보호층으로 이루어진 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  2. 제 1항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 Al 합금이나 Cu 합금 재질로 이루어진 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  3. 제 1 항에 있어서, 상기 보호막은 "HDP 산화막/PE-SiN"의 적층 구조를 갖는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  4. 제 1항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 반도체 소자의 다층 배선(제 1 메탈 배선과 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성된 막질인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  5. 반도체 기판 상에 형성된 제 1 층간절연층;
    상기 제 1 층간절연층 상의 패드 형성부에 형성된 P-폴리 패턴;
    상기 P-폴리 패턴을 포함한 상기 제 1 층간절연층 상에 형성된 제 2 층간절연층;
    상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에 형성되며, 상기 P-폴리 패턴보다 작은 사이즈를 갖는 제 1 메탈 패드;
    상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 형성된 제 3 층간절연층;
    상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에 놓이며, 패드 창 영역 외곽의 상기 제 3, 제 2 층간절연층을 관통해서 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되도록 형성된 제 2 메탈 패드; 및
    상기 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록, 상기 결과물 상에 형성된 보호층으로 이루어진 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  6. 제 5항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 Al 합금이나 Cu 합금 재질로 이루어진 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  7. 제 5 항에 있어서, 상기 보호막은 "HDP 산화막/PE-SiN"의 적층 구조를 갖는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  8. 제 5항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 반도체 소자의 다층 배선(제 1 메탈 배선과 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성된 막질인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  9. 반도체 기판 상에 제 1 층간절연층을 형성하는 단계;
    상기 제 1 층간절연층 상의 패드 형성부에 P-폴리 패턴을 형성하는 단계;
    상기 결과물 상에 제 2 층간절연층을 형성하는 단계;
    상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에, 패드 창 영역 외곽측의 상기 제 2 층간절연층 표면이 일부 노출되도록 복수의 관통홀이 구비된 제 1 메탈 패드를 형성하는 단계;
    상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 제 3 층간절연층을 형성하는 단계;
    상기 관통홀을 포함한 그 인접부의 상기 제 1 메탈 패드가 일부 함께 오픈되도록 상기 제 3 층간절연층을 선택식각하여 제 2 비어 홀을 형성하는 단계;
    상기 제 2 비어 홀을 통해 오픈된 상기 제 1 메탈 패드를 마스크로해서, 상기 P-폴리 패턴이 노출될 때까지 상기 관통홀 하단의 상기 제 2 층간절연층을 선택식각하여 제 1 비어 홀을 형성하는 단계;
    상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에, 상기 제 1 , 제 2 비어 홀과 상기 관통홀을 통해 상기 제 1 메탈 패드와 상기 P-폴리 패턴에 각각 접속되는 구조의 제 2 메탈 패드를 형성하는 단계; 및
    상기 결과물 상에 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  10. 제 9항에 있어서, 상기 관통홀은 슬릿이나 콘택 홀 형상을 가지도록 제조하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  11. 제 9항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 Al 합금이나 Cu 합금 재질로 형성하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  12. 제 9항에 있어서, 상기 제 1 메탈 패드는 상기 P-폴리 패턴과 동일 사이즈로 형성하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  13. 제 9항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 반도체 소자의 다층 배선(제 1 메탈 배선과 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성되는 도전 막질인 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  14. 제 9항에 있어서, 상기 보호막은 "HDP 산화막/PE-SiN"의 적층 구조로 형성하는 것을 특징으로 하는 다층 배선을 갖는 반도체 소자의 본딩 패드 제조방법.
  15. 반도체 기판 상에 제 1 층간절연층을 형성하는 단계;
    상기 제 1 층간절연층 상의 패드 형성부에 P-폴리 패턴을 형성하는 단계;
    상기 결과물 상에 제 2 층간절연층을 형성하는 단계;
    상기 P-폴리 패턴 상단의 상기 제 2 층간절연층 상에, 상기 P-폴리 패턴보다 작은 사이즈의 제 1 메탈 패드를 형성하는 단계;
    상기 제 1 메탈 패드를 포함한 상기 제 2 층간절연층 상에 제 3 층간절연층을 형성하는 단계;
    패드 창 영역 외곽측의 상기 제 1 메탈 패드 양 끝단과 그 인접 영역의 상기 P-폴리 패턴이 일부 함께 오픈되도록, 상기 제 2, 제 3 층간절연층을 순차식각하여, 이들 절연층들을 관통하는 비어 홀을 형성하는 단계;
    상기 P-폴리 패턴 상단의 상기 제 3 층간절연층 상에, 상기 비어 홀을 통해 상기 P-폴리 패턴과 상기 제 1 메탈 패드에 각각 접속되는 구조의 제 2 메탈 패드를 형성하는 단계; 및
    상기 결과물 상에 패드 창 영역의 상기 제 2 메탈 패드 표면이 노출되도록 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  16. 제 15항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 Al 합금이나 Cu 합금 재질로 형성하는 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  17. 제 15항에 있어서, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드는 반도체 소자의 다층 배선(제 1 메탈 배선과 제 2 메탈 배선) 제조시 상기 배선 공정에 수반하여 함께 형성되는 도전 막질인 것을 특징으로 하는 반도체 소자의 본딩 패드 제조방법.
  18. 제 15항에 있어서, 상기 보호막은 "HDP 산화막/PE-SiN"의 적층 구조로 형성하는 것을 특징으로 하는 다층 배선을 갖는 반도체 소자의 본딩 패드 제조방법.
KR10-2001-0003677A 2001-01-26 2001-01-26 반도체 소자의 본딩 패드 구조 및 그 제조방법 KR100368115B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0003677A KR100368115B1 (ko) 2001-01-26 2001-01-26 반도체 소자의 본딩 패드 구조 및 그 제조방법
JP2001211955A JP4854143B2 (ja) 2001-01-26 2001-07-12 半導体素子のボンディングパッド及びその製造方法
US10/020,840 US6576970B2 (en) 2001-01-26 2001-12-11 Bonding pad structure of semiconductor device and method for fabricating the same
TW091100032A TWI287267B (en) 2001-01-26 2002-01-03 Bonding pad structure of semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0003677A KR100368115B1 (ko) 2001-01-26 2001-01-26 반도체 소자의 본딩 패드 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020063015A KR20020063015A (ko) 2002-08-01
KR100368115B1 true KR100368115B1 (ko) 2003-01-15

Family

ID=19704988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003677A KR100368115B1 (ko) 2001-01-26 2001-01-26 반도체 소자의 본딩 패드 구조 및 그 제조방법

Country Status (4)

Country Link
US (1) US6576970B2 (ko)
JP (1) JP4854143B2 (ko)
KR (1) KR100368115B1 (ko)
TW (1) TWI287267B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908484B2 (en) * 2003-03-06 2005-06-21 Spinecore, Inc. Cervical disc replacement
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
US7736380B2 (en) 2004-12-21 2010-06-15 Rhausler, Inc. Cervical plate system
US7276435B1 (en) * 2006-06-02 2007-10-02 Freescale Semiconductor, Inc. Die level metal density gradient for improved flip chip package reliability
KR100773740B1 (ko) 2006-12-22 2007-11-09 삼성전자주식회사 반도체 기판과 동일한 전압 레벨을 갖는 패드 및 이를포함하는 반도체 장치
DE102008042382A1 (de) * 2008-09-26 2010-04-01 Robert Bosch Gmbh Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
EP2186511A1 (en) 2008-11-13 2010-05-19 Sanofi-Aventis Method of treating sleep disorders using eplivanserin
EP2266554A1 (en) 2009-05-26 2010-12-29 Sanofi-Aventis Method of treating sleep disorders using eplivanserin
KR101585962B1 (ko) * 2009-04-29 2016-01-15 주식회사 동부하이텍 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
EP2255807A1 (en) 2009-05-26 2010-12-01 Sanofi-Aventis Method of treating sleep disorders using the combination of eplivanserin and zolpidem
EP2255726A1 (en) 2009-05-26 2010-12-01 Sanofi-Aventis Spectral profile of SWS enhancing drugs
EP2269600A1 (en) 2009-07-02 2011-01-05 Sanofi-Aventis Treatment of sleep disorders using eplivanserin in COPD patients
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
CN104576580B (zh) * 2011-04-12 2017-10-03 联咏科技股份有限公司 集成电路装置
CN107871724B (zh) * 2016-09-23 2021-08-13 恒劲科技股份有限公司 基板结构及其制法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636832A (en) * 1982-07-27 1987-01-13 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with an improved bonding section
US5284797A (en) * 1992-09-18 1994-02-08 Lsi Logic Corporation Semiconductor bond pads
JPH0817859A (ja) * 1994-07-04 1996-01-19 Mitsubishi Electric Corp 半導体装置
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
US6100573A (en) * 1998-06-03 2000-08-08 United Integrated Circuits Corp. Structure of a bonding pad for semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206441A (ja) * 1991-11-20 1993-08-13 Nec Corp 半導体集積回路装置
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP4047419B2 (ja) * 1997-09-09 2008-02-13 ローム株式会社 半導体装置およびその製造方法
JP2000353703A (ja) * 1999-06-11 2000-12-19 Sony Corp 半導体装置の製造方法
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP2000332019A (ja) * 2000-01-01 2000-11-30 Seiko Epson Corp 薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636832A (en) * 1982-07-27 1987-01-13 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with an improved bonding section
US5284797A (en) * 1992-09-18 1994-02-08 Lsi Logic Corporation Semiconductor bond pads
JPH0817859A (ja) * 1994-07-04 1996-01-19 Mitsubishi Electric Corp 半導体装置
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
US6100573A (en) * 1998-06-03 2000-08-08 United Integrated Circuits Corp. Structure of a bonding pad for semiconductor devices

Also Published As

Publication number Publication date
US6576970B2 (en) 2003-06-10
JP4854143B2 (ja) 2012-01-18
KR20020063015A (ko) 2002-08-01
JP2002231753A (ja) 2002-08-16
US20020100949A1 (en) 2002-08-01
TWI287267B (en) 2007-09-21

Similar Documents

Publication Publication Date Title
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
US6362528B2 (en) Semiconductor device and method of manufacturing the same
US5989992A (en) Method of making a semiconductor device
JP4801296B2 (ja) 半導体装置及びその製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US6930382B2 (en) Semiconductor device and method of manufacturing the same
JPH11186320A (ja) 多層パッドを具備した半導体素子及びその製造方法
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
US6762497B2 (en) Integrated circuit with stop layer and associated fabrication process
US20210366851A1 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
US6211079B1 (en) Method for fabricating interconnects of a dynamic random access memory (DRAM)
KR20000009043A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100679941B1 (ko) 반도체장치의 콘택 제조방법
KR19990004868A (ko) 반도체 장치 제조 방법
KR100628220B1 (ko) 반도체 소자의 콘택 제조방법
KR100271660B1 (ko) 반도체소자의 층간절연막 형성방법
KR20000067291A (ko) 반도체 소자의 스크라이브 라인
KR20020057340A (ko) 반도체 소자의 다층 배선 구조 및 그 제조방법
KR19990061336A (ko) 반도체 소자의 다층 패드 및 그 제조방법
JPH06125012A (ja) 半導体装置の配線構造
KR20030058585A (ko) 반도체 소자의 제조 방법
KR19990057263A (ko) 반도체장치의 제조방법
KR19990061338A (ko) 본딩 패드를 구비한 반도체 소자
JP2000114299A (ja) 半導体集積装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 18