TWI287267B - Bonding pad structure of semiconductor device and method for fabricating the same - Google Patents

Bonding pad structure of semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TWI287267B
TWI287267B TW091100032A TW91100032A TWI287267B TW I287267 B TWI287267 B TW I287267B TW 091100032 A TW091100032 A TW 091100032A TW 91100032 A TW91100032 A TW 91100032A TW I287267 B TWI287267 B TW I287267B
Authority
TW
Taiwan
Prior art keywords
pad
interlayer insulating
insulating layer
metal
pattern
Prior art date
Application number
TW091100032A
Other languages
English (en)
Inventor
Hyun-Chul Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TWI287267B publication Critical patent/TWI287267B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1287267 A7 ---------- - 五、發明説明（1 ) 本發明係有關於半導體裝置之接線墊結構及其製造 方法。其乃特別適用於一/曰圓級封裝體例如一微球格陣列 (μ-BGA)者。 — 由於電子裝置愈來愈細小，故愈來愈須要發展更小更 薄的封裝體。隨著目前的趨勢，晶圓級的封裝體已有相當 可觀的技術進步。此針對最常用的晶圓級封裝體之μ-BGA 封裝體尤為真確。在該μ-BGA封裝體中，有一細束導線會 形成於一帶上，嗣有一金屬細管將會被使用熱聲波法來直 接打接於一金屬墊上。但是，該接線墊在該打接步驟中會 遭受大衝擊力。 故’當習知的基礎接合墊結構（其中第一與第二金屬係 直接接觸）被使用於一晶圓級封裝體（例如卜BGA)時，在該 打接步驟所施的機械應力會破壞一金屬墊及其下層的層間 介電層（ILD)之間的黏結。該二層（金屬與介電質）之間的剝 離’可能會造成金屬開放的故障。為解決此一問題，在一 供作為DRAM之新的接墊中，一多晶矽層會觸接在該第一 與第二金屬墊底下。 第1 a至1 f圖為一接塾結構之剖視示意圖，乃示出一種 習知之製造接墊的方法。請參閱第la圖，一第一層間絕緣 層12被設在一半導體基材1 〇上，並會被平坦化，該基材1 〇 具有一底部結構，包括場氧化物層、電晶體、電容器等等。 一導電層圖案例如P型摻雜多晶矽層圖案（P多晶石夕圖案）14 會被形成於該層間絕緣層12上，嗣有一第二層間絕緣層16 會被設在該第一絕緣層12以及該P多晶矽圖案14上，並被 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、丨訂| •餐· 1287267 A7 _B7____ 五、發明説明（2 ) 平坦化。該P多晶矽圖案14係被設來防止該第一層間絕緣 層12與一第一金屬墊之間，由於黏結力的退化而造成剝離 者。 請參閱第lb圖，該第二絕緣層16會被選擇性地蝕刻， 而曝現一P多晶矽圖案14的部份區域，並形成一接觸孔h。 如第lc圖所示，有一紹（A1)或銅（Cu)合金之第一金屬層， 會被沈積在包含該接觸孔h的第二層間絕緣層16上。該第一 金屬層嗣會被乾蝕刻來曝露該第二絕緣層16包圍該接觸孔 h的區域，而形成接觸該p多晶矽圖案14的第一金屬墊18。 接觸該第一金屬墊18的P多晶矽圖案14，會被以金屬擴散 法來金屬化。 請參閱第Id圖，有一金屬間的介電質（IMD)會被設在 包含該第一金屬墊18的第二絕緣層16上，並被平坦化，而 形成一第三層間絕緣層20。為了與一將於後說明的第二金 屬墊形成電連接，該第三層間絕緣層20會被選擇性地蝕 刻，而露現該第一金屬塾18之一區域，來形成一通孔V。 請參閱第le圖，有一A1或Cu合金的第二金屬層會被沈 積在έ亥含有通孔V的第三層間絕緣層2 0上。該第二金屬層 會被乾蝕刻來曝露該第三絕緣層20包圍該通孔V的區域， 而形成一第二金屬墊22。該第二金屬墊22會電連接於第一 金屬墊18。 請參閱第If圖，有一保護層24具有一 HDP氧化物 /PE-SiON沈積結構，乃被設在該第三層間絕緣層2〇上，及 包含該第二金屬墊22上。該保護層24會被乾蝕刻來蝕開該 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） .......................裝..................訂 .......-........線· (請先閲讀背面之注意事項再填寫本頁) 1287267 A7 B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 第二金屬墊22之一區域，而形成一接墊窗孔區w(其上會被 打接細束導線）。結果，該第一金屬墊18會接觸該多晶矽圖 案14,且該第二金屬墊22會接觸該第一金屬墊18。即完成 該接塾結構。 在本例中，設在金屬墊底下的p多晶矽圖案14係由與 該金屬墊相同的材料製成。此乃有異於以一金屬墊直接接 觸一層間絕緣層的接墊結構。故該接墊結構將可改善疊層 材料的接合特性。因此，其可減少在打接細束導線時之剝 離造成金屬開放故障的機會。但不幸地，當該接墊被如上 述地來設計並製成時，該接墊的高度將會減少。此則會使 由該接整窗孔區W露出之接墊金屬22與該保護層24之間的 階差增加。 因此’雖在該多晶矽圖案14與第一及第二金屬墊18， 22之間的接觸會對外部機械應力形成較強的阻抗，但事實 上在該打線步驟時施加於該等金屬墊的機械應力仍會增 加。且其側壁會對該接墊的高度呈反比地變高，故會減少 该細束導線對準的裕度。換言之，該金屬墊與保護層24間 的可觀階差，會在該細束導線接合的過程中，使施於該第 二金屬塾的外部機械應力增加。此問題會造成甚大的品質 劣化’例如接合瑕疵，半導體封裝物之整體性能的消減等 等。因此，乃亟須對前述墊結構中之較大階差所造成的問 題加以解決改善。 本發明之各種態樣與實施例可供解決上述之問題。例 如，依據本發明之一特定實施例的接墊結構，乃具有比習
1287267 A7 B7 0 五、發明説明（4 知技術更大的接墊高度，而能使由一金屬墊與一保護層間 之階差所造成的機械應力減少，並得以增加失準的裕度。 更詳細言之’依據本發明之一實施例，具有多層線路 之半導體裝置的接墊結構，乃包含一絕緣層插設於一第二 金屬塾底下’並與一第一金屬塾及一下導電層圖案例如多 晶石夕圖案來接觸。此構造將會增加該接墊的高度，而不須 要增加製程步驟。故由一接墊窗孔區所露現的金屬墊與保 護層之間’因大階差所造成的機械應力將會減小，且其失 革裕度亦可增加。 依據本發明之另一態樣，該第二金屬墊、第一金屬 塾、及P多晶矽圖案之間的接觸，乃可被設在接墊窗孔區 的外部。在該接墊窗孔區内的p多晶矽圖案與第一金屬墊 之間的第二層間絕緣層將會被保留，及介於第一與第二金 屬塾之間的第三層間絕緣層亦同。因此，在該窗孔區内的 接塾高度將會增加所保留各層的厚度，故而可減少階差。 該第二金屬墊會被設成藉一絕緣層的插設，而直接接 觸該第一金屬墊及P多晶矽圖案。該接觸係被形成於接墊 窗孔區的外部，而保留介於該P多晶矽圖案與第一金屬墊 之間’及介於該第一與第二金屬墊之間的絕緣層不被除 去。因此’該接墊的高度會增加大約該等被保留之絕緣層 的厚度。故施加於該接墊的機械應力將可被減少，而不須 在封裝過程中增加程序步驟。由接墊窗孔區所現露之該金 屬塾與保瘦層之間的階差，亦會比習知技術更小，而可增 加其失準裕度。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) .訂. :線— 1287267 A7 -------B7 _ 五、發明説明（5 ) 圖式之簡單說明： 對本發明之特性及目的等之一更完整的瞭解，將可由以 下較佳實施例之詳細說明，參照所附圖式等而來獲得；其中： 第1 a至1 f圖為一接塾結構之剖視示意圖，乃示出製造 一半導體裝置之接墊的習知方法； 第2a至2f圖為一接墊結構之剖視示意圖，係示出本發 明一實施例之半導體裝置的接墊之製造方法；及 第3 a至3 f圖為一接整結構之剖視示意圖，示出本發明 另一實施例之半導體裝置的接墊之製造方法。 本發明之各項目的及特徵等，將針對其較佳實施例來 更元整地說明如下。第2a至2f圖係為一接塾結構的剖視示 意圖，乃示出依據本發明之半導體裝置的接墊之製造方法。 請參閱第2a圖，有一第一層間絕緣層1〇2係被設在一半 導體基材100上，並會被平坦化。一導電層例如一p型摻雜 的多晶矽層圖案（“P多晶矽圖案，，）1〇4會被設在該層間絕緣 層102上。嗣有一第二層間絕緣層106會被設在該現已含有 P多晶矽層圖案104的第一層間絕緣層i 〇2上，並被平坦 化。該P多晶石夕層104可防止第一層間絕緣層1 〇2與一第一 金屬墊（將於後被製成）由於其間之黏結力劣化而剝離。 請參閱第2b圖，有一鋁或銅合金之第一金屬層，會被 沈積在該第二絕緣層106上。該第一金屬層嗣會被使用一曝 路第一金屬層上之預定區域的罩幕來乾|虫刻。而形成一具 有多數貫孔t的第一金屬墊108。該等貫孔t會曝露該第二層 間絶緣層1 〇 6圍繞該P多晶石夕圖案1 〇 4上之一接塾窗孔區w 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） …ίί…：：_Ί鬢…： (請先閲讀背面之注意事項再填寫本頁) 、丨訂_卜 1287267 A7 B7 五、發明説明（6 的區域。该第一金屬墊丨〇8係配合一線路製程（例如第一金 屬線路）來同時形成。在本實施例中，該第一金屬墊1〇8最 好係被製成具有與該P多晶矽圖案1〇4相同的大小。而該各 貝孑tu t最好被製成一隙縫或一接觸孔。 現請參閱第2c圖，有一第三層間絕緣層11〇會被設在含 有該第一金屬墊108的第二層間絕緣層1〇6上。嗣，如第2d 圖所不，該第三層間絕緣層11〇會被選擇性地蝕刻來形成第 二通孔V2等。該等第二通孔¥2會曝現該第一金屬墊1〇8含 有該貫孔t的區域。該第一金屬墊1〇8當在蝕刻該第三層間 、’、巴緣層110吩會被作為一姓刻擔止層。而由該等通孔所 曝露的第一金屬墊108,嗣會被作為一罩幕來選擇性地蝕刻 在貝孔t底下的第一層間絕緣層丨〇6，而曝現一部份的p多晶 矽圖案104之區域。該等第一通孔…即被形成，而貫穿該 等貫孔t底下的層間絕緣層丨〇6。該p多晶矽圖案1〇4可被作 為當蝕刻該第二層間絕緣層1〇6時的蝕刻擋止層。該等第一 通孔VI會被製成隙縫或接觸孔的形狀。 該 墊 亦 金 ----------------------------------裝：… (請先閲讀背面之注意事項再填寫本頁) 訂丨 :線· 請參閱第2e圖，-紹或銅合金的第二金屬層會被沈積 在第三絕緣層110上，而填滿該等通孔V1、V2與貫孔卜 第二金屬層嗣會被選擇性地蝕刻而形成一第二金屬 112。該第二金屬墊112雖被沈積在第三絕緣層11〇上，但 會直接接觸第一金屬墊108與P多晶矽圖案1〇4。該第二 屬墊112最好是在製造多層線路(例如該第二金屬線路）時 來被形成。由於接觸該第二金屬墊112的1>多晶矽圖案1〇4 係被以金屬擴散法來金屬化，故具有較佳的黏著力。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） -9 1287267 A7 ____B7_ 五、發明説明（7 ) 請參閱第2f圖，有一保護層114，最好具有HDP氧化物 /PE-SiON沈積結構者，會被設在含有該第二金屬墊112的 第三層間絕緣層110上。該保護層114會被乾蝕刻來曝現該 第二金屬墊112要被作為接墊窗孔區w的部份，即該細束導 線要被打合的區域。該接塾結構即告完成。 概言之，本發明此實施例之接墊結構乃包含一設在第 一層間絕緣層102上的P多晶矽圖案1 〇4，及一第二層間絕 緣層106設在該第一層間絕緣層1 〇2及p多晶石夕圖案1 〇4 上。有多數的第一通孔VI會曝現包圍一接替窗孔區w的p 多晶矽圖案104部份區域。一第一金屬墊1〇8會被設在覆蓋 該P多晶矽圖案104的第二層間絕緣層1〇6上，並且設有貫 孔t等會與第一通孔VI來一體連接。一第三層間絕緣層uo 被設在該第二層間絕緣層106與第一金屬墊108上。第二通 孔V2等會一體連接於貫孔t。該第二金屬墊112則被設在位 於該P多晶矽圖案104上方的第三層間絕緣層110上，而經 由第一與第二通孔VI、V2及貫孔t等，來電連接於該p多晶 矽圖案1〇4及第一金屬墊108。一保護層114會設在第三層間 絕緣層110與第二金屬墊Π2上，而經由該接墊窗孔區w曝 露該第二金屬墊112的部份表面。如上所述，該第二金屬墊 112會直接接觸第一金屬塾log及p多晶石夕圖案1〇4。 在此特定實施例中，該等第二通孔V2係大於第一通孔 VI。而半導體基材1〇〇會含有電晶體、電容器、電阻器及 其它的電路元件等。該p多晶矽圖案1 〇4係為隨著該等電晶 體或電容器電極的形成而被製成之一導電層。而該等第一 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297&Ι) _ _ [:…卜…會！ (請先閲讀背面之注意事項再填寫本頁) 卜訂丨 1287267 A7 B7 ，五、發明説明 與第二金屬墊1〇8、丨12則為與多層線路（例如第一與第二金 屬線路）來被同時製成的導電層。又依據該實施例，在第二 金屬墊112與第一金屬墊108之間，及該第二金屬墊112與p 夕曰曰石夕圖案1 〇4之間的接觸，最好係發生在該窗孔區w的外 部’而使該第二與第三層間絕緣層106、no被保留在該窗 孔區W内部。 藉著形成接觸孔與通孔等，在該窗孔區w的接墊高 度’將可增加該等被保留之絕緣層的高度。因此，在被該 窗孔區W所曝現的第二金屬墊112與保護層114之間的階 差’相較於習知技術者將會減少。由低階差所造成的機械 應力將會減少，且細束導線的校準裕度將可增加。 依據本發明之另一實施例，該第一金屬墊會被製成沒 有貝孔’而其大小係小於該p多晶碎圖案。一額外的層間 絕緣層將會被增設，且該第二金屬墊係被設成穿過通孔來 直接接觸第一金屬墊與P多晶矽圖案。第3&至3[圖為剖視示 意圖’乃示出本發明之本實施例的接墊形成方法。在以下 說明中，與前述實施例相同的構造將不再詳細說明。但與 前述實施例不同的部份將會被詳細說明。 請參閱第3a圖，有一第一層間絕緣層1 〇2會被設在一半 導體基材100上，並被平坦化；該基材100乃含有場氧化物 層、電晶體、電容器等等。一 P多晶石夕圖案104會被設在該 層間絕緣層102上。一第二層間絕緣層106嗣會被設在該包 含多晶矽圖案104的第一絕緣層102上，並會被平坦化。 請參閱第3b圖，有一第一金屬墊108會被設在該第二 本紙張尺度適用中國國家標準< CNS) A4規格（210X297公釐） 11 (請先閲讀背面之注意事項再填寫本頁) •訂丨 :線丨 1287267 A7 B7 的 五、發明説明（9 ) 絕緣層106上，而位於多晶矽圖案1〇4上方。在本實施例中， 該第一金屬墊108係小於該多晶矽圖案104。如第化圖所 示，有一第三層間絕緣層110嗣會被設在含有該第一金屬墊 108的第二層間絕緣層106上。 請參閱第3d圖，該第三與第二層間絕緣層11〇、1〇6等 會被選擇性地蝕刻，.而形成貫穿該等絕緣層11〇、1〇6的通 孔V等。該第一金屬墊1〇8環繞該接墊窗孔區貿的兩端部 份，以及該P多晶矽圖案104的部份區域，皆會經由該等通 孔V而曝現。該第一金屬墊1〇8在該第三層間絕緣層11〇被 蝕刻時，會形成一蝕刻擋止層。而該P多晶矽圖案i 〇4在該 第二層間絕緣層106被蝕刻時，亦會形成一蝕刻擋止層。 請參閱第3e圖，有一第二金屬墊112會被設在位於該卩 多晶矽圖案104上方的第三層間絕緣層11〇上。該第二金屬 墊112會經由通孔V等，而與該p多晶矽圖案1〇4及第一金屬 墊108連接。請參閱第3f圖，一具有HDP氧化物/PE-SiON沈 積結構的保護層114，會被設在該第三絕緣層丨1〇與第二金 屬墊112上，而使該第二金屬墊丨12的部份區域經由該窗孔 區W來被曝現。 概言之，依據本實施例，該P多晶矽圖案1〇4係被設在 第一層間絕緣層102的表面上，而第二層間絕緣層i〇6係被 ά又在ό亥弟一、纟巴緣層1 〇 2及P多晶石夕圖案1 〇 4上。比該p多晶石夕 圖案104更小的第一金屬墊1〇8會被設在第二絕緣層ι〇6 上，而位於Ρ多晶矽圖案104上方。第三層間絕緣層i丨〇會 被設在第一金屬墊108上，及未被第一金屬墊1〇8所覆蓋 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 12 (請先閲讀背面之注意事項再填寫本頁) •訂· •1287267 A7 B7 五、發明説明（10 ) 第二層間絕緣層106之部份區域上。包圍該接墊窗孔區〜之 第一與第三層間絕緣層106、110等，會被通孔V所貫穿， 而曝現第一金屬墊108的兩端，及該p多晶矽圖案1〇4的部 份表面。該第二金屬塾112係被設在第三層間絕緣層11〇 上，並填滿通孔V等，而來接觸該P多晶矽圖案1〇4及第一 金屬墊108。一保護層114會被設在第三絕緣層11〇上，及該 接墊窗孔區W外面的第二金屬墊112部份。 該第二實施例與第一實施例不同之處在於，該第二金 屬塾112係直接接觸第一金屬墊1〇8與p多晶矽圖案1〇4，且 第一與弟二層間、纟巴緣層106、110會保留在該接塾窗孔區w 内部。類似於前述實施例，本實施例亦能增加該接墊的高 度’而減少機械應力，並增加該細束導線的對準裕度。 如上所述，本發明乃具有超過習知技術的優點。該接 墊乃具有一結構，可使第二金屬墊直接與第一金屬墊及p 夕曰曰石夕圖案接觸。該接觸最好係形成於一接塾窗孔區的外 部或外側，而在接墊部份中保留絕緣層。該等接墊的高度 因此乃可增加所保留之絕緣層的厚度。此將能減少該接墊 上的機械應力，而無須在封裝過程中增加額外的步驟。又， 由該接墊窗孔區所露出之該接墊金屬與保護層之間的階差 將會減少，故可增加失準裕度。 由不同實施例來說明之本發明的原理，專業人士將能 瞭解本發明可在裝置及細節上加以修正而不超出該等原 理。因此申請專利範圍應被詮釋為涵蓋本發明之精神與範 驚内之所有修正變化。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 13 (請先閱讀背面之注意事項再填寫本頁) 奉 、τ. :線- 1287267 A7 _B7 五、發明説明（11 ) 元件標號對照 10·· 半導體基材 12·· 第一層間絕緣層 14·· P多晶碎圖案 16·· 第二層間絕緣層 18·· 第一金屬墊 20·· 第三層間絕緣層 22·· 第二金屬墊 24·· 保護層 100 ••半導體基材 102 ••第一層間絕緣層 104 • · P多晶碎圖案 106 ••第二層間絕緣層 108 ••第一金屬整 110 ••第三層間絕緣層 112 ••第二金屬塾 114 ••保護層 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 14

Claims (1)

1287267 A8 B8 C8 D8 申請專利範圍 1· 一種半導體裝置之接墊，包含： 一第一層間絕緣層設在一半導體基材上； (請先閲讀背面之注意事項再填窝本頁} 一導電層圖案設在該第一層間絕緣層之一區域上·， 一第一層間絕緣層設在該第一層間絕緣層及導電 層圖案上； 一第一金屬墊設在該第二層間絕緣層上，且該第_ 金屬墊係位於導電層圖案上方；f 一第三層間絕緣層設在該第二層間絕緣層及第一 金屬墊上； •訂· 一第二金屬墊設在該第三層間絕緣層上，其中該第 二金屬塾會直接接觸該第一金屬塾與導電層圖案·，及 一保護層設在該第三層間絕緣層與第二金屬餐 上’其中有一接墊窗孔區會被設成穿過該保護層來曝露 一部份的第二金屬墊區域。 2. 如申請專利範圍第丨項之接墊，其中該導電層圖案係為 一 P多晶矽圖案，且該第一金屬墊的大小係大致與該p 多晶矽圖案相同。 3. 如申請專利範圍第1項之接墊，其中： 有部份的第二金屬墊會貫穿該第三層間絕緣層、第 一金屬塾、及第二層間絕緣層而來接觸該導電層圖案； 且 該第二金屬墊係被設在該導電層圖案上方，並具有 一寬度等於或大於該導電層圖案。 4. 如申請專利範圍第3項之接墊，其中該第二金屬墊貫穿 15 1287267 A8 B8 C8 _______ D8 六、申請專利範圍 該第三層間絕緣層、第一金屬墊、第二層間絕緣層的部 伤係被堍在該接墊窗孔區的外面；且該接墊窗孔區係小 • 於該導電層圖案。 • 5.如申請專利範圍第1項之接墊，其中該保護層含有一 • HDP氧化物/PE-SiON沈積結構。 6·如申凊專利範圍第1項之接墊，其中該第一與第二金屬 ·· 墊係與一半導體裝置的多層線路同時來被製成。 7·如申請專利範圍第1項之接墊，其中該第一金屬墊係小 於該導電層圖案。 8.如申請專利範圍第1項之接墊，其中 有一部份的第二金屬墊會延伸貫穿該第三層間絕 , 緣層與第二層間絕緣層來接觸導電層圖案； 違第二金屬塾具有一寬度等於或大於該導電層圖 案；且 該第二金屬墊係被設在該導電層圖案上方。 __ 9·如申請專利範圍第8項之接墊，其中 該第二金屬墊貫穿該第三與第二層間絕緣層的部 > 份’係位於一接墊窗孔區的外面；且 • 該接塾窗孔區具有一寬度小於該導電層圖案。 丨〇· —種製造一半導體裝置之接墊的方法，包含： 在一半導體基材上製成一第一層間絕緣層； 在該第一層間絕緣層之一選擇區域上製成一導電 層圖案； 在該第一層間絕緣層及導電層圖案上製成一第二 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂丨 :線丨 16 1287267 A8 B8 C8 D8 六、申請專利範圍 ^ ! 層間絕緣層.； 在該第二層間絕緣層上製成一第一金屬墊位於該 導電層圖案上方，其中該第一金屬墊具有多數貫孔可曝 露該第二層間絕緣層在一接墊窗孔區外面的部份區域； 在該第二層間絕緣層及第一金屬墊上製成一第三 層間絕緣層； 選擇性地蝕刻該第三層間絕緣層來形成一通孔，其 可曝現前述之貫孔及部份的第一金屬塾； 罩蔽被該通孔所曝現的第一金屬塾部份，並選擇性 地蝕刻該貫孔底下的第二層間絕緣層至曝現該導電層 圖案，而形成另一通孔； 在該結構的導電層圖案上方之第三層間絕緣層上 ‘成一第一金屬塾’且該第二金屬塾會經由該等通孔及 貫孔來連接該第一金屬墊及導電層圖案； 在該第三層間絕緣層與第二金屬墊上製成一保護 層；及、 貫穿該保護層來形成一接墊窗孔區以曝露該第二 金屬墊的部份區域。 11·如申請專利範圍第10項之方法，其中該導電層圖案係為 一 P多晶石夕圖案，且該接墊窗孔區係小於該P多晶矽圖 案。 12·如申請專利範圍第1〇項之方法，其中該等貫孔係為隙縫 或接觸孔。 13·如申請專利範圍第丨〇項之方法，其中該第一金屬墊係被 本紙張尺度適用中國國家標準（⑽A4規格（21〇χ297公爱） (請先閲讀背面之注意事項再填寫本頁) 」訂· 17 1287267 A8 B8 C8 D8 六、申請專利範圍 設在該導電層圖案的上方。 14.如申請專利範圍第1 〇項之方法，其中該第一與第二金屬 墊係與一半導體裝置的多層線路同時來被製成。 15·如申請專利範圍第1〇項之方法，其中該保護層係由一 HDP氧化物/PE-SiON沈積結構所製成。 16. —種製造半導體裝置之接墊的方法，包含：
在一半導體基材上製成一第一層間絕緣層； 在該第一層間絕緣層之一選擇區域上製成一 P多 晶石夕圖案； 在該第一層間絕緣層與P多晶矽圖案上製成一第 二層間絕緣層； 在該第二層間絕緣層上製成一第一金屬墊； 在該第二層間絕緣層及第一金屬墊上製成一第三 層間絕緣層；
選擇性地蝕刻在一接墊窗孔區外面的第二與第三 層間絕緣層來形成一通孔，該通孔會曝現該第一金屬墊 的末端及部份的P多晶矽圖案； 在該第三層間絕緣層上製成一第二金屬塾，該第二 金屬墊會經由該通孔來連接該p多晶矽圖案與第一金 屬墊；及 在該第三層間絕緣層與第二金屬墊上製成一保護 層’而該接墊窗孔區會被設成貫穿該保護層來曝現該第 —金屬塾的部份區域。 17·如申請專利範圍第16項之方法，其中該p多晶矽圖案的
1287267 A8 B8 C8 ________ D8 六、申請專利範圍 寬度係大於第一金屬墊的寬度。 18·如申請專利範圍第16項之方法，其中該第一與第二金屬 墊係與一半導體裝置的多層線路同時來被製成。 19·如申請專利範圍第16項之方法，其中該保護層係由一 HDP氧化物/PE-SiON沈積結構所製成。 20. 如申請專利範圍第16項之方法，其中該接墊窗孔區的寬 度係小於該P多晶矽圖案的寬度。 21. —種半導體裝置，包含： 一半導體基材；及 一接墊含有： 一第一層間絕緣層設在該半導體基材上； 一導電層圖案設在該第一層間絕緣層的部份區域 上； 一第二層間絕緣層設在該第一層間絕緣層及導電 層圖案上； 一第一金屬墊設在第二層間絕緣層上，而位於導電 層圖案上方； 一第三層間絕緣層設在第二層間絕緣層及第_金 屬墊上； 一第二金屬墊設在第三層間絕緣層上，且會直接接 觸該第一金屬墊與導電層圖案；及 一保護層設在該第三層間絕緣層與第二金屬塾 上，其中有一接塾窗孔區係被設成貫穿該保護層而曝現 第二金屬墊的部份區域。 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） if! (請先閲讀背面之注意事項再填寫本頁) 」訂…Λ 19 8 8 8 8 BCD !287267 κ、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 22.如申請專利範圍第21項之半導體裝置，其中該接墊的導 電層圖案係為一 ρ多晶矽圖案，且該第一金屬墊的大小 係與ρ多晶石夕圖案大致相同。 23·如申請專利範圍第21項之半導體裝置，其中： 5亥第二金屬墊係被設在導電層圖案上方，並具有一 見度等於或大於該導電層圖案； 部份的第二金屬墊會貫穿該第三層間絕緣層、第一 至屬墊、及第二層間絕緣層，來接觸在該接墊窗孔區外 面的導電層圖案；且 該接塾窗孔區係小於該導電層圖案。 24·如申請專利範圍第21項之半導體裝置，其中： 有部份的第二金屬墊會延伸貫穿該第三層間絕緣 層及第二層間絕緣層來接觸該導電層圖案； 5亥第一金屬塾具有一寬度等於或大於該導電層圖 案；且 該第二金屬墊係被設在該導電層圖案上方。 25·如申請專利範圍第24項之半導體裝置，其中： 該第二金屬墊延伸貫穿該第三及第二層間絕緣層 的部份係位於一接墊窗孔區的外面；且 該接墊窗孔區具有一寬度小於該導電層圖案的寬 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 20
TW091100032A 2001-01-26 2002-01-03 Bonding pad structure of semiconductor device and method for fabricating the same TWI287267B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0003677A KR100368115B1 (ko) 2001-01-26 2001-01-26 반도체 소자의 본딩 패드 구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
TWI287267B true TWI287267B (en) 2007-09-21

Family

ID=19704988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091100032A TWI287267B (en) 2001-01-26 2002-01-03 Bonding pad structure of semiconductor device and method for fabricating the same

Country Status (4)

Country Link
US (1) US6576970B2 (zh)
JP (1) JP4854143B2 (zh)
KR (1) KR100368115B1 (zh)
TW (1) TWI287267B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908484B2 (en) * 2003-03-06 2005-06-21 Spinecore, Inc. Cervical disc replacement
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
US7736380B2 (en) 2004-12-21 2010-06-15 Rhausler, Inc. Cervical plate system
US7276435B1 (en) * 2006-06-02 2007-10-02 Freescale Semiconductor, Inc. Die level metal density gradient for improved flip chip package reliability
KR100773740B1 (ko) 2006-12-22 2007-11-09 삼성전자주식회사 반도체 기판과 동일한 전압 레벨을 갖는 패드 및 이를포함하는 반도체 장치
DE102008042382A1 (de) * 2008-09-26 2010-04-01 Robert Bosch Gmbh Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
EP2186511A1 (en) 2008-11-13 2010-05-19 Sanofi-Aventis Method of treating sleep disorders using eplivanserin
EP2266554A1 (en) 2009-05-26 2010-12-29 Sanofi-Aventis Method of treating sleep disorders using eplivanserin
KR101585962B1 (ko) * 2009-04-29 2016-01-15 주식회사 동부하이텍 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
EP2255807A1 (en) 2009-05-26 2010-12-01 Sanofi-Aventis Method of treating sleep disorders using the combination of eplivanserin and zolpidem
EP2255726A1 (en) 2009-05-26 2010-12-01 Sanofi-Aventis Spectral profile of SWS enhancing drugs
EP2269600A1 (en) 2009-07-02 2011-01-05 Sanofi-Aventis Treatment of sleep disorders using eplivanserin in COPD patients
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
CN104576580B (zh) * 2011-04-12 2017-10-03 联咏科技股份有限公司 集成电路装置
CN107871724B (zh) * 2016-09-23 2021-08-13 恒劲科技股份有限公司 基板结构及其制法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
JPH05206441A (ja) * 1991-11-20 1993-08-13 Nec Corp 半導体集積回路装置
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP4047419B2 (ja) * 1997-09-09 2008-02-13 ローム株式会社 半導体装置およびその製造方法
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
TW416575U (en) * 1998-06-03 2000-12-21 United Integrated Circuits Corp Bonding pad structure
JP2000353703A (ja) * 1999-06-11 2000-12-19 Sony Corp 半導体装置の製造方法
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP2000332019A (ja) * 2000-01-01 2000-11-30 Seiko Epson Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
US6576970B2 (en) 2003-06-10
JP4854143B2 (ja) 2012-01-18
KR20020063015A (ko) 2002-08-01
JP2002231753A (ja) 2002-08-16
KR100368115B1 (ko) 2003-01-15
US20020100949A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
TWI287267B (en) Bonding pad structure of semiconductor device and method for fabricating the same
US6614092B2 (en) Microelectronic device package with conductive elements and associated method of manufacture
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP4373866B2 (ja) 半導体装置の製造方法
TWI247563B (en) Interposer and method of making same
JP4775007B2 (ja) 半導体装置及びその製造方法
JP5209224B2 (ja) 半導体素子のボンディングパッド構造の製造方法
US9337090B2 (en) Semiconductor device
KR20000048078A (ko) 반도체 소자의 전극 구조
JPH09219451A (ja) 半導体装置及びその製造方法
JP4297682B2 (ja) 半導体素子及びその製造方法
KR20000023210A (ko) 반도체 디바이스 및 그 제조 방법
US7777340B2 (en) Semiconductor device
JP2008219028A (ja) 集積回路チップ及びマルチチップパッケージ
TWI344685B (en) An integrated circuit device and a process for forming the same
JP3685722B2 (ja) 半導体装置及びその製造方法
JP3952260B2 (ja) 集積回路のためのボンディングパッド
JP2002093811A (ja) 電極および半導体装置の製造方法
US11587893B2 (en) Distribution layer structure and manufacturing method thereof, and bond pad structure
JP3779288B2 (ja) 半導体装置
TW439253B (en) Copper fuse structure of integrated circuit
KR100591134B1 (ko) 반도체 소자의 제조 방법
JPH11238801A (ja) 半導体装置の多層配線構造およびその製造方法
KR20010017176A (ko) 반도체소자 제조방법
JP2004047859A (ja) 半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent