JP5209224B2 - 半導体素子のボンディングパッド構造の製造方法 - Google Patents

半導体素子のボンディングパッド構造の製造方法 Download PDF

Info

Publication number
JP5209224B2
JP5209224B2 JP2007098534A JP2007098534A JP5209224B2 JP 5209224 B2 JP5209224 B2 JP 5209224B2 JP 2007098534 A JP2007098534 A JP 2007098534A JP 2007098534 A JP2007098534 A JP 2007098534A JP 5209224 B2 JP5209224 B2 JP 5209224B2
Authority
JP
Japan
Prior art keywords
conductive film
forming
bonding pad
type
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007098534A
Other languages
English (en)
Other versions
JP2007194663A (ja
JP2007194663A5 (ja
Inventor
受 哲 李
鐘 現 安
恵 令 李
京 睦 孫
憲 宗 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007194663A publication Critical patent/JP2007194663A/ja
Publication of JP2007194663A5 publication Critical patent/JP2007194663A5/ja
Application granted granted Critical
Publication of JP5209224B2 publication Critical patent/JP5209224B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体素子に係り、特に半導体素子のボンディングパッド構造に関する。
ボンディングパッドはチップ内部の集積回路をチップ外部の集積回路と連結させる。図１は複数個のボンディングパッドを含む集積回路パッケージの概略図である。図１を参考すると、メモリセルアレイ部110と周辺回路部115等の集積回路が完成したチップ100はリードフレーム300に接合されており、チップ内のボンディングパッド200とリードフレーム300の内部リードチップ310は各々ワイヤ320で連結されている。ボンディングパッド200は周辺回路部115を構成するI/Oバッファ回路と連結されてチップ100回路端子のゲート役割を果たす。
図２は図１のボンディングパッドを拡大して示したレイアウト図であり、図３は図２に示されたボンディングパッドの斜視図であり、図４は図２のIV−IV’線に沿って切った断面図であり、図５は図２のＶ−Ｖ’線に沿って切った断面図である。
従来のボンディングパッドは図２乃至図５に示されているように、配線間絶縁膜250内に形成された複数個のビアホール240を埋め込む独立的な導電性プラグ245、例えばタングステンプラグが下部アルミニウム配線230とボンディングパッドとして機能する上部アルミニウム配線260を電気的に連結する構造で形成されている。説明していない参照符号210は半導体基板を、220は層間絶縁膜を、270はワイヤボンディング領域を280はパッシベーション膜を各々示す。
図２乃至図５に示されているパッド構造では次のような問題点が発生する。
先ず、複数個のチップ100が形成されているウェハ上で良好なチップ100のみを分離するためにチップの良不良を検査する過程時、検査器のプローブピン（図示せず）がワイヤボンディング領域270上に載置される力（例：横張力(shere force)）により配線間絶縁膜250に亀裂（図４及び図５の330参考）が発生しやすい。
又、図４及び図５に示されているように、ワイヤ320をワイヤボンディング領域270内にボンディングする時加えられる機械的な衝撃と圧力により発生するストレスによっても配線間絶縁膜250内に亀裂330が発生する。
このように配線間絶縁膜250内に容易に亀裂が発生する理由は、チップの分類時又はワイヤボンディング時加えられるストレスに対して相対的に軟性の上部アルミニウム配線260と下部アルミニウム配線230はストレスを軽減するために変形するものの、配線間絶縁膜250は相対的に固いので変形されずにそのまま残っており、この状態で一定値以上のストレスが加えられると、タングステンプラグ245が不安定になって抜けるか配線間絶縁膜250が割れ亀裂が発生するのである。特にこのような亀裂は図５に示されているように、隣接したタングステンプラグ245を包んでいる絶縁膜250内部へ進行して亀裂が次第に大きくなる。
配線間絶縁膜250に亀裂が生じると、ワイヤボンディング時上下部配線膜260,230が離れてしまう配線オープン現象、およびワイヤ320とボンディングパッドとして機能する上部アルミニウム配線260間の接触が不良になってワイヤ320が切れるパッドオープン現象が発生する。
図６は配線間絶縁膜の亀裂及び配線膜が取れることを防止するためにタングステンプラグ245をワイヤボンディング領域以外の領域にのみ形成した従来の他のボンディングパッド構造のレイアウト図であり、図７は図６のVII−VII’線に沿って切った断面図である。このようなボンディングパッド構造は米国特許第5,248,903号及び第5,502,337号に開示されている。図６及び図７によるボンディングパッド構造は配線間絶縁膜250内に亀裂が発生することをある程度減少させ得る。しかし、タングステンプラグ245の数が減少するのでタングステンプラグ245と上部アルミニウム配線膜260との付着力が弱くなる。その結果ワイヤボンディング時上部アルミニウム配線膜260が取れる配線オープン現象がたびたび発生する。又、プラグの数が減少するので上部アルミニウム配線膜260との接触面積も縮小して抵抗値Rsが増加して電流が減少する。従ってチップ内のスイッチング素子に十分な量の電流が供給できないので素子特性を劣化させる。
本発明の目的はチップ分類及びワイヤボンディング時配線間絶縁膜内の亀裂を最小化でき、かつ十分な量の電流をチップ内へ供給できるボンディングパッド構造を提供することにある。
本発明の他の目的は配線間絶縁膜内の亀裂を最小化でき、かつ十分な量の電流をチップ内へ供給できるボンディングパッド構造の製造に適した製造方法を提供することにある。
本発明に係るボンディングパッド構造は、上下に所定距離離隔されたワイヤボンディング領域を含む上部の第１導電膜及び下部の第２導電膜と、これら第１導電膜及び第２導電膜の間に存在して所定距離離隔された第１導電膜及び第２導電膜を電気的に連結する連続的な第３導電膜と、この連続的な第３導電膜内に存在して前記連続的な第３導電膜を貫通するように延びてその側壁が各々前記連続的な第３導電膜で取り囲まれた複数個の第１島型絶縁体とを含む。さらに、第２導電膜と所定距離離隔された第４導電膜と、この第４導電膜と前記第２導電膜との間に存在し、前記第２導電膜を前記第４導電膜と電気的に連結する連続的な第５導電膜と、この連続的な第５導電膜内に存在して前記連続的な第５導電膜を貫通するように延びてその側壁が前記連続的な第５導電膜で取り囲まれた複数個の第２島型絶縁体とを含むことができる。
本発明に係るボンディングパッド構造は複数個の島型絶縁体が上下部導電膜を連結する連続的な導電膜の間に形成される。従って、十分な量の電流をチップ内へ供給でき、かつ上部導電膜と下部導電膜との間の絶縁膜内に亀裂が発生しない。
本発明に係るボンディングパッド構造は、第２の構造として、上下に所定距離離隔した第１導電膜及び第２導電膜と、これら第１導電膜及び第２導電膜間に存在し、前記所定距離離隔した第１導電膜及び第２導電膜を電気的に連結する連続的な第３導電膜と、この連続的な第３導電膜内に隣接した島型絶縁体がジグザグ状に配列され、前記連続的な第３導電膜を貫通しながら延びてその側壁が各々前記連続的な第３導電膜で取り囲まれた複数個の島型絶縁体とを含むようにすることもできる。
以上詳細に説明したように本発明に係るボンディングパッド構造は最上部配線とその下部配線を連結する導電性プラグが一体型で構成されて最上部配線と一定値以上の接触面積を確保することができるので、十分な量の電流をボンディングパッド構造内へ伝達できる。また、最上部配線と下部配線間の絶縁膜が一体型の導電性プラグ内に囲われた島型絶縁体で形成されるので、チップ分類のためにプローブピンが置かれる時又はワイヤがボンディングされる時加えられる物理的ストレスにより絶縁体内に発生する亀裂が減少し、絶縁体内に小量の亀裂が発生しても絶縁体が島型で形成されているので周辺の他の絶縁体へ亀裂が伝播されることが効果的に防止される。特に、複数個の島型絶縁体が上、下部導電膜を連結する連続的な導電膜間に形成されジグザグに交錯した形態に配列される場合、チップ分類またはワイヤボンディング時加わるストレスに対する耐性が増加するだけでなくボンディングパッド構造を製造するための写真工程時回折による臨界寸法の変動が最小化できる。
以下、添付した図面を参照して本発明の望ましい実施の形態を説明する。しかし本発明は以下に開示される実施の形態に限らず、相異なる多様な形態で実現できる。以下の実施形態は本発明の開示を完全にし、通常の知識を持つ者に本発明の範疇を完全に知らせるために提供される。添付された図面で種々の膜と領域の厚さは明瞭性のために強調された。又ある一つの膜が他の膜又は基板上に存在すると説明される時、ある一つの膜は他の膜又は基板の真上にあることもでき、層間膜が存在することもできる。図面で同一参照符号は同一部材を示す。
図８は本発明の第１実施形態によるボンディングパッド構造のレイアウト図であり、図９は図８に示されたボンディングパッド構造の斜視図であり、図10は図８のＸ−Ｘ’線に沿って切った断面図であり、図11は図８のXI−XI’線に沿って切った断面図である。
図８で参照番号920は下部配線を、925Iは下部島型絶縁体を、930は下部一体型導電性プラグを、940は中間配線を、945Iは上部島型絶縁体を、950は上部一体型導電性プラグを、960は最上部配線を、970はワイヤボンディング領域を示し、925及び945は一体型導電性プラグパターンの外壁を包んでいる層間絶縁膜を各々示す。以下で、一体型導電性プラグは連続的な導電膜と、配線は導電膜とも称される。また、“上部／下部”等の用語は絶対的な方向を示すものではなく、基板に隣接するか或いは基板から離れているかの相対的な関係を示すだけである。
図９，図10及び図11を参照すれば、半導体基板900上に層間絶縁膜910が形成されており、この層間絶縁膜910上に下部配線920、中間配線940及び最上部配線960の３層配線で構成されたボンディングパッド構造が形成されている。最上部配線960は周辺回路を構成するI/Oバッファ回路（図１の115参考）と連結されてチップ回路端子のゲート役割を果たすボンディングパッドとして機能し、ワイヤ990がボンディングされるワイヤボンディング領域970を備える。
最上部配線960の下面と中間配線940の上面との間に上部一体型導電性プラグ950が配置されて最上部配線960と中間配線940とを電気的に連結している。上部一体型導電性プラグ950内には、該上部一体型導電性プラグにより側壁が完全に取り囲まれ、かつ最上部配線960と中間配線940とにより上下面が取り囲まれている少なくとも一つ以上の上部島型絶縁体945Iが形成されている。
上部島型絶縁体945Iの数とサイズは上部一体型導電性プラグ950と最上部配線960とが接触する面積が最上部配線960の面積の10%以上になりうる範囲内で決定する。接触面積が10%以上になるようにすることにより一定値以上の電流がボンディングパッド部へ流れるようにすることができる。望ましくは島型絶縁体945Iは複数個形成して各島型絶縁体945Iの幅を最小化できるようにする。即ち、最上部配線960と中間配線940との間に介在される絶縁膜が上部一体型導電性プラグ950内に囲われている複数個の島型絶縁体945Iに区画されるようにする。このように島型絶縁体945Iを複数個で形成すると、もし一つの島型絶縁体945I内に亀裂がおこったとしても残りの島型絶縁体945Iには亀裂が伝播されないからである。特に、複数個の島型絶縁体945Iをマトリックス状に配列して上部一体型導電性プラグ950がメッシュ状を示すようにすれば、導電性プラグ950と島型絶縁体945Iとの間でストレスが発生しても導電性プラグ950が不安定で抜ける確率が顕著に減少する。従って島型絶縁体945Iが一定値以上のストレス下でも亀裂されなく、亀裂されるとしても隣接島型絶縁体945Iには亀裂が伝播されない。この際、島型絶縁体945I間の間隔D1は隣接島型絶縁体945I間の亀裂伝播可否及び製造工程条件を考えて決定する。即ち、島型絶縁体945I間の間隔D1は、一つの島型絶縁体945Iで発生した亀裂を他の島型絶縁体945Iに伝播させないほどの間隔以上にすべきである。また、島型絶縁体945Iを先に形成しこれら間を導電物質、例えばタングステンで詰めた後平坦化して一体型導電性プラグ950を形成する場合には、島型絶縁体945I間を導電物質で完全に詰めるために島型絶縁体945I間の最大間隔は導電物質塗布厚さの２倍以下になることが望ましい。一般的にボンディングパッドとして機能する最上部配線960が四角形状に100μｍ×100μｍの大きさで形成される点を考慮すれば、上部島型絶縁体945I間の間隔D1は0.3μｍ乃至10μｍの大きさにすることが望ましい。特に、導電性プラグ950を形成するための導電物質を0.4μｍ乃至1μｍの厚さで塗布する場合には、上部島型絶縁体945I間の間隔は0.3μｍ乃至2μｍにすることがさらに望ましい。
中間配線940と下部配線920との連結構造も中間配線940と最上部配線960との連結構造と同一に構成する。即ち、少なくとも一つ以上の下部島型絶縁体925Iを内在した下部一体型導電性プラグ930により中間配線940と下部配線920とが電気的に連結されるようにする。
本発明の第１実施形態によるボンディングパッド構造で３層の配線構造を例として挙げたが、本発明に係るボンディングパッド構造は最上部配線960と中間配線940の２層のみで構成されたボンディングパッド構造は勿論、３層以上の多層のボンディングパッド構造にも適用できることは勿論である。
本発明の第１実施形態によるボンディングパッド構造の効果を最上部配線960と中間配線940とを連結する構造を例として説明する。本発明に係るボンディングパッド構造は、従来の構造すなわち最上部配線（図３の260参考）と下部配線（図３の230参考）とが層状の絶縁膜（図３の250参考）により絶縁され、絶縁膜250内に柱のように内在された独立的な複数個の導電性プラグ（図３の245参考）により配線間が連結される従来のボンディングパッド構造とは完全に逆の構造を採択している。即ち、最上部配線960と中間配線940とを連結する導電性プラグ950が一体型で形成され、最上部配線960と中間配線940との間に介在される絶縁膜の大部分が一体型導電性プラグ950内に少なくとも一つ以上の島型絶縁体945Iで区画される。
島型絶縁体945Iは一体型導電性プラグ950により側壁が完全に包まれており、かつ配線960,940により上下面が覆われているので非常に安定的な構造を持っている。従って、チップ分類又はワイヤボンディング時一定の機械的ストレスが加えられても島型絶縁体945Iには亀裂が発生しない。また、亀裂が発生するとしても最小サイズの島型絶縁体945I内で発生した亀裂が隣接した島型絶縁体945Iには伝播されないので亀裂が拡大することが防止される。
図12は本発明の第２実施形態によるボンディングパッド構造のレイアウト図であり、図13は図12に示されたボンディングパッド構造の斜視図であり、図14は図12のXIV−XIV’線に沿って切った断面図であり、図15は図12のXV−XV’線に沿って切った断面図である。
第２実施形態は中間配線940’が板型に構成されるのではなく、上部及び下部一体型導電性プラグ950,930と同一に島型絶縁体935Iが内在された形態で構成されて上部及び下部一体型導電性プラグ950,930と実質的に重畳されるという点において第１実施形態と違いがある。望ましくは、上部一体型導電性プラグ950内の島型絶縁体945Iと下部一体型導電性プラグ930内の島型絶縁体925Iが中間配線940'内の島型絶縁体935Iと一つに連結されて一つの島型絶縁体Iを構成する。上下部一体型導電性プラグ930,950と中間配線940’内に内在された絶縁体が一つに連結されて一つの島型絶縁体Iを構成する場合、島型絶縁体Iの厚さが３個の絶縁体925I,935I,945Iの厚さの和になるのでストレスに対する耐性が大きくなる。
図16(A)は本発明の第３実施形態によるボンディングパッド構造のレイアウト図であり、図16(B)は図16(A)のＢ領域の拡大図である。
第３実施形態は複数個の島型絶縁体925I, 945Iがジグザグ状に交錯して配列されている点において第１実施形態と差がある。
第１実施形態のように島型絶縁体がマトリックス状に配列される場合には４つの島型絶縁体の頂点が相互隣接して配列される。従って、写真工程時島型絶縁体の各頂点で発生する回折現象が重なり島型絶縁体の頂点がラウンドされて島型絶縁体の臨界寸法が変化する場合がある。従って島型絶縁体間を導電性プラグで完全に詰めるためには島型絶縁体間を埋める導電膜を厚くすべきである。反面、図(B)に示したように、島型絶縁体925I, 945Iがジグザグに配列される場合、写真工程時回折現象を起こす主要因の島型絶縁体925I, 945Iの頂点部分が２つずつだけ隣接して配列される。従って頂点部分が１つずつ隣接して配列される第１実施形態のマトリックス配列に比べて回折による影響が最小化できる。また、プローブピンが点線で示された矢印方向のようにワイヤボンディング領域970に置かれる場合、図16(B)内に矢印で示されたようにジグザグに配列された島型絶縁体925I, 945Iによりプローブピンにより加わる力が一体型導電性プラグ930、950によって連続的に伝播されずに遮断される。従って第１実施形態のマトリックス配列に比べてプローブピンにより加わる力（横張力）に対する耐性が大きくなる。マトリックス配列と同じようにジグザグに配列された場合にも、島型絶縁体925I,945I間の間隔D2は一つの、島型絶縁体925I, 945Iで発生した亀裂を他の島型絶縁体925I, 945Iに伝播させないほどの間隔以上であるべきで、島型絶縁体925I, 945I間の最大間隔は導電性プラグ930、950を形成するための導電物質塗布厚さの２倍以下になることが望ましい。本実施形態の中間配線940は第１実施形態のように板型に構成される場合もあり、第２実施形態のように中間配線も島型絶縁体が内在された形態に構成されて上部及び下部一体型導電性プラグ950、930と実質的に重なったり、さらには一致する構造で形成される場合もある。また、図16(A)では上部島型絶縁体945Iと下部島型絶縁体925I全てがジグザグに配列された場合を示すが、下部島型絶縁体925Iは第１実施形態のようにマトリックス状に配列される場合もある。そして中間配線940と下部配線920との間の連結構造を図２または図６に示したような従来のタングステンプラグ構造で構成することもできる。
図17は本発明の第４実施形態によるボンディングパッド構造のレイアウト図である。
第４実施形態は島型絶縁体945I',925I'の形状が四角柱ではなく、円柱で形成されるという点において第１実施形態と異なる。この第４実施形態の変形例として島型絶縁体を円柱以外にも多様な角柱で形成できることは勿論である。
図18は本発明の第５実施形態によるボンディングパッド構造のレイアウト図である。
第５実施形態は一体型導電性プラグ930',950'が最上部配線のワイヤボンディング領域970以外の領域下部にのみ形成され、ワイヤボンディング領域970の下部には絶縁体929,949が形成されるという点において、第１実施形態と異なる。この第５実施形態によると、亀裂が発生しやすいワイヤボンディング領域970の下部には従来技術のように亀裂の震源地として機能するタングステンプラグを包む配線間絶縁膜が形成されていないので絶縁体929,949に亀裂が発生せずに、ワイヤボンディング領域以外の領域の下部全面にかけて形成された一体型の導電性プラグ930',950'により最上部配線膜960との一定値以上の接触面積を確保できる。
図19は本発明の第６実施形態によるボンディングパッド構造のレイアウト図である。
第６実施形態は一体型導電性プラグ930',950'の内部に形成される島型絶縁体925I',955I'の形態が帯状という点において第５実施形態と異なり、その他の構成要素は第５実施形態と同一である。
図２０はボンディングパッド構造の製造工程を示すブロック図である。この図20を参照して、本発明の第１実施形態によるボンディングパッド構造（図９参照）を形成する工程を説明する。
まず、中間配線940と最上部配線960とを形成する工程を説明する。下部層状構造910,920,930が完成した半導体基板900上に中間配線940を形成する（2000段階）。次いで、中間配線940上に配線間絶縁膜945を形成する（2010段階）。この配線間絶縁膜945は中間配線940上に絶縁物をデポジットした後、これをエッチバック又は化学機械的ポリシング工程で平坦化して形成する。その後、上部一体型導電性プラグが形成される領域を限定するマスクを使用して配線間絶縁膜945をパターニングする（2020段階）。このパターニングの結果、中間配線940の一部領域を露出させ、内部に少なくとも一つ以上の島型絶縁体945Iを備える一体型のトレンチが形成される。この際、島型絶縁体945Iは複数個になるようにパターニングすることが望ましい。また、複数個の島型絶縁体945Iがマトリックス状で又はジグザグ状で配列されるようにパターニングする。この際、島型絶縁体945I間の間隔、即ちトレンチの幅は先に言及したように、一つの島型絶縁体945Iで発生した亀裂を他の島型絶縁体945Iに伝播させないほどの間隔以上に、そして後続工程で一体型導電性プラグ950を形成するための導電物質塗布厚さの２倍以下にする。従って、100μｍ×100μｍの大きさのボンディングパッドを形成する場合、0.3μｍ乃至10μｍに、より望ましくは0.3μｍ乃至2μｍにする。
導電物質、例えば、タングステン、銅又はアルミニウム等を使用してトレンチを充填する導電膜を形成する（2030段階）。続けて、トレンチを充填する導電膜をエッチバック又は化学機械的ポリシング工程で平坦化し一つ以上の島型絶縁体945Iの側壁を取り囲む上部一体型導電性プラグ950を完成させる（2040段階）。このように形成された上部一体型導電性プラグ950の上面の総面積は、後続工程で形成される最上部配線960の面積の10%以上になるように形成することが望ましい。
他の方法では、中間配線940と電気的に連結される板型導電膜を中間配線940上に形成する。その後、この板型導電膜を食刻して板型導電膜を貫通し、相互所定距離離隔された複数個のホールを形成する。続いて、絶縁膜を結果物全面に形成してホールを埋め込む。最後に板型導電膜上に形成されている絶縁膜をエッチバック又は化学機械的ポリシング方法で除去して複数個の島型絶縁体945Iと該島型絶縁体945Iの側壁を取り囲む上部一体型導電性プラグ950を完成させる。
上部一体型導電性プラグ950の上面にボンディングパッドとして機能する最上部配線960を形成した後（2050段階）、最上部配線960の全面に平坦化膜980を形成する（2060段階）。このとき、水分を浸透させずに弱いストレスを示し、段差塗布性が高く、均一に形成できる膜を使用して平坦化膜980を形成する。続いて平坦化膜980をパターニングして最上部配線960のワイヤボンディング領域970を露出させる（2070段階）。
中間配線940下部の層状構造、即ち、下部配線920及び下部一体型導電性プラグ930を形成する段階は、2000段階（配線形成）乃至2040段階（一体型導電性プラグ及び島型絶縁体形成段階）と同一の工程を中間配線940形成段階前に実施して形成する。下部層状構造を形成する段階を反復実施することにより多層配線構造のボンディングパッド構造が形成できることは勿論である。
第２実施形態によるボンディングパッド構造（図13及び図14参考）の製造方法の場合には中間配線を板型で形成するのではなく、上下一体型の導電性プラグ930,950と同一の形態で中間配線940'を形成するという点においてのみ違いがある。即ち、2000乃至2040段階を経て下部島型絶縁体925Iを内在した下部一体型導電性プラグ930を形成した後、2010乃至2040と同一の段階を実施して下部一体型の導電性プラグ930と実質的に重畳する中間島型絶縁体935Iを内在した一体型の中間配線940'を形成する。上部一体型導電性プラグ950及び最上部配線960の形成工程は第１実施形態と同一に実施する。この際、下部、中間及び上部島型絶縁体925I,935I,945Iが一つに連結されるように形成することは勿論である。
以下実施の形態を説明した本発明を下記の実験例を参照してさらに詳細に説明する。下記の実験例が本発明を制限するものでないことはいうまでもない。
＜実験例１＞
本発明に係るボンディングパッド構造を持つ第１試料を170個準備した。即ち、基板上に４層のアルミニウム配線を通常の工程で形成するとともに、島型絶縁体間の間隔が3.4μｍの一体型メッシュ型タングステンプラグを各配線間に形成し、各配線を電気的に連結し、さらに最上部配線上に平坦化膜を形成した後、これをパターニングしてボンディングワイヤ領域を露出させた後、ウェッジ方法でワイヤをボンディングして試料を準備した。
このようにボンディングパッド構造を完成した後、ワイヤ引張強度測定装置を使用してワイヤ引張強度を測定した。
加えて、本発明の結果と対照するために従来のボンディングパッド構造に対してもワイヤ引張強度を測定した。即ち、図３に示されているような従来のボンディングパッド構造を持つ第１対照試料197個と図７に示されているような従来のボンディングパッド構造を持つ第２対照試料170個を各々準備した。対照試料に対しても同一の方法でワイヤ引張強度を測定した。
測定結果を下記表１と図21に示す。図21で−○−は本発明に係るボンディングパッド構造（第１試料）のワイヤ引張強度を、−△−は従来のボンディングパッド構造（第１対照試料）のワイヤ引張強度を、−□−で表示されたグラフは従来のボンディングパッド構造（第２対照試料）のワイヤ引張強度を各々示す。累積分布(%)は引張力を０ｇから10ｇまで増加させながらワイヤがとれる試料の数を百分率で示した値である。表１で累積分布は引き強度の臨界値の６ｇ以下でワイヤが分離されて出る試料の数を百分率で示した値である。
Figure 0005209224
表１と図21の結果から本発明に係るパッド構造が従来のパッド構造よりワイヤの引張強度が大きいことが分かった。
＜実験例２＞
実験例１と同一に形成した第１試料と第１及び第２対照試料について、ワイヤとボンディングパッドとして機能するアルミニウム配線間の接触が不良なのでワイヤが取れるパッドオープンと、ボンディング時配線膜が取れる配線オープンの発生頻度を各々測定した。パッドオープンと配線オープンとを測定した後、第１試料158個、第１対照試料140及び第２対照試料142個に対して、最上部アルミニウム配線膜下部の島型絶縁層又は層間絶縁膜で発生する亀裂の数を測定した。亀裂数の測定は各試料の平坦化膜と最上部アルミニウム配線膜とを適切な食刻液を使用して除去した後、走査電子顕微鏡を使用して測定した。
その結果を下記表２と図22に示す。
Figure 0005209224
表２と図22を参考すれば、従来のパッド構造を採用した第１対照試料と第２対照試料では最上部配線膜下部の層間絶縁膜内に亀裂が多数発生したが、本発明に係るパッド構造を採用した第１試料では亀裂が全然発生しなかったことが分かった。又、亀裂が発生しなかったので第１試料では配線オープン現象も現れず、パッドオープンの頻度も従来に比べて顕著に減少したことが分かった。
リードフレームに接合されたチップを示す概略図である。 図１に示された従来のボンディングパッド構造を拡大して示したレイアウト図である。 図２に示されたボンディングパッド構造の斜視図である。 図２のIV−IV’線に沿って切った断面図である。 図２のＶ−Ｖ’線に沿って切った断面図である。 従来の他のボンディングパッド構造のレイアウト図である。 図６のVII−VII’線に沿って切った断面図である。 本発明の第１実施形態によるボンディングパッド構造のレイアウト図である。 図８に示されたボンディングパッド構造の斜視図である。 図８のＸ−Ｘ’線に沿って切った断面図である。 図８のXI−XI’線に沿って切った断面図である。 本発明の第２実施形態によるボンディングパッド構造のレイアウト図である。 図１２に示されたボンディングパッド構造の斜視図である。 図１２のXIV−XIV’線に沿って切った断面図である。 図１２のXV−XV’線に沿って切った断面図である。 本発明の第３実施形態によるボンディングパッド構造のレイアウト図である。 本発明の第４実施形態によるボンディングパッド構造のレイアウト図である。 本発明の第５実施形態によるボンディングパッド構造のレイアウト図である。 本発明の第６実施形態によるボンディングパッド構造のレイアウト図である。 本発明に係るボンディングパッド構造の製造方法を示すブロック図である。 本発明に係るボンディングパッド構造と従来のボンディングパッド構造にボンディングされたワイヤの引張強度を測定した結果を示す図である。 本発明に係るボンディングパッド構造と従来のボンディングパッド構造でパッドオープンと配線オープンとの発生を測定した結果を示す図である。
符号の説明
920 下部配線
925I, 945I 島型絶縁体
930 下部一体型導電性プラグ
940 中間配線
950 上部一体型導電性プラグ
960 最上部配線
970 ワイヤボンディング領域

Claims (6)

  1. 半導体基板上に下部導電膜を形成する段階と、
    前記下部導電膜上に、前記下部導電膜と電気的及び物理的に連結された板型導電膜を形成する段階と、
    前記下部導電膜と前記板型導電膜との電気的及び物理的連結を維持したまま、前記下部導電膜の表面領域の一部が露出するまで前記板型導電膜を垂直方向に食刻して、前記板型導電膜の側辺を除いた内側に相互隔離された複数個のホールを形成する段階と、
    前記ホールを埋め込む絶縁膜を形成する段階と、
    前記板型導電膜上に形成されている絶縁膜を除去して前記複数個のホールにのみ絶縁膜が残るようにする段階と、
    前記板型導電膜上に、前記板型導電膜と電気的及び物理的に連結された上部導電膜を形成する段階とを含み、
    前記複数個のホールを形成する段階において、前記板型導電膜はその内部で隔離されず一体型となるように食刻されることを特徴とする半導体素子のボンディングパッド構造の製造方法。
  2. 半導体基板上に第１導電膜を形成する段階と、
    前記第１導電膜上に、前記第１導電膜と電気的及び物理的に連結された第１連続的な導電膜を形成するが、前記第１連続的な導電膜を垂直方向に貫通しながら延びてその側壁が前記第１連続的な導電膜で取り囲まれた複数個の第１島型絶縁体を含む前記第１連続的な導電膜を形成する段階と、
    前記第１連続的な導電膜上に、前記第１連続的な導電膜と電気的及び物理的に連結された第２導電膜を形成する段階を含み、
    前記第１連続的な導電膜を形成する段階は、
    前記第１導電膜上に、前記第１導電膜と電気的及び物理的に連結された板型導電膜を形成する段階と、
    前記第１導電膜と前記板型導電膜との電気的及び物理的連結を維持したまま、前記第１導電膜の表面領域の一部が露出するまで前記板型導電膜を垂直方向に食刻して、前記板型導電膜の側辺を除いた内側に相互隔離された複数個のホールを形成する段階を含み、
    前記第１島型絶縁体を形成する段階は、
    前記ホールを埋め込む絶縁膜を形成する段階と、
    前記板型導電膜上に形成されている絶縁膜を除去して前記複数個のホールにのみ絶縁膜が残るようにする段階とを含み、
    前記複数個のホールを形成する段階において、前記板型導電膜はその内部で隔離されず一体型となるように食刻されることを特徴とする半導体素子のボンディングパッド構造の製造方法。
  3. 前記第１連続的な導電膜は、ワイヤボンディング領域を上部に有する中心部を備え、前記中心部に絶縁体が形成されることを特徴とする請求項２に記載の半導体素子のボンディングパッド構造の製造方法。
  4. 前記第２導電膜上に電気的に連結された第２連続的な導電膜を形成するが、前記第２連続的な導電膜を貫通しながら延びてその側壁が前記第２連続的な導電膜で取り囲まれた複数個の第２島型絶縁体を含む前記第２連続的な導電膜を形成する段階をさらに含むことを特徴とする請求項２に記載の半導体素子のボンディングパッド構造の製造方法。
  5. 前記第１島型絶縁体と前記第２島型絶縁体とは前記第２導電膜を間に介して重なり合うことを特徴とする請求項４に記載の半導体素子のボンディングパッド構造の製造方法。
  6. 前記第１島型絶縁体と前記第２島型絶縁体とは前記第２導電膜を貫通して一体となるように連結されることを特徴とする請求項５に記載の半導体素子のボンディングパッド構造の製造方法。
JP2007098534A 1998-12-28 2007-04-04 半導体素子のボンディングパッド構造の製造方法 Expired - Fee Related JP5209224B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19980059418 1998-12-28
KR1019990062154A KR100319896B1 (ko) 1998-12-28 1999-12-24 반도체 소자의 본딩 패드 구조 및 그 제조 방법
KR1998P-59418 1999-12-24
KR1999P-62154 1999-12-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11375282A Division JP2000195866A (ja) 1998-12-28 1999-12-28 半導体素子のボンディングパッド構造及びその製造方法

Publications (3)

Publication Number Publication Date
JP2007194663A JP2007194663A (ja) 2007-08-02
JP2007194663A5 JP2007194663A5 (ja) 2010-08-12
JP5209224B2 true JP5209224B2 (ja) 2013-06-12

Family

ID=26634489

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11375282A Pending JP2000195866A (ja) 1998-12-28 1999-12-28 半導体素子のボンディングパッド構造及びその製造方法
JP2007098534A Expired - Fee Related JP5209224B2 (ja) 1998-12-28 2007-04-04 半導体素子のボンディングパッド構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP11375282A Pending JP2000195866A (ja) 1998-12-28 1999-12-28 半導体素子のボンディングパッド構造及びその製造方法

Country Status (2)

Country Link
JP (2) JP2000195866A (ja)
KR (1) KR100319896B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195896A (ja) 1998-12-25 2000-07-14 Nec Corp 半導体装置
KR20020021123A (ko) * 2000-04-12 2002-03-18 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스 및 이의 제조 방법
JP3434793B2 (ja) 2000-09-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
KR100500416B1 (ko) * 2000-11-15 2005-07-12 주식회사 하이닉스반도체 반도체 소자의 패드 제조 방법
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP4579621B2 (ja) * 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
JP4759229B2 (ja) * 2004-05-12 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2006024698A (ja) 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
JP4452217B2 (ja) 2005-07-04 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4757660B2 (ja) * 2006-02-27 2011-08-24 エルピーダメモリ株式会社 半導体装置
DE112009004978B4 (de) 2009-04-28 2020-06-04 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172752A (en) * 1981-04-16 1982-10-23 Fujitsu Ltd Semiconductor device
JPS61239646A (ja) * 1985-04-16 1986-10-24 Nec Corp 多層配線の形成方法
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH06196525A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08162532A (ja) * 1994-12-05 1996-06-21 Sony Corp 半導体装置の製造方法
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH09162290A (ja) * 1995-12-04 1997-06-20 Ricoh Co Ltd 半導体集積回路装置
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置

Also Published As

Publication number Publication date
JP2007194663A (ja) 2007-08-02
KR20000048406A (ko) 2000-07-25
KR100319896B1 (ko) 2002-01-10
JP2000195866A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
JP5209224B2 (ja) 半導体素子のボンディングパッド構造の製造方法
US6552438B2 (en) Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
KR100267105B1 (ko) 다층패드를구비한반도체소자및그제조방법
US7741207B2 (en) Semiconductor device with multilayered metal pattern
US6163074A (en) Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
KR20000048078A (ko) 반도체 소자의 전극 구조
JP4297682B2 (ja) 半導体素子及びその製造方法
JP2006332533A (ja) 半導体素子及びその製造方法
TWI287267B (en) Bonding pad structure of semiconductor device and method for fabricating the same
CN109935568A (zh) 半导体器件及其制作方法
JP3952260B2 (ja) 集積回路のためのボンディングパッド
US6921976B2 (en) Semiconductor device including an island-like dielectric member embedded in a conductive pattern
KR20000019947A (ko) 다층배선을구비한반도체소자및그제조방법
JP3239843B2 (ja) 半導体装置の製造方法
KR20020039461A (ko) 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
JP2009218264A (ja) 半導体装置
JPH05175191A (ja) 積層導電配線
JP2008098225A (ja) 半導体装置
JP2005123587A (ja) 半導体装置及びその製造方法
JP2015002234A (ja) 半導体装置及びその製造方法
CN112652593A (zh) 半导体结构及其形成方法
KR20070060340A (ko) 반도체 소자의 퓨즈 및 그 형성방법
KR100471171B1 (ko) 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법
US8330190B2 (en) Semiconductor device
KR100725086B1 (ko) 다층 배선 형성 공정에서의 패드층 형성방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120409

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees