JP2005123587A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005123587A JP2005123587A JP2004246549A JP2004246549A JP2005123587A JP 2005123587 A JP2005123587 A JP 2005123587A JP 2004246549 A JP2004246549 A JP 2004246549A JP 2004246549 A JP2004246549 A JP 2004246549A JP 2005123587 A JP2005123587 A JP 2005123587A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal pattern
- pad
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置は、シリコン基板101上に形成された絶縁膜113の上に形成された第1のパッド116と、第1のパッド116の上に形成された絶縁膜117と、絶縁膜117の上に形成された第2のパッド121と、第1のパッド116と第2のパッド121との間の絶縁膜117に形成されたネットワークビア119とを備えている。ネットワークビア119は、連続した一つの構造体である。
【選択図】 図1
Description
102 拡散層
103 素子分離絶縁膜
104 ゲート絶縁膜
105 ゲート電極
106 サイドウォール
107 第1の層間絶縁膜
108 第1のビア
109 第1の配線
110 第2の層間絶縁膜
111 第2のビア
112 第2の配線
113 第3の層間絶縁膜
114 第3のビア
115 第3の配線
116 第1のパッド
117(117a、117b) 第4の層間絶縁膜
117c 第1の開口部
117d 第2の開口部
118 第4のビア
119 ネットワークビア
119a、119b ビア
120 第4の配線
121 第2のパッド
122 保護膜
122a パッド開口部
4A 進入方向
Rv 半径
Tw 膜厚
L1 センターライン
P1 交差点
Rh 距離
Claims (26)
- 半導体基板上に形成された第1の絶縁膜と、
第1の絶縁膜の上に形成された第1の金属パターンと、
前記第1の金属パターンの上に形成された第2の絶縁膜と、
前記第2の絶縁膜の上に形成された第2の金属パターンと、
前記第2の絶縁膜中に形成された、前記第1の金属パターンと前記第2の金属パターンとを接続する第3の金属パターンとを備え、
前記第3の金属パターンは、連続した1つの構造体であり、
前記第3の金属パターンを構成する金属の結晶配向主軸は、前記半導体基板の主面と平行であることを特徴とする半導体装置。 - 前記第3の金属パターンを構成する金属の結晶配向主軸の方位分布は、前記半導体基板の主面と平行である面内において、ほぼ一様であることを特徴とする請求項1に記載の半導体装置。
- 前記第3の金属パターンを構成する金属は、体心立方晶であり、
前記第3の金属パターンを構成する金属の結晶配向主軸は、<110>軸であることを特徴とする請求項2に記載の半導体装置。 - 前記第3の金属パターンを構成する金属は、タングステンであることを特徴とする請求項3に記載の半導体装置。
- 前記第3の金属パターンの空間対称性は、前記半導体基板の主面と平行である面内において、3回転対称性であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に形成された第1の絶縁膜と、
第1の絶縁膜の上に形成された第1の金属パターンと、
前記第1の金属パターンの上に形成された第2の絶縁膜と、
前記第2の絶縁膜の上に形成された第2の金属パターンと、
前記第2の絶縁膜中に形成された、前記第1の金属パターンと前記第2の金属パターンとを接続する第3の金属パターンとを備え、
前記第3の金属パターンは、連続した一つの構造体であることを特徴とする半導体装置。 - 半導体基板上に形成された第1の絶縁膜と、
第1の絶縁膜の上に形成された第1の金属パターンと、
前記第1の金属パターンの上に形成された第2の絶縁膜と、
前記第2の絶縁膜の上に形成された第2の金属パターンと、
前記第2の絶縁膜中に形成された、前記第1の金属パターンと前記第2の金属パターンとを接続する第3の金属パターンとを備え、
前記第3の金属パターンの空間対称性は、前記半導体基板の主面と平行である面内において、3回転対称性であることを特徴とする半導体装置。 - 半導体基板上に形成された第1の絶縁膜と、
第1の絶縁膜の上に形成された第1の金属パターンと、
前記第1の金属パターンの上に形成された第2の絶縁膜と、
前記第2の絶縁膜の上に形成された第2の金属パターンと、
前記第2の絶縁膜中に形成された、前記第1の金属パターンと前記第2の金属パターンとを接続する第3の金属パターンとを備え、
前記第3の金属パターンは、ハニカム構造を有していることを特徴とする半導体装置。 - 前記第1の金属パターンの下方に形成された、前記第1の絶縁膜を介して前記第1の金属パターンと電気的に絶縁された第1の配線をさらに備えており、
前記第1の金属パターンと前記第1の配線との間では電位が異なることを特徴とする請求項6、7又は8に記載の半導体装置。 - 前記第1の金属パターンの下方に形成された、前記第1の絶縁膜を介して前記第1の金属パターンと電気的に接続する第2の配線をさらに備えており、
前記第1の金属パターンと前記第2の配線とは、前記第1の絶縁膜中に形成されたビアによって接続されていることを特徴とする請求項6、7又は8に記載の半導体装置。 - 前記第1の金属パターンの面積は、前記第2の金属パターンの面積よりも大きいことを特徴とする請求項6、7又は8に記載の半導体装置。
- 前記半導体基板上の領域であって、平面的配置において前記第1の金属パターンが形成されている領域と重なる領域に、半導体素子が形成されていることを特徴とする請求項6、7又は8に記載の半導体装置。
- 平面的配置において、前記第2の金属パターンが形成されている領域における前記第3の金属パターンが占める割合が50%以上であることを特徴とする請求項6、7又は8に記載の半導体装置。
- 前記第1の金属パターンを構成する金属は、アルミニウム又は銅であることを特徴とする請求項6、7又は8に記載の半導体装置。
- 前記第2の金属パターンを構成する金属は、アルミニウム又は銅であることを特徴とする請求項6、7又は8に記載の半導体装置。
- 前記第3の金属パターンを構成する金属は、タングステン又は銅よりなることを特徴とする請求項6、7又は8に記載の半導体装置。
- 半導体基板上に第1の絶縁膜を形成する工程と、
第1の絶縁膜の上に第1の金属層を形成する工程と、
前記第1の金属層をパターニングすることにより、第1の配線及び第1のパッドを形成する工程と、
前記第1の配線及び前記第1のパッドの上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記第1の配線を露出させるホール状の第1の開口部と前記第1のパッドを露出させる溝状の第2の開口部を同時に形成する工程と、
前記第1の開口部に金属を埋め込んで前記第1の配線に接続する第1のビアを形成すると同時に、前記第2の開口部に前記金属を埋め込んで前記第1のパッドに接続するネットワークビアを形成する工程と、
前記第2の絶縁膜、前記第1のビア及び前記ネットワークビアの上に第2の金属層を形成する工程と、
前記第2の金属層をパターニングすることにより、前記第1のビアに接続する第2の配線と前記ネットワークビアに接続する第2のパッドとを形成する工程とを備え、
前記ネットワークビアは、連続した一つの構造体であることを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の絶縁膜を形成する工程と、
第1の絶縁膜の上に第1の金属層を形成する工程と、
前記第1の金属層をパターニングすることにより、第1の配線及び第1のパッドを形成する工程と、
前記第1の配線及び前記第1のパッドの上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記第1の配線を露出させるホール状の第1の開口部と前記第1のパッドを露出させる溝状の第2の開口部を形成する工程と、
同一工程にて、前記第1の開口部に金属を埋め込んで前記第1の配線に接続する第1のビアを形成すると共に、前記第2の開口部に前記金属を埋め込んで前記第1のパッドに接続するネットワークビアを形成する工程と、
前記第2の絶縁膜、前記第1のビア及び前記ネットワークビアの上に第2の金属層を形成する工程と、
前記第2の金属層をパターニングすることにより、前記第1のビアに接続する第2の配線と前記ネットワークビアに接続する第2のパッドとを形成する工程とを備え、
前記ネットワークビアの空間対称性は、前記半導体基板の主面と平行である面内において、3回転対称性であることを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の絶縁膜を形成する工程と、
第1の絶縁膜の上に第1の金属層を形成する工程と、
前記第1の金属層をパターニングすることにより、第1の配線及び第1のパッドを形成する工程と、
前記第1の配線及び前記第1のパッドの上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記第1の配線を露出させるホール状の第1の開口部と前記第1のパッドを露出させる溝状の第2の開口部を形成する工程と、
同一工程にて、前記第1の開口部に金属を埋め込んで前記第1の配線に接続する第1のビアを形成すると共に、前記第2の開口部に前記金属を埋め込んで前記第1のパッドに接続するネットワークビアを形成する工程と、
前記第2の絶縁膜、前記第1のビア及び前記ネットワークビアの上に第2の金属層を形成する工程と、
前記第2の金属層をパターニングすることにより、前記第1のビアに接続する第2の配線と前記ネットワークビアに接続する第2のパッドとを形成する工程とを備え、
前記ネットワークビアは、ハニカム構造を有していることを特徴とする半導体装置の製造方法。 - 前記第1のパッドの下方には、前記第1の絶縁膜を介して前記第1のパッドと電気的に絶縁されるように第3の配線が形成されており、
前記第1のパッドと前記第3の配線との間では電位が異なることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。 - 前記第1のパッドの下方には、前記第1の絶縁膜を介して前記第1のパッドと電気的に接続するように第4の配線が形成されており、
前記第1のパッドと前記第4の配線とは、第1の絶縁膜中に形成された第2のビアによって電気的に接続されていることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。 - 前記第1のパッドは、その面積が前記第2のパッドの面積よりも大きくなるように形成されていることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。
- 平面的配置において、前記第2のパッドが形成されている領域における前記ネットワークビアが占める割合が50%以上であることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。
- 前記第1の金属層を構成する金属は、アルミニウム又は銅よりなることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。
- 前記第2の金属層を構成する金属は、アルミニウム又は銅よりなることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。
- 前記第1のビア及び前記ネットワークビアは、タングステン又は銅よりなることを特徴とする請求項17、18又は19に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246549A JP4579621B2 (ja) | 2003-09-26 | 2004-08-26 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003335267 | 2003-09-26 | ||
JP2004246549A JP4579621B2 (ja) | 2003-09-26 | 2004-08-26 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008174485A Division JP4630919B2 (ja) | 2003-09-26 | 2008-07-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123587A true JP2005123587A (ja) | 2005-05-12 |
JP4579621B2 JP4579621B2 (ja) | 2010-11-10 |
Family
ID=34622078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004246549A Expired - Fee Related JP4579621B2 (ja) | 2003-09-26 | 2004-08-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579621B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005536A (ja) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
KR100784889B1 (ko) | 2005-11-29 | 2007-12-11 | 주식회사 하이닉스반도체 | 프로빙 패드 제어 장치 및 방법 |
JP2008258258A (ja) * | 2007-04-02 | 2008-10-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009105160A (ja) * | 2007-10-22 | 2009-05-14 | Renesas Technology Corp | 半導体装置 |
JP2017120912A (ja) * | 2015-12-29 | 2017-07-06 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Bsi接合能力改善のためのパッド領域下のサポート構造 |
JP2017152486A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2022176875A (ja) * | 2021-05-17 | 2022-11-30 | 台湾積體電路製造股▲ふん▼有限公司 | 集積回路チップ及びその形成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439035A (en) * | 1987-08-04 | 1989-02-09 | Nec Corp | Semiconductor device |
JPH1154544A (ja) * | 1997-05-01 | 1999-02-26 | Texas Instr Inc <Ti> | ボンド・パッドを増強するシステムおよび方法 |
JP2000195866A (ja) * | 1998-12-28 | 2000-07-14 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造及びその製造方法 |
JP2000195896A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置 |
JP2001085465A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2002016069A (ja) * | 2000-06-29 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002134509A (ja) * | 2000-08-31 | 2002-05-10 | Texas Instruments Inc | シリコン・レベル相互接続層の機械的性能を構造的に増強する方法 |
JP2002203858A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002208610A (ja) * | 2000-12-21 | 2002-07-26 | Samsung Electronics Co Ltd | 集積回路のためのボンディングパッド及びその製造方法 |
-
2004
- 2004-08-26 JP JP2004246549A patent/JP4579621B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439035A (en) * | 1987-08-04 | 1989-02-09 | Nec Corp | Semiconductor device |
JPH1154544A (ja) * | 1997-05-01 | 1999-02-26 | Texas Instr Inc <Ti> | ボンド・パッドを増強するシステムおよび方法 |
JP2000195896A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置 |
JP2000195866A (ja) * | 1998-12-28 | 2000-07-14 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造及びその製造方法 |
JP2001085465A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electronics Industry Corp | 半導体装置 |
JP2002016069A (ja) * | 2000-06-29 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002134509A (ja) * | 2000-08-31 | 2002-05-10 | Texas Instruments Inc | シリコン・レベル相互接続層の機械的性能を構造的に増強する方法 |
JP2002203858A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002208610A (ja) * | 2000-12-21 | 2002-07-26 | Samsung Electronics Co Ltd | 集積回路のためのボンディングパッド及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005536A (ja) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
KR100784889B1 (ko) | 2005-11-29 | 2007-12-11 | 주식회사 하이닉스반도체 | 프로빙 패드 제어 장치 및 방법 |
JP2008258258A (ja) * | 2007-04-02 | 2008-10-23 | Sanyo Electric Co Ltd | 半導体装置 |
US7741724B2 (en) | 2007-04-02 | 2010-06-22 | Sanyo Electric Co., Ltd. | Semiconductor device |
JP2009105160A (ja) * | 2007-10-22 | 2009-05-14 | Renesas Technology Corp | 半導体装置 |
JP2017120912A (ja) * | 2015-12-29 | 2017-07-06 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | Bsi接合能力改善のためのパッド領域下のサポート構造 |
US10038025B2 (en) | 2015-12-29 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US10283549B2 (en) | 2015-12-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US10566374B2 (en) | 2015-12-29 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via support structure under pad areas for BSI bondability improvement |
US11069736B2 (en) | 2015-12-29 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via support structure under pad areas for BSI bondability improvement |
JP2017152486A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2022176875A (ja) * | 2021-05-17 | 2022-11-30 | 台湾積體電路製造股▲ふん▼有限公司 | 集積回路チップ及びその形成方法 |
JP7436530B2 (ja) | 2021-05-17 | 2024-02-21 | 台湾積體電路製造股▲ふん▼有限公司 | 集積回路チップ及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4579621B2 (ja) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4630919B2 (ja) | 半導体装置及びその製造方法 | |
JP4568039B2 (ja) | 半導体装置およびそれを用いた半導体モジュール | |
US7800227B2 (en) | Semiconductor device with crack-resistant multilayer copper wiring | |
EP1146558B1 (en) | Semiconductor device with damascene wiring structure and method of its fabrication | |
JP2010219332A (ja) | 多層配線層の電源配線構造およびその製造方法 | |
KR102010224B1 (ko) | 반도체 장치 | |
JP2002043502A (ja) | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 | |
US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
JP2012033796A (ja) | 半導体装置 | |
JPWO2018037667A1 (ja) | 半導体装置、撮像装置、および半導体装置の製造方法 | |
JP4579621B2 (ja) | 半導体装置 | |
JP2001085465A (ja) | 半導体装置 | |
JP2000195866A (ja) | 半導体素子のボンディングパッド構造及びその製造方法 | |
US8552534B2 (en) | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same | |
US6921976B2 (en) | Semiconductor device including an island-like dielectric member embedded in a conductive pattern | |
JP3952260B2 (ja) | 集積回路のためのボンディングパッド | |
JP6764252B2 (ja) | 電子部品およびその製造方法 | |
CN102097393B (zh) | 半导体装置 | |
JP3696706B2 (ja) | 半導体装置の電源線構造 | |
JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008066440A (ja) | 半導体装置およびその製造方法 | |
CN113161362B (zh) | 三维存储器及其制作方法 | |
CN210272337U (zh) | 半导体结构 | |
WO2020121491A1 (ja) | 半導体モジュール及びその製造方法 | |
JP2000183163A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |