JP4579621B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4579621B2
JP4579621B2 JP2004246549A JP2004246549A JP4579621B2 JP 4579621 B2 JP4579621 B2 JP 4579621B2 JP 2004246549 A JP2004246549 A JP 2004246549A JP 2004246549 A JP2004246549 A JP 2004246549A JP 4579621 B2 JP4579621 B2 JP 4579621B2
Authority
JP
Japan
Prior art keywords
pad
insulating film
metal pattern
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004246549A
Other languages
English (en)
Other versions
JP2005123587A (ja
Inventor
伸 橋本
忠昭 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004246549A priority Critical patent/JP4579621B2/ja
Publication of JP2005123587A publication Critical patent/JP2005123587A/ja
Application granted granted Critical
Publication of JP4579621B2 publication Critical patent/JP4579621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子上にパッドが形成されたＰＯＥ（Pad on element）型プローブ・パッドを有する半導体装置に関し、特に、半導体装置における電極パッド部の接続構造に関するものである。
以下に、従来の半導体装置における電極パッド部の構造について、図１２及び図１３を参照しながら説明する。
図１２は、従来の半導体装置における電極パッド部の構造を示す要部断面図であり、図１３は、図１２に示したXIII-XIII線における平面図である。
図１２に示すように、半導体基板１上における所定領域には、第１の配線層２が形成されている。半導体基板１上及び第１の配線層２上の所定領域には、第１の層間絶縁膜３が形成されている。第１の層間絶縁膜３における第１の配線層２上に位置する領域には、図１３に示すように、複数の第１コンタクトホール３ａが形成されており、該第１コンタクトホール３ａの内部及び第１の配線層２上に位置する第１の層間絶縁膜３の上には、第２の配線層４が形成されている。第１の層間絶縁膜３上及び第２の配線層４上の所定領域には、第２の層間絶縁膜５が形成されている。第２の層間絶縁膜５における第２の配線層４上に位置する領域には、図１３に示すように、複数の第２のコンタクトホール５ａが形成されている。
また、第２コンタクトホール５ａの内部及び第２の配線層４上の所定領域には、第３の配線層６が形成されている。第３の配線層６は、パッド電極として機能する。第３の配線層６上の所定領域及び第２の層間絶縁膜５上には、保護膜７が形成されている。保護膜７における第３の配線層６上に位置する領域には、所望の開口面積を有するパッド開口部７ａが形成されている。なお、パッド開口部７ａには、図示していないボンディングワイヤが接続され、外部回路との信号の入出力はこのボンディングワイヤを介して行われる。
このような構造を有するボンディングパッド部において、第１の配線層２上及び第２の配線層４上の各々の所定領域には、層間絶縁膜が介在しているので、電極パッドとして機能する第３の配線層６を形成する位置を高くすることも可能である。また、第３の配線層６の上面と保護膜７の上面との段差ｈ１を小さくする、すなわち、ボンディングパッド部における凹部を構成するパッド開口部７ａを浅く形成することも可能である。パッド開口部７ａを浅く形成すれば、保護膜７にクラックが発生することを効果的に低減させることが可能となり、半導体装置の信頼性を高めることができる。
以上説明したように、従来の半導体装置におけるボンディングパッド部の構造では、第２の配線層４及び第３の配線層６の間に第２の層間絶縁膜５を設けることにより、ボンディングパッド部におけるパッド開口部７ａを浅くしている。これにより、保護膜７に発生し得るクラックを低減している。
特開平５−３４３４６６号公報
しかしながら、従来の半導体装置におけるボンディングパッド部の構造では、プロービング又はボンディングの際に、電極パッドにかかる負荷によって生じる応力により電極パッドの下部に形成された絶縁膜にクラックが発生する。このようにクラックが発生するのは、電極パッドの下部の絶縁膜の強度は小さく、電極パッドにかかる負荷によって生じた応力を電極パッドの下部の絶縁膜によって吸収できないからである。そして、生じたクラックが下層の絶縁膜にまで到達すると、下層の半導体素子にダメージを生じさせる。
具体的には、図１４に示すように、プローブ針１４ａが電極パッドとして機能する第３の配線層６に接触する場合、すなわち、適切な針圧によってプローブ針１４ａの先端部が電極パッドに押し付けられると、プローブ針１４ａは水平方向１４ｂに滑ると共に、プローブ針１４ａの先端部は電極パッドに食い込む。これにより、プローブ針１４ａと電極パッドとの間において、低い接触電気抵抗が得られる。このとき、プローブ針１４ａから与えられる応力は、電極パッドを構成する金属が塑性変形することに消費されるが、プローブ針１４ａが電極パッドに複数回接触することにより、電極パッドが薄くなっていき、プローブ針１４ａの先端部が電極パッドの底面近くまで到達すると、プローブ針１４ａから与えられた応力は電極パッドの下地構造にまで印加されて、クラック１４ｃが発生する。このため、発生したクラック１４ｃに沿って漏洩電流が流れることにより、電極パッドの下に配置されている回路の動作不良が発生する。
前記に鑑み、本発明の目的は、ボンディングパッド部におけるクラックの発生を防止できる構造を有する半導体装置及びその製造方法を提供することである。
前記の課題を解決するために、本発明に係る第１の半導体装置は、半導体基板上に形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第１の金属パターンと、第１の金属パターンの上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の金属パターンと、第２の絶縁膜中に形成された、第１の金属パターンと第２の金属パターンとを接続する第３の金属パターンとを備え、第３の金属パターンは連続した１つの構造体であり、第３の金属パターンを構成する金属の結晶配向主軸は、半導体基板の主面と平行であることを特徴とする。
本発明に係る第１の半導体装置によると、第２の金属パターンの下層に第３の金属パターンが形成されているので、第２の金属パターンの下地構造は優れた強度を有する。特に、配向軸と直交するプロービングによる応力、又はボンディングの際の応力を分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することを抑制することができる。
本発明に係る第１の半導体装置において、第３の金属パターンを構成する金属の結晶配向主軸の方位分布は、半導体基板の主面と平行である面内において、ほぼ一様であることが好ましい。
このようにすると、あらゆる方向からのプロービングによる応力、又はボンディングの際の応力を第３の金属パターンによって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することをより抑制することができる。
本発明に係る第１の半導体装置において、第３の金属パターンを構成する金属は、体心立方晶であり、第３の金属パターンを構成する金属の結晶配向主軸は、＜１１０＞軸であることが好ましい。
このようにすると、体心立方構造を有する金属薄膜において、＜１１０＞軸方向は、稠密な優先配向方向であり、せん断応力に対して最も強く、プロービングによる応力、又はボンディングの際の応力を分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することをより抑制することができる。
本発明に係る第１の半導体装置において、第３の金属パターンを構成する金属は、タングステンであることが好ましい。
本発明に係る第１の半導体装置において、第３の金属パターンの空間対称性は、半導体基板の主面と平行である面内において、３回転対称性であることが好ましい。
このようにすると、あらゆる方向からのプロービングによる応力、又はボンディングの際の応力を第３の金属パターンによって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することをより抑制することができる。
前記の課題を解決するために、本発明に係る第２の半導体装置は、半導体基板上に形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第１の金属パターンと、第１の金属パターンの上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の金属パターンと、第２の絶縁膜中に形成された、第１の金属パターンと第２の金属パターンとを接続する第３の金属パターンとを備え、第３の金属パターンは、連続した一つの構造体であることを特徴とする。
本発明に係る第２の半導体装置によると、第２の金属パターンの下層に第３の金属パターンが形成されているので、第２の金属パターンの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力を第３の金属パターンによって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することを抑制することができる。
前記の課題を解決するために、本発明に係る第３の半導体装置は、半導体基板上に形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第１の金属パターンと、第１の金属パターンの上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の金属パターンと、第２の絶縁膜中に形成された、第１の金属パターンと第２の金属パターンとを接続する第３の金属パターンとを備え、第３の金属パターンの空間対称性は、半導体基板の主面と平行である面内において、３回転対称性であることを特徴とする。
本発明に係る第３の半導体装置によると、第２の金属パターンの下層に第３の金属パターンが形成されているので、第２の金属パターンの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力を第３の金属パターンによって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することを抑制することができる。
前記の課題を解決するために、本発明に係る第４の半導体装置は、半導体基板上に形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第１の金属パターンと、第１の金属パターンの上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の金属パターンと、第２の絶縁膜中に形成された、第１の金属パターンと第２の金属パターンとを接続する第３の金属パターンとを備え、第３の金属パターンは、ハニカム構造を有していることを特徴とする。
本発明に係る第４の半導体装置によると、第２の金属パターンの下層に第３の金属パターンが形成されているので、第２の金属パターンの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力を第３の金属パターンによって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することを抑制することができる。
本発明に係る第２、第３又は第４の半導体装置において、第１の金属パターンの下方に形成された、第１の絶縁膜を介して第１の金属パターンと電気的に絶縁された第１の配線をさらに備えており、第１の金属パターンと第１の配線との間では電位が異なることが好ましい。
本発明に係る第２、第３又は第４の半導体装置において、第１の金属パターンの下方に形成された、第１の絶縁膜を介して第１の金属パターンと電気的に接続する第２の配線をさらに備えており、第１の金属パターンと第２の配線とは、第１の絶縁膜中に形成されたビアによって接続されていることが好ましい。
本発明に係る第２、第３又は第４の半導体装置において、第１の金属パターンの面積は、第２の金属パターンの面積よりも大きいことが好ましい。
本発明に係る第２、第３又は第４の半導体装置において、半導体基板上の領域であって、平面的配置において第１の金属パターンが形成されている領域と重なる領域に、半導体素子が形成されていることが好ましい。
このように、半導体チップ上において大きな面積を占める第２の金属パターンの下方に半導体素子を形成することができるので、半導体素子の微細化などを行うことなく、従来のプロセスを用いて大幅に半導体チップ面積を縮小することができる。
本発明に係る第２、第３又は第４の半導体装置において、平面的配置において、第２の金属パターンが形成されている領域における第３の金属パターンが占める割合が５０％以上であることが好ましい。
このようにすると、第２の金属パターンの下地構造がより強度になるので、クラックの発生をより防止することができる。
本発明に係る第２、第３又は第４の半導体装置において、第１の金属パターンを構成する金属は、アルミニウム又は銅であることが好ましい。
本発明に係る第２、第３又は第４の半導体装置において、第２の金属パターンを構成する金属は、アルミニウム又は銅であることが好ましい。
本発明に係る第２、第３又は第４の半導体装置において、第３の金属パターンを構成する金属は、タングステン又は銅よりなることが好ましい。
また、前記の課題を解決するために、本発明に係る第１の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第１の金属層を形成する工程と、第１の金属層をパターニングすることにより、第１の配線及び第１のパッドを形成する工程と、第１の配線及び第１のパッドの上に第２の絶縁膜を形成する工程と、第２の絶縁膜に、第１の配線を露出させるホール状の第１の開口部と第１のパッドを露出させる溝状の第２の開口部を同時に形成する工程と、第１の開口部に金属を埋め込んで第１の配線に接続する第１のビアを形成すると同時に、第２の開口部に金属を埋め込んで第１のパッドに接続するネットワークビアを形成する工程と、第２の絶縁膜、第１のビア及びネットワークビアの上に第２の金属層を形成する工程と、第２の金属層をパターニングすることにより、第１のビアに接続する第２の配線とネットワークビアに接続する第２のパッドとを形成する工程とを備え、ネットワークビアは、連続した一つの構造体であることを特徴とする。
本発明に係る第１の半導体装置の製造方法によると、第２のパッドの下層にネットワークビアを形成しているので、第２のパッドの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力をネットワークビアによって分散させることができる。したがって、第２のパッドの下層にクラックが発生することを抑制することができる。また、第１の開口部と第２の開口部とを新たな工程の追加をすることがなく同時に形成できる。また、第１のビアとネットワークビアとを新たな工程の追加をすることがなく同時に形成できる。
また、前記の課題を解決するために、本発明に係る第２の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第１の金属層を形成する工程と、第１の金属層をパターニングすることにより、第１の配線及び第１のパッドを形成する工程と、第１の配線及び第１のパッドの上に第２の絶縁膜を形成する工程と、第２の絶縁膜に、第１の配線を露出させるホール状の第１の開口部と第１のパッドを露出させる溝状の第２の開口部を形成する工程と、同一工程にて、第１の開口部に金属を埋め込んで第１の配線に接続する第１のビアを形成すると共に、第２の開口部に金属を埋め込んで第１のパッドに接続するネットワークビアを形成する工程と、第２の絶縁膜、第１のビア及びネットワークビアの上に第２の金属層を形成する工程と、第２の金属層をパターニングすることにより、第１のビアに接続する第２の配線とネットワークビアに接続する第２のパッドとを形成する工程とを備え、ネットワークビアの空間対称性は、半導体基板の主面と平行である面内において、３回転対称性であることを特徴とする。
本発明に係る第２の半導体装置の製造方法によると、第２のパッドの下層にネットワークビアを形成しているので、第２のパッドの下地構造は優れた強度を有する。これにより、例えば、プロービングの際における、あらゆる方向からのプローブ針の針圧による応力、又はボンディングの際の応力をネットワークビアによって分散させることができる。したがって、第２のパッドの下層にクラックが発生することを抑制することができる。また、第１の開口部と第２の開口部とを新たな工程の追加をすることがなく同時に形成できる。また、第１のビアとネットワークビアとを新たな工程の追加をすることがなく同時に形成できる。
また、前記の課題を解決するために、本発明に係る第３の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第１の金属層を形成する工程と、第１の金属層をパターニングすることにより、第１の配線及び第１のパッドを形成する工程と、第１の配線及び第１のパッドの上に第２の絶縁膜を形成する工程と、第２の絶縁膜に、第１の配線を露出させるホール状の第１の開口部と第１のパッドを露出させる溝状の第２の開口部を形成する工程と、同一工程にて、第１の開口部に金属を埋め込んで第１の配線に接続する第１のビアを形成すると共に、第２の開口部に金属を埋め込んで第１のパッドに接続するネットワークビアを形成する工程と、第２の絶縁膜、第１のビア及びネットワークビアの上に第２の金属層を形成する工程と、第２の金属層をパターニングすることにより、第１のビアに接続する第２の配線とネットワークビアに接続する第２のパッドとを形成する工程とを備え、ネットワークビアは、ハニカム構造を有していることを特徴とする。
本発明に係る第３の半導体装置の製造方法によると、第２のパッドの下層にネットワークビアを形成しているので、第２のパッドの下地構造は優れた強度を有する。これにより、例えば、プロービングの際における、あらゆる方向からのプローブ針の針圧による応力、又はボンディングの際の応力をネットワークビアによって分散させることができる。したがって、第２のパッドの下層にクラックが発生することを抑制することができる。また、第１の開口部と第２の開口部とを新たな工程の追加をすることがなく同時に形成できる。また、第１のビアとネットワークビアとを新たな工程の追加をすることがなく同時に形成できる。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第１のパッドの下方には、第１の絶縁膜を介して第１のパッドと電気的に絶縁されるように第３の配線が形成されており、第１のパッドと第３の配線との間では電位が異なることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第１のパッドの下方には、第１の絶縁膜を介して第１のパッドと電気的に接続するように第４の配線が形成されており、第１のパッドと第４の配線とは、第１の絶縁膜中に形成された第２のビアによって電気的に接続されていることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第１のパッドは、その面積が第２のパッドの面積よりも大きくなるように形成されていることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、平面的配置において、第２のパッドが形成されている領域におけるネットワークビアが占める割合が５０％以上であることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第１の金属層を構成する金属は、アルミニウム又は銅よりなることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第２の金属層を構成する金属は、アルミニウム又は銅よりなることが好ましい。
本発明に係る第１、第２又は第３の半導体装置の製造方法において、第１のビア及びネットワークビアは、タングステン又は銅よりなることが好ましい。
本発明に係る半導体装置によると、第２の金属パターンの下層に第３の金属パターン（ネットワークビア）が形成されているので、第２の金属パターンの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力を第３の金属パターン（ネットワークビア）によって分散させることができる。したがって、第２の金属パターンの下層にクラックが発生することを抑制することができる。
本発明に係る半導体装置の製造方法によると、第２のパッドの下層にネットワークビアを形成しているので、第２のパッドの下地構造は優れた強度を有する。これにより、例えば、プロービングの際におけるプローブ針の針圧による応力、又はボンディングの際の応力をネットワークビアによって分散させることができる。したがって、第２のパッドの下層にクラックが発生することを抑制することができる。また、第１の開口部と第２の開口部とを同時に形成できると共に、第１のビアとネットワークビアとを同時に形成できるので、新たな工程を追加することなく第１のビアと共に連続した構造体よりなるネットワークビアを形成することができる。
以下、本発明の一実施形態について、図面を参照しながら説明する。
まず、本発明の一実施形態に係る半導体装置の構造について、図１〜図４を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。
図１に示すように、シリコン基板１０１の表層部には拡散層１０２が形成されている。シリコン基板１０１上の素子分離絶縁膜１０３によって区画された素子形成領域には、ゲート絶縁膜１０４及びゲート電極１０５が順に形成されており、ゲート絶縁膜１０４及びゲート電極１０５の側面にはサイドウォール１０６が形成されている。シリコン基板１０１上には、ゲート絶縁膜１０４、ゲート電極１０５及びサイドウォール１０６を覆うように、第１の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０７には、拡散層１０２と後述する第１の配線１０９とを電気的に接続する第１のビア１０８が形成されている。
また、図１に示すように、第１の層間絶縁膜１０７の上には、第１の配線１０９が形成されており、さらに、第１の配線１０９を覆うように第２の層間絶縁膜１１０が形成されている。第２の層間絶縁膜１１０には、第１の配線１０９と後述する第２の配線１１２とを電気的に接続する第２のビア１１１が形成されている。
また、図１に示すように、第２の層間絶縁膜１１０の上には、第２の配線１１２が形成されており、さらに、第２の配線１１２を覆うように第３の層間絶縁膜１１３が形成されている。第３の層間絶縁膜１１３には、第２の配線１１２と後述する第３の配線１１５又は第１のパッド１１６とを電気的に接続する第３のビア１１４が形成されている。
また、図１に示すように、第３の層間絶縁膜１１３の上には、第３の配線１１５及び第１のパッド１１６が形成されており、さらに、第３の配線１１５及び第１のパッド１１６を覆うように第４の層間絶縁膜１１７が形成されている。第４の層間絶縁膜１１７には、第３の配線１１５と後述する第４の配線１２０とを電気的に接続する第４のビア１１８が形成されていると共に、第１のパッド１１６と後述する第２のパッド１２１とを電気的に接続するネットワークビア１１９が形成されている。
また、図１に示すように、第４の層間絶縁膜１１７の上には、第４のビア１１８と電気的に接続する第４の配線１２０が形成されていると共に、ネットワークビア１１９と電気的に接続する第２のパッド１２１が形成されている。第４の層間絶縁膜１１７の上には、第４の配線１２０及び第２のパッド１２１を覆うように、保護膜１２２が形成されており、保護膜１２２には、第２のパッド１２１を露出させるパッド開口部１２２ａが形成されている。
なお、本実施形態において、第１のパッド１１６は、第３のビア１１４を介して第２の配線１１２と接続し、下層の半導体素子と電気的に導通しているが、第１のパッド１１６と第３の配線１１５とを直接に接続させてもよいし、第２のパッド１２１と第４の配線１２０とを直接に接続させてもよい。
ここで、第１のビア１０８、第２のビア１１１、第３のビア１１４、第４のビア１１８、及びネットワークビア１１９は、タングステンよりなる。また、第１の配線１０９、第２の配線１１２、第３の配線１１５、第４の配線１２０、第１のパッド１１６、及び第２のパッド１２１は、アルミニウムよりなる。
以下に、図１に示したネットワークビア１１９について具体的に説明する。
まず、図１に示したネットワークビア１１９の構造について、図２を参照しながら具体的に説明する。図２は、図１に示したII-II線における平面図であって、ネットワークビア１１９の構造を示している。
図２に示すように、ネットワークビア１１９は、第４の絶縁膜１１７に溝状の開口部を形成した後、この溝状の開口部にタングステンを埋め込むことによって形成された連続した一つの構造体である。具体的には、ネットワークビア１１９は、図２に示すように、ハニカム構造、つまり蜂の巣状にタングステンが切れ目無く埋め込まれた構造を有している。ネットワークビア１１９がこのような構造を有することにより、プロービング又はボンディングの際に第２のパッド１２１にかかる負荷に対して、ボンディングパッド部は優れた強度を維持することができるので、ボンディングパッド部におけるクラックの発生を防止することができる。したがって、第１のパッド１１６のすぐ下層に、第３の配線１１５及び第１のパッド１１６の電位とは異なる電位を有する第２の配線１１２を形成してもリーク電流は発生しない。このため、第１のパッド１１６の下層に位置する領域に、半導体素子などが形成されていても正常な動作をさせることができる。
また、第１のパッド１１６を第２のパッド１２１よりも大きくなるように、第１のパッド１１６と第２のパッド１２１とを形成することが好ましい。すなわち、第１のパッド１１６の上面の面積が第２のパッド１２１の上面の面積よりも大きくなるように、第１のパッド１１６と第２のパッド１２１とを形成することにより、クラックの発生の防止に対してさらに効果を得ることができる。これは、第２のパッド１２１及び第１のパッド１１６のエッジが一致する場合、さらには第２の配線１１２のエッジも一致する場合には、第２のパッド１２１に加えられた負荷によって生じる応力に対して、第２のパッド１２１の下地構造の強度が弱くなるが、第１のパッド１１６の上面の面積が第２のパッド１２１の上面の面積よりも大きく形成することにより、第２のパッド１２１の下地構造の強度が低下することを防止することができるからである。
次に、図１に示した第１のパッド１１６と第２のパッド１２１との間に存在している第４の層間絶縁膜１１７に対するビアの面積率とクラック発生率との関係について、図３及び図４を参照しながら説明する。
図３は、ビアの面積率とクラック発生率との関係図であって、図４（ａ）〜（ｃ）は、ビアの構造例を示す平面図である。
図３において、グラフ３ａは、図４（ａ）に示すように、第４の層間絶縁膜１１７ａに平行に配置された複数のライン形状のビア１１９ａが形成されている場合において、プローブ針を進入方向４Ａからビア１１９ａに対して垂直に走査させたときの関係を示している。また、グラフ３ｂは、図４（ｂ）に示すように、第４の層間絶縁膜１１７ｂに平行に配置された複数のライン形状のビア１１９ｂが形成されている場合において、プローブ針を進入方向４Ａからビア１１９ｂに対して平行に走査させたときの関係を示している。また、グラフ３ｃは、図４（ｃ）に示すように、本実施形態に係るハニカム構造を有するネットワークビア１１９が形成されている場合において、プローブ針を進入方向４Ａへ走査させたときの関係を示している。
グラフ３ａに示された場合では、第１のパッド１１６の上面の面積に占めるビア１１９ａの面積率を大きくしても、クラック発生率を０％にすることは現実的に不可能である。これに対して、グラフ３ｂに示された場合では、第１のパッド１１６の上面の面積に占めるビア１１９ｂの面積率を４０％にすることにより、また、グラフ３ｃに示された場合では、第１のパッド１１６の上面の面積に占めるネットワークビア１１９の面積率を４８％にすることにより、クラック発生率を０％にできることが明らかである。なお、ここでは、第１のパッド１１６を比較対象に用いて説明したが、図１に示す構造からも明らかなように、第２のパッド１２１を比較対象に用いた場合でも同様である。
このように、図３に示した結果が得られるのは、前記したビアの面積率を増大させると、第２のパッド１２１の下地構造の強度が向上するために、クラック発生率が減少すると考えられるからである。また、図４（ａ）に示したように、ビア１１９ａとプローブ針の進入方向４Ａとが直交する場合にはクラック発生率が高くなり、図４（ｂ）に示したように、ビア１１９ｂとプローブ針の進入方向４Ａとが平行な場合にはクラック発生率が低くなることから、図４（ａ）及び（ｂ）の場合には、クラック発生率に異方性が存在することが顕著である。
このようなクラック発生率の異方性は、ＣＶＤ法によりタングステン（Ｗ）を充填してなるビアを用いた場合に、特に顕著に現れる。なぜなら、後で図９（ａ）を用いて説明するが、体心立方晶（ｂｃｃ）構造をとるタングステンの場合、このタングステンの結晶配向軸である＜１１０＞軸がシリコン基板１０１の主面と平行である面内に存在し、且つ、ビア１１９ａ及びビア１１９ｂの長さ方向と直交するからである。すなわち、タングステンは、結晶配向軸である＜１１０＞軸に沿って繊維状に成長するが、繊維状に成長する方向（＜１１０＞軸）と直交するせん断応力に対して強いものの、繊維状に成長する方向（＜１１０＞軸）と平行なせん断応力に対しては弱いために、前述したように、クラック発生率に異方性が生じることが見出されたのである。
そこで、クラック発生率に異方性が発生することを解決するために、ビアの形状として、連続した１つの構造体（ネットワーク状）に構成すると共に、後で図９（ｂ）を用いて説明するが、ビアを構成するタングステンの結晶配向軸である＜１１０＞軸の方位分布をシリコン基板１０１の主面と平行である面内においてほぼ一様にすることにより、クラック発生率の異方性の発生を解決できることが見出された。例えば、図４（ｃ）に示したように、ビアとして、シリコン基板１０１の主面と平行である面内における空間対称性が３回転対称性 (3-fold symmetry) を有するハニカム構造を有するネットワークビア１１９を用いると、ネットワークビア１１９を構成するタングステンの結晶配向軸である＜１１０＞軸の方位分布は、シリコン基板１０１の主面と平行である面内において実質的に一様となるので、クラック発生率の異方性が生じないことが見出された。
したがって、図４（ｃ）に示した場合には、プローブ針の進入方向４Ａがいかなる方向であっても、ネットワークビア１１９に加えられる応力を分散させることができるので、クラック発生率を抑制できる強度を第２のパッド１２１の下地構造に持たせることができる。さらに、通常ライン形状のビアを形成する場合、第１のパッド１１６の上面の面積に占めるビアの面積率が５０％以上となるようにビアを配置することは、プロセスインテグレーション上容易ではないが、ハニカム構造を有するネットワークビア１１９を形成する場合であれば、第１のパッド１１６の上面の面積に占めるネットワークビア１１９の面積率が５０％以上となるようにネットワークビア１１９を配置することが容易である。これにより、ボンディングパッド部におけるクラックの発生を防止できるので、半導体装置の不良を無くすことができる。
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図５（ａ）〜（ｃ）、図６（ａ）及び（ｂ）、図７（ａ）及び（ｂ）、並びに図８を参照しながら説明する。
図５（ａ）〜（ｃ）、図６（ａ）及び（ｂ）、図７（ａ）及び（ｂ）、並びに図８は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図５（ａ）に示すように、シリコン基板１０１の表層部には拡散層１０２が形成されており、シリコン基板１０１上の素子分離絶縁膜１０３によって区画された素子形成領域上には、ゲート絶縁膜１０４及びゲート電極１０５が順に形成されており、また、ゲート絶縁膜１０４及びゲート電極１０５の側面にはサイドウォール１０６が形成されている。そして、シリコン基板１０１上に、ゲート絶縁膜１０４、ゲート電極１０５及びサイドウォール１０６を覆うように、第１の層間絶縁膜１０７を形成する。続いて、第１の層間絶縁膜１０７に、拡散層１０２と後述する第１の配線１０９とを電気的に接続するための第１のビア１０８を形成する。続いて、第１の層間絶縁膜１０７の上に、第１の配線層を形成した後、該第１の配線層をパターニングして第１の配線１０９を形成する。続いて、第１の層間絶縁膜１０７の上に、第１の配線１０９を覆うように第２の層間絶縁膜１１０を形成する。
次に、図５（ｂ）に示すように、第２の層間絶縁膜１１０に、第１の配線１０９と後述する第２の配線１１２とを電気的に接続するための第２のビア１１１を形成する。続いて、第２の層間絶縁膜１１０の上に、第２の配線層を形成した後、該第２の配線層をパターニングして第２の配線１１２を形成する。続いて、第２の層間絶縁膜１１０の上に、第２の配線１１２を覆うように第３の層間絶縁膜１１３を形成する。
次に、図５（ｃ）に示すように、第３の層間絶縁膜１１３に、第２の配線１１２と後述する第３の配線１１５又は第１のパッド１１６とを電気的に接続するための第３のビア１１４を形成する。
次に、図６（ａ）に示すように、第３の層間絶縁膜１１３の上に、アルミニウムよりなる第３の配線層を形成した後、該第３の配線層をパターニングすることにより、各々が第３のビア１１４と電気的に接続する第３の配線１１５及び第１のパッド１１６を形成する。続いて、第３の層間絶縁膜１１３の上に、第３の配線１１５及び第１のパッド１１６を覆うように第４の層間絶縁膜１１７を形成する。
次に、図６（ｂ）に示すように、第４の層間絶縁膜１１７に、第３の配線１１５に到達するホール状の第１の開口部１１７ｃを形成すると共に、第１のパッド１１６に到達する溝状の第２の開口部１１７ｄを形成する。なお、第２の開口部１１７ｄは、第１のパッド１１６の上にのみ形成される。
次に、図７（ａ）に示すように、第１の開口部１１７ｃ及び第２の開口部１１７ｄにタングステンを埋め込んだ後に、第１の開口部１１７ｃ及び第２の開口部１１７ｄの内部以外に堆積されているタングステンを除去する。これにより、第３の配線１１５と後述する第４の配線１２０とを電気的に接続するための第４のビア１１８を形成すると共に、第１のパッド１１６と後述する第２のパッド１２１とを電気的に接続するためのネットワークビア１１９を形成する。なお、第４のビア１１８及びネットワークビア１１９は、それぞれに対して個別の工程を用いることなく、同じ工程で同時に形成することができる。
次に、図７（ｂ）に示すように、第４の層間絶縁膜１１７の上に、アルミニウムよりなる第４の配線層を形成した後に、該第４の配線層をパターニングすることにより、第４のビア１１８を介して第３の配線１１５と電気的に接続する第４の配線１２０と、ネットワークビア１１９を介して第１のパッド１１６と電気的に接続する第２のパッド１２１とを形成する。
次に、図８に示すように、第４の層間絶縁膜１１７の上に、第４の配線１２０及び第２のパッド１２１を覆うように保護膜１２２を形成する。その後、保護膜１２２に、第２のパッド１２１の上面を露出させるパッド開口部１２２ａを形成する。
ここで、ネットワークビア１１９は、以上で説明したように、第２のパッド１２１と第１のパッド１１６との間に形成されているが、平面的配置において、パッド開口部１２２ａが形成されている領域における、パッド開口部１２２ａの真下に形成されているネットワークビア１１９が占める領域の割合が５０％以上とすることが好ましい。このようにすると、プロービング又はボンディングの際にパッド開口部１２２ａに露出している第２のパッド１２１にかかる負荷に対する強度を確保することができる。これにより、第２のパッド１２１の下地層にクラックが発生することを防止できる。
図９（ａ）は、図８に示したII-II線における切断面の一部が拡大された斜視図であって、図９（ｂ）は、図８に示したII-II線における平面図である。
図９（ａ）に示すように、第１のパッド１１６の上に形成されたネットワークビア１１９が、ＣＶＤ法によりタングステン（Ｗ）を充填してなるビアである場合、このタングステンは体心立方晶（ｂｃｃ）構造をとると共に、タングステンの結晶配向軸である＜１１０＞軸がシリコン基板１０１の主面と平行である面内（図中の矢印）にある。
さらに、図９（ｂ）に示すように、ネットワークビア１１９として、シリコン基板１０１の主面と平行である面内における空間対称性が３回転対称性 (3-fold symmetry) を有するハニカム形状のビアである場合には、ネットワークビア１１９を構成するタングステンの結晶配向軸である＜１１０＞軸の方位分布は、シリコン基板１０１の主面と平行である面内に（図中の矢印）おいて実質的に一様となるので、あらゆる方向からのプロービング又はボンディングの際にかかる負荷に対して、第２のパッド１２１の下地構造の強度を確保することができる。これにより、第２のパッド１２１の下地層にクラックが発生することを防止することができる。
また、ネットワークビア１１９を第４のビア１１８と同時に形成するために、第４のビア１１８の直径を基準にして、ネットワークビア１１９を形成すための溝状の第２の開口部１１７ｄの幅を規定している。この点について、図１０及び図１１を参照しながら説明する。
図１０は、第４の層間絶縁膜１１７に形成されたホール状の第１の開口部１１７ｃの内部を埋め込むようにタングステン膜が堆積された状態を示している。このとき、第１の開口部１１７ｃの半径Ｒｖが、第４の層間絶縁膜１１７の上に堆積されているタングステン膜１５０の膜厚Ｔｗの値以上である場合には、第４のビア１１８の中心に空洞ができてしまう。このため、堆積されるタングステン膜１５０の膜厚Ｔｗは、第４の層間絶縁膜１１７上に、第１の開口部１１７ｃの半径Ｒｖの値以上堆積する必要がある。
また、図１１は、ハニカム構造を有するネットワークビア１１９を形成するための溝状の第２の開口部１１７ｄを示している。第２の開口部１１７ｄの各センターラインＬ１の交差点Ｐ１は、第４の層間絶縁膜１１７からの距離が最大（距離Ｒｈ）となる点である。距離Ｒｈ、第１の開口部１１７ｃの半径Ｒｖ及びタングステン膜１５０の膜厚Ｔｗの関係は、Ｒｖ≦Ｒｈ＜Ｔｗでなければならない。ここで、距離Ｒｈを大きくすると、タングステン膜１５０の膜厚Ｔｗを大きくする必要がある。この場合、第４の層間絶縁膜１１７の上に堆積されたタングステン膜１５０を研磨する量が増加するので、製造コストが増大する。したがって、距離Ｒｈは半径Ｒｖと同じ大きさになることが望ましい。このような関係を満たすように製造プロセスを実施することにより、第４のビア１１８とネットワークビア１１９とを同時に形成することができる。
本実施形態に係る半導体装置及びその製造方法によると、以上のように、第２のパッド１２１の下地層にクラックが発生することを抑制できることから、本実施形態に係る半導体装置及びその製造方法では、半導体チップ上において大きな面積を占める第２のパッド１２１の下方に半導体素子を形成する構造を実現している。このため、本実施形態に係る半導体装置及びその製造方法によると、半導体素子の微細化などを行うことなく、従来のプロセスを用いて大幅に半導体チップ面積を縮小することができる。
なお、本実施形態に係る半導体装置及びその製造方法では、ビア又はネットワークビアをタングステンを用いて形成した場合、さらに、配線又はパッドをアルミニウムを用いて形成した場合について説明したが、ビア、ネットワークビア、配線及びパッドのうちのすべて又はいずれかを銅を用いて形成してもよい。また、ビア、ネットワークビア、配線又はパッドを銅を用いて形成する場合には、シングルダマシン又はデュアルダマシンのいずれの方法を用いることもできる。
以上説明したように、本発明は、半導体素子上にパッドを形成するＰＯＥ（Pad on element）型プローブ・パッドを有する半導体装置における電極パッドと配線層との接続構造に有用である。
本発明の一実施形態に係る半導体装置の構造を示す断面図である。 本発明の一実施形態に係る半導体装置の構造を示す平面図であって、具体的には、図１におけるII-II線における平面図である。 ビア面積率とクラック発生率との関係図である。 （ａ）〜（ｃ）はクラック発生率とビアの構造例との関係を説明するためのビア構造を示す平面図である。 （ａ）〜（ｃ）は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）は、本発明の一実施形態におけるネットワークビアの構造例を示す斜視図であり、（ｂ）は、本発明の一実施形態におけるネットワークビアの構造例を示す平面図である。 第１の開口部と第４の層間絶縁膜上のタングステン膜の膜厚との関係を説明するために用いる第１の開口部にタングステンが埋め込まれた状態を示した断面図である。 第１の開口部と第２の開口部との関係を説明するために用いるネットワークビアの平面図である。 従来に係る電極パッド部を有する半導体装置の断面図である。 従来に係る電極パッド部を有する半導体装置の平面図である。 従来に係る電極パッド部を有する半導体装置にクラックが形成された状態を示す断面図である。
符号の説明
１０１ シリコン基板
１０２ 拡散層
１０３ 素子分離絶縁膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ サイドウォール
１０７ 第１の層間絶縁膜
１０８ 第１のビア
１０９ 第１の配線
１１０ 第２の層間絶縁膜
１１１ 第２のビア
１１２ 第２の配線
１１３ 第３の層間絶縁膜
１１４ 第３のビア
１１５ 第３の配線
１１６ 第１のパッド
１１７（１１７ａ、１１７ｂ） 第４の層間絶縁膜
１１７ｃ 第１の開口部
１１７ｄ 第２の開口部
１１８ 第４のビア
１１９ ネットワークビア
１１９ａ、１１９ｂ ビア
１２０ 第４の配線
１２１ 第２のパッド
１２２ 保護膜
１２２ａ パッド開口部
４Ａ 進入方向
Ｒｖ 半径
Ｔｗ 膜厚
Ｌ１ センターライン
Ｐ１ 交差点
Ｒｈ 距離

Claims (3)

  1. 半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の上に形成された第１の金属パターンと、前記第１の金属パターンの上に形成された第２の絶縁膜と、前記第２の絶縁膜の上に形成されたパッドである第２の金属パターンと、前記第２の絶縁膜中に形成された、前記第１の金属パターンと前記第２の金属パターンとを接続する第３の金属パターンとを備え、
    前記第３の金属パターンは、ハニカム構造を有する連続した１つの構造体であり、
    前記第３の金属パターンを構成する金属は、タングステンであり、
    前記タングステンの結晶配向主軸は、前記半導体基板の主面と平行であり、前記結晶配向主軸は＜１１０＞軸であり、その方位分布は、前記半導体基板の主面と平行な面内において一様であることを特徴とする半導体装置。
  2. 前記第１の金属パターンを構成する金属は、アルミニウム又は銅であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の金属パターンを構成する金属は、アルミニウム又は銅であることを特徴とする請求項１に記載の半導体装置。
JP2004246549A 2003-09-26 2004-08-26 半導体装置 Expired - Fee Related JP4579621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004246549A JP4579621B2 (ja) 2003-09-26 2004-08-26 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003335267 2003-09-26
JP2004246549A JP4579621B2 (ja) 2003-09-26 2004-08-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008174485A Division JP4630919B2 (ja) 2003-09-26 2008-07-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005123587A JP2005123587A (ja) 2005-05-12
JP4579621B2 true JP4579621B2 (ja) 2010-11-10

Family

ID=34622078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004246549A Expired - Fee Related JP4579621B2 (ja) 2003-09-26 2004-08-26 半導体装置

Country Status (1)

Country Link
JP (1) JP4579621B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP2007019128A (ja) * 2005-07-06 2007-01-25 Sony Corp 半導体装置
KR100784889B1 (ko) 2005-11-29 2007-12-11 주식회사 하이닉스반도체 프로빙 패드 제어 장치 및 방법
JP2008258258A (ja) * 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
JP6623824B2 (ja) * 2016-02-23 2019-12-25 株式会社デンソー 半導体装置およびその製造方法
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154544A (ja) * 1997-05-01 1999-02-26 Texas Instr Inc <Ti> ボンド・パッドを増強するシステムおよび方法
JP2000195866A (ja) * 1998-12-28 2000-07-14 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造及びその製造方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002134509A (ja) * 2000-08-31 2002-05-10 Texas Instruments Inc シリコン・レベル相互接続層の機械的性能を構造的に増強する方法
JP2002203858A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002208610A (ja) * 2000-12-21 2002-07-26 Samsung Electronics Co Ltd 集積回路のためのボンディングパッド及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439035A (en) * 1987-08-04 1989-02-09 Nec Corp Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154544A (ja) * 1997-05-01 1999-02-26 Texas Instr Inc <Ti> ボンド・パッドを増強するシステムおよび方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
JP2000195866A (ja) * 1998-12-28 2000-07-14 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造及びその製造方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002134509A (ja) * 2000-08-31 2002-05-10 Texas Instruments Inc シリコン・レベル相互接続層の機械的性能を構造的に増強する方法
JP2002203858A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002208610A (ja) * 2000-12-21 2002-07-26 Samsung Electronics Co Ltd 集積回路のためのボンディングパッド及びその製造方法

Also Published As

Publication number Publication date
JP2005123587A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4630919B2 (ja) 半導体装置及びその製造方法
US7842610B2 (en) Semiconductor device
JP4568039B2 (ja) 半導体装置およびそれを用いた半導体モジュール
US7420278B2 (en) Semiconductor device
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
KR102010224B1 (ko) 반도체 장치
JP2002043502A (ja) マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JPWO2018037667A1 (ja) 半導体装置、撮像装置、および半導体装置の製造方法
JP4579621B2 (ja) 半導体装置
JP2001085465A (ja) 半導体装置
JP2000195866A (ja) 半導体素子のボンディングパッド構造及びその製造方法
US6921976B2 (en) Semiconductor device including an island-like dielectric member embedded in a conductive pattern
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
US20030151149A1 (en) Semiconductor device
JP3952260B2 (ja) 集積回路のためのボンディングパッド
JP2002222811A (ja) 半導体装置およびその製造方法
JP3696706B2 (ja) 半導体装置の電源線構造
CN102097393B (zh) 半导体装置
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
CN210272337U (zh) 半导体结构
JPH06216526A (ja) 薄膜多層配線基板
JP2009130312A (ja) 半導体装置
US20100127401A1 (en) Semiconductor device
JP2003142589A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees