JP2000195896A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000195896A
JP2000195896A JP37108198A JP37108198A JP2000195896A JP 2000195896 A JP2000195896 A JP 2000195896A JP 37108198 A JP37108198 A JP 37108198A JP 37108198 A JP37108198 A JP 37108198A JP 2000195896 A JP2000195896 A JP 2000195896A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
insulating film
hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37108198A
Other languages
English (en)
Inventor
Takeshi Kida
剛 木田
Kenji Ooyanai
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP37108198A priority Critical patent/JP2000195896A/ja
Priority to KR1019990056541A priority patent/KR100329407B1/ko
Priority to US09/469,761 priority patent/US6313540B1/en
Publication of JP2000195896A publication Critical patent/JP2000195896A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】 【課題】 歩留まりが良好な半導体装置を提供する。 【解決手段】 半導体チップ１の一主面に形成された配
線４上に、第２の絶縁膜５を介してパッド２が所定の位
置に設置され、配線４とパッド２との間の領域が強化さ
れてなることを特徴とすることにより、パッド２とパッ
ケージの外部引出し用端子との接続時における第２の絶
縁膜５での破断・亀裂の発生を抑えることができる。以
上により、パッド２の剥がれを防止することができるた
め、パッド２と第２の絶縁膜５との接続部の信頼性の向
上を図ることができる。以上により、上記目的を達成す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。特に、高密度実装に適した半導体装置に関する。
【従来の技術】
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば、半導体チップ
の高集積化による半導体装置の小型化・薄型化を行うこ
とにより前述した電子機器の小型軽量化が行われてい
る。
【０００３】従来の半導体装置は一般に、図９及び図１
０に示すように、Ｓｉ等の半導体基板１上にＳｉＯ2等
からなる酸化膜６が施され、この酸化膜６上に、ＳｉＯ
2接合の際に加える圧力２やＳｉＯＦ等からなる第３の
絶縁膜７が形成されてなる。さらに、この第３の絶縁膜
７上に、Ｃｕ等からなる配線４及びＡｌ等からなるパッ
ド（電極）２が形成されている。パッド２はその周辺を
ＴｉＮやＴｉ等の金属被膜で覆うことにより保護されて
いる。この配線４及びパッド２の間には、第２の絶縁膜
５が設けられているうえ、配線４とパッド２とを接続す
る通孔が形成されている。従来の半導体装置では、この
通孔は１つのパッド２当たり１個から数個設けられ、図
９に示される半導体装置のように、配線４及びパッド２
の間に、パッド２のほぼ中心位置に接するように通孔９
３が１個設けられているものや、図１０に示される半導
体装置のように、配線４及びパッド２の間に、通孔１０
３がパッド２の端部近傍に設けられているものがある。
あるいは、１個のパッド当たり数個の通孔が設けられて
なるものもある。この通孔３には一般に、Ｗ、Ａｌ、又
はＣｕ等の金属が充填されている。また、パッド２上に
は、半導体素子表面を保護するために、一般にＳｉＯ2
等からなる第１の絶縁膜８が形成されている。
【０００４】図９及び図１０に示される従来の半導体装
置の半導体素子０部分の平面図を図１に示す。半導体装
置においては一般に、図１に示すように、半導体素子０
上の内部回路９の周辺にパッド２が設置されている。さ
らに、パッド２とパッケージの外部引出し用端子との間
をボンディングワイヤを用いて接続することにより、半
導体素子０との半導体素子０外部との接続を行う。この
パッド２とパッケージの外部引出し用端子との接続は、
パッド２とパッケージの外部引出し用端子とをお互いに
加圧し、熱及び超音波振動を与えることにより行われ
る。このように、熱及び超音波振動により接合を行う方
式をワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）
という。
【０００５】一方、ロジック用半導体素子は、高機能化
のために高集積化が進むと同時に、共有できない信号線
が増加することから、半導体素子の外部と内部との信号
のやり取りのために、半導体素子の外周部にパッド２を
多く設置する必要が生じる。また、半導体装置の動作の
安定化のためには、電源用とグランド用のパッドを増設
する必要が生じる。一方で、前述したように半導体装置
全体の小型化・軽量化が進められている。このような場
合、図１に示される内部回路９の高集積化とともに半導
体装置の小型化・軽量化が進められているため、パッド
２数を増加させる際には、前記パッド２を配置する面積
が制限されるようになるため、パッド２間のピッチ（図
１に示されるＰ）を縮小して、１個の半導体素子１中に
パッド２をより多く詰め込む必要が生じる。また、半導
体装置の製造装置の性能の向上及び製造プロセスの向上
により、半導体装置の最小単位であるトランジスタの微
細化が進んでいる。このため、内部回路９の小型化が進
行している。その結果として、半導体素子１全体が小型
化され、この半導体素子１全体の小型化により、半導体
素子１に設置するパッド２の大きさを縮小せざるを得な
くなる。現状では、パッド２の大きさ（パッドサイズ
Ｘ、Ｙ）及びパッド２間のピッチは、パッド２の大きさ
が８０μｍ四方の四辺形（パッドサイズＸ、Ｙ＝８０μ
ｍ）でパッド２間のピッチが１００μｍであるものか
ら、パッド２の大きさが６０μｍ四方の四辺形（パッド
サイズＸ、Ｙ＝６０μｍ）でパッド２間のピッチが８０
μｍであるものへと移行している。
【０００６】また、前述したように、パッド２とパッケ
ージの外部引出し用端子との接続は、圧力・熱・及び超
音波振動を併用してパッドとパッケージの外部引出し用
端子との圧着を行う超音波併用熱圧着ワイヤボンディン
グ（ｔｈｅｒｍｏｓｏｎｉｃｗｉｒｅ ｂｏｎｄｉｎ
ｇ）により行われる。すなわち、従来の半導体装置は、
図９及び図１０に示すように、電気トーチによりワイヤ
先端に形成された金線又は銅線のボールを、ボンディン
グツール１０を用いてキャピラリで押しつけて超音波を
掛けながらパッド２とパッケージの外部引出し用端子と
を熱圧着接続して得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、図９及
び図１０に示される従来の半導体装置では、以下に示す
ような問題が生じていた。従来の半導体装置の製造工程
では、前述したように、パッド２とパッケージの外部引
出し用端子との接続を、ボンディングツール１０を用い
て金線又は銅線のボールをキャピラリで押しつけて超音
波を掛けながら熱圧着接続して行う。この場合、ボンデ
ィングツール１０による機械的接合による影響により、
ボンディング時のエネルギーがパッド２と第２の絶縁膜
５との接続部に伝播するため、前記接続部は損傷を受け
やすい。一方、前述したように、半導体素子０の微細化
及び高集積化を図るために、１つの半導体素子に、より
小さなパッド２がより多く配置されるようになってきて
いることから、パッド２間のピッチ（図１におけるＰ）
がより小さくなってきている。この場合、パッド２を小
さくすることにより、前述した接合の際に用いるボール
の径を小さくしなければならず、ボールの径を小さくす
ることにより、接合時にパッド２に加わる単位面積当た
りの応力が大きくなるため、パッド２及び第２の絶縁膜
に破断・損傷等が発生しやすくなる。さらに、パッド間
のピッチが小さい設定されてなるパッドを用いた場合、
パッド２とパッケージの外部引出し用端子との接続を、
ボンディングツール１０を用いて、より小さな径を有す
る金線等のボールを高速で衝突させて行うと、ボンディ
ングツール１０の機械的接合によるエネルギーを、より
ピッチが小さいパッドで受けるため、パッド２と第２の
絶縁膜５との接続部により大きな力が加わり、前記接続
部において第２の絶縁膜５に破断・亀裂が発生し、この
破断・亀裂の発生が原因でパッド２が剥がれてしまう。
その結果として、半導体装置の生産性が低下し、歩留ま
りが悪いという問題が生じていた。
【０００８】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、歩留まり
が良好な装置として得られる半導体装置を提供すること
である。また、本発明の目的は、パッドと絶縁膜との接
続部の信頼性の向上を図ることができる半導体装置を提
供することである。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、半導体チップの一主面
に形成された配線上に、絶縁膜を介してパッドが所定の
位置に設置され、配線とパッドとの間の領域が強化され
てなることを特徴とする半導体装置である。
【００１０】上記構成を有する本出願第１の発明の半導
体装置によると、半導体チップの一主面に形成された配
線上に、絶縁膜を介してパッドが所定の位置に設置さ
れ、配線とパッドとの間の領域が強化されてなることを
特徴とすることにより、パッドとパッケージの外部引出
し用端子との接続時における絶縁膜での破断・亀裂の発
生を抑えることができる。以上により、パッドの剥がれ
を防止することができるため、パッドと絶縁膜との接続
部の信頼性の向上を図ることができるため、歩留まりが
良好な半導体装置として得ることができる。
【００１１】また、本出願第２の発明は、配線とパッド
とを接続し、内部に金属が充填されてなる通孔が、パッ
ド表面の３％以上と接するように設けられてなることを
特徴とする半導体装置である。
【００１２】ここで、パッド表面の３％未満が、配線と
パッドとを接続し、内部に金属が充填されてなる通孔と
接している場合には、パッドと絶縁膜との接続部を十分
に強化することができず、パッドとパッケージの外部引
出し用端子との接続時における絶縁膜での破断・亀裂の
発生の可能性が生じ、パッドの剥がれを止めることがで
きないため、歩留まりの低下が考えられる。しかしなが
ら、上記構成を有する本出願第２の発明の半導体装置に
よると、配線とパッドとを接続し、内部に金属が充填さ
れてなる通孔が、パッド表面の３％以上と接するように
設けられてなることにより、パッドと絶縁膜との接続部
を強化することができ、パッドとパッケージの外部引出
し用端子との接続時における絶縁膜での破断・亀裂の発
生を防止することができる。以上により、パッドの剥が
れを最小限に止めることができることができることか
ら、パッドと絶縁膜との接続部の信頼性の向上を図るこ
とができるため、歩留まりが良好な半導体装置として得
ることができる。
【００１３】また、本出願第３の発明は、半導体チップ
の一主面に形成された配線上に、絶縁膜を介してパッド
が所定の位置に設置され、配線とパッドとを接続し、内
部に金属が充填されてなる通孔が設けられてなり、通孔
のパッド側開口部の面積が、通孔と接する側のパッドの
表面積の３％以上になるように通孔を展開させたことを
特徴とする半導体装置である。
【００１４】ここで、通孔のパッド側開口部の面積が、
通孔と接する側のパッドの表面積の３％未満となるよう
に通孔が展開されている場合には、パッドと絶縁膜との
接続部を十分に強化することができず、パッドとパッケ
ージの外部引出し用端子との接続時における絶縁膜での
破断・亀裂の発生の可能性が生じ、パッドの剥がれを止
めることができないため、歩留まりの低下が考えられ
る。しかしながら、上記構成を有する本出願第３の発明
の半導体装置によると、半導体チップの一主面に形成さ
れた配線上に、絶縁膜を介してパッドが所定の位置に設
置され、配線とパッドとを接続し、内部に金属が充填さ
れてなる通孔が設けられてなり、通孔のパッド側開口部
の面積が、通孔と接する側のパッドの表面積の３％以上
になるように通孔を展開させたことにより、パッドと絶
縁膜との接続部を強化することができ、パッドとパッケ
ージの外部引出し用端子との接続時における絶縁膜での
破断・亀裂の発生を低減することができる。以上によ
り、パッドの剥がれを防止することができることから、
パッドと絶縁膜との接続部の信頼性の向上を図ることが
できるため、歩留まりが良好な半導体装置として得るこ
とができる。
【００１５】また、本出願第４の発明は、半導体チップ
の一主面に形成された配線上に、絶縁膜を介してパッド
が所定の位置に設置され、配線とパッドとを接続し、内
部に金属が充填されてなる通孔が設けられてなり、前記
通孔は、前記通孔と接する側のパッド表面の３％以上と
接するように設けられてなることを特徴とする半導体装
置である。
【００１６】ここで、通孔と接する側のパッド表面と、
通孔との接する面積が３％未満となるように通孔が設け
られている場合には、パッドと絶縁膜との接続部を十分
に強化することができず、パッドとパッケージの外部引
出し用端子との接続時における絶縁膜での破断・亀裂の
発生の可能性が生じ、パッドの剥がれを止めることがで
きないため、歩留まりの低下が考えられる。しかしなが
ら、上記構成を有する本出願第４の発明の半導体装置に
よると、半導体チップの一主面に形成された配線上に、
絶縁膜を介してパッドが所定の位置に設置され、配線と
パッドとを接続し、内部に金属が充填されてなる通孔が
設けられてなり、前記通孔は、前記通孔と接する側のパ
ッド表面の３％以上と接するように設けられてなること
により、パッドと絶縁膜との接続部を強化することがで
き、パッドとパッケージの外部引出し用端子との接続時
における絶縁膜での破断・亀裂の発生を止めることがで
きる。以上により、パッドの剥がれを防止することがで
きることから、パッドと絶縁膜との接続部の信頼性の向
上を図ることができるため、歩留まりが良好な半導体装
置として得ることができる。
【００１７】また、本出願第５の発明の半導体装置は、
本出願第１の発明乃至本出願第４の発明の何れか１の発
明の半導体装置であって、前記通孔が複数個設置されて
なることを特徴とする。
【００１８】上記構成を有する本出願第５の発明の半導
体装置によると、前記通孔が複数個設置されてなること
により、パッドとパッケージの外部引出し用端子との接
続時に、接続のエネルギーにより通孔の一部が損傷を受
けて破壊した場合でも、損傷を受けていない残りの通孔
によりパッドと絶縁膜との接続部を十分強化することが
できる。以上により、パッドと絶縁膜との接続部の信頼
性の向上を図ることができる。
【００１９】また、本出願第６の発明の半導体装置は、
本出願第５の発明の半導体装置であって、前記通孔が、
パッド表面１ｍｍ2当たり７０，０００個以上設置され
てなることを特徴とする。
【００２０】ここで、前記通孔が、パッド表面１ｍｍ2
当たり７０，０００個未満しか設置されていない場合に
は、パッドと絶縁膜との接続部を十分に強化することが
できず、パッドとパッケージの外部引出し用端子との接
続時における絶縁膜での破断・亀裂の発生の可能性が生
じ、パッドの剥がれを止めることができないため、歩留
まりの低下が考えられる。しかしながら、上記構成を有
する本出願第６の発明の半導体装置によると、前記通孔
が、パッド表面１ｍｍ2当たり７０，０００個以上設置
されてなることにより、パッドとパッケージの外部引出
し用端子との接続時にパッドと絶縁膜との接続部を十分
強化することができ、絶縁膜における破断・亀裂の発生
を最小限に抑えることができる。以上により、パッドの
剥がれを十分に防止することができることから、パッド
と絶縁膜との接続部の信頼性の向上を図ることができる
ため、歩留まりが良好な半導体装置として得ることがで
きる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置を、図面を参照して説明するが、以下の実施
の形態は本発明に係る半導体装置の一例にすぎない。図
１は、本発明の一実施の形態に係る半導体装置に設置さ
れる半導体素子０を示す平面図である。図２は、図１に
示される半導体素子０の断面図である。図３は、図１に
示される半導体素子０の一製造工程を示す図である。図
４は、本実施の一実施の形態に係る半導体装置及びその
一実施例を示す断面図である。図５は、本実施の一実施
の形態に係る半導体装置の一実施例に係る半導体装置の
断面図である。図６は、本実施の一実施の形態に係る半
導体装置の一実施例に係る半導体装置の断面図である。
図７は、図２及び図５に示される本発明の実施の形態に
係る半導体装置において、通孔３の密度と、パッド２と
第２の絶縁膜５との接続部での破断・亀裂等の不良発生
率（％）との関係を示す図である。図８は、図２及び図
５に示される本発明の実施の形態に係る半導体装置にお
いて、接合の際に加える圧力（加圧）と、パッド２と第
２の絶縁膜５との接続部での破断・亀裂等の不良発生率
（％）との関係を示す図である。
【００２２】本実施の形態に係る半導体装置において
は、図１に示すように、半導体素子０上の内部回路９の
周辺にパッド２が設置されている。図１に示される半導
体装置の断面図を図２に示す。本実施の形態に係る半導
体装置は、図２に示されるように、Ｓｉ等の半導体基板
１上にＳｉＯ2等からなる酸化膜６が施され、この酸化
膜６上に、ＳｉＯ2やＳｉＯＦ等からなる第３の絶縁膜
７が形成されてなる。さらに、この第３の絶縁膜７上
に、Ｃｕ等からなる配線４及びＡｌ等からなるパッド
（電極）２が形成されている。パッド２はその周辺をＴ
ｉＮやＴｉ等の金属被膜で覆うことにより保護されてい
る。配線４及び第３の絶縁膜７上に、パッド２及び第１
の絶縁膜と、配線４及び第３の絶縁膜７とに挟まれるよ
うに第２の絶縁膜５が設けられており、第２の絶縁膜５
には、配線４とパッド２とを接続する通孔３が形成され
ている。また、パッド２及び第２の絶縁膜上に設置され
た第１の絶縁膜８は、一般にＳｉＯ2等からなり、半導
体素子表面を保護する役割を有する。
【００２３】通孔３は第２の絶縁膜５間に設置され、配
線４及びパッド２に接続しており、この通孔３内には一
般に金属が充填されている。この通孔３により、配線４
とパッド２との間を強化することができる。通孔３内に
充填される金属としては、Ｗ、Ａｌ、又はＣｕ等が好ま
しく、硬度の高いＷであればさらに好ましい。
【００２４】次に、図２に示される半導体装置の製造工
程について、図３を参照して説明する。まず、図３
（ａ）に示すように、一主面に酸化膜６、第３の絶縁膜
７の順で堆層されてなる半導体基板１の第３の絶縁膜７
上に、配線４を形成する材料を積層する。配線４として
は、前述したＣｕのほか、ＴｉＮ、Ａｌ、ＴｉＮ、Ｔｉ
等が堆層した構造を有する材料を用いてもよい。次に、
図３（ｂ）に示すように、配線４の蝕刻を行い所定の形
状に形成する。この場合、蝕刻は一般に写真蝕刻を用い
る。続いて、図３（ｃ）に示すように、第３の絶縁膜７
及び配線４上に、第２の絶縁膜５を形成したのち、図３
（ｄ）に示すように、第２の絶縁膜５を蝕刻し通孔３を
形成する。さらに、図３（ｅ）に示すように、通孔３に
Ｗ、Ａｌ、Ｃｕ等からなる第２の金属３３を充填する。
なお、通孔３への前記金属の充填を行う前に、ＴｉＮ等
からなる薄膜を通孔３の壁面に施してもよい。次に、図
３（ｆ）に示すように、通孔３に充填するのに使用した
第１の金属層３３を第２の絶縁膜５上から除去するとと
もに、第２の絶縁膜５の表面及び通孔３の開口部４３の
表面を平坦化する。続いて、図３（ｇ）に示すように、
第２の絶縁膜５及び通孔３上に第１の金属層３２を形成
したのち、図３（ｈ）に示すように、第１の金属層３２
を蝕刻することにより、所定の形状を有するパッド２を
形成する。さらに、図３（ｉ）に示すように、パッド２
及び第２の絶縁膜５上に第１の絶縁膜８を形成する。第
１の絶縁膜８としては、ＳｉＯ2等を用いる。最後に、
図３（ｊ）に示すように、第１の絶縁膜８を蝕刻するこ
とにより、本実施の形態に係る半導体装置が得らえる。
【００２５】また、パッド２に接している通孔３の面
積、すなわち、通孔３のパッド側開口部の面積が、通孔
３に接する側のパッド２の表面積の３％以上となるよう
に、通孔３が設置されていることが望ましく、５％以上
であることがより望ましく、１０％以上であることがさ
らに望ましい。従来の半導体装置において設置されるパ
ッドは、配線との接続を行うために主に設置されるもの
であることから、１個のパッド２に設置される通孔３の
数は１個から数個のみであったため、パッド２とパッケ
ージの外部引出し用端子との接続時において、ボンディ
ングツール１０を用いて金線等のボールを高速で衝突さ
せて行う際にボンディングツール１０からパッド２と第
２の絶縁膜５との接続部へ加わる力に耐えることができ
なため、前記接続部において第２の絶縁膜５に破断・亀
裂が発生し、この破断・亀裂の発生が原因でパッド２が
剥がれてしまう問題が生じていた。しかしながら、本実
施の形態に係る半導体装置においては、所定の密度以上
（後述する）で通孔３がパッド２上に設けられているう
え、通孔３にＷ、Ａｌ、又はＣｕ等の金属が充填されて
いることにより、パッド２とパッケージの外部引出し用
端子との接続時に用いるボンディングツール１０の機械
的接合から受ける力を十分に分散させることができる。
【００２６】次に、図２に示される半導体装置におい
て、パッド２と通孔３との接続部（図２においてＡ−
Ａ’における切断面）における断面を図４（ａ）に示
す。本実施の形態においては、０．６μｍ四方の通孔３
がパッド２に複数個接するように設けられており、図４
（ａ）には、パッド２に接している通孔３のパッド２側
開口部４３が示されている。図４（ａ）には、四辺形を
有する通孔３を示したが、通孔３の形状はこれに限定さ
れず、円形等他の形状であってもよい。このように、図
４（ａ）に示されるように、通孔３が配線４及びパッド
２の間に複数個設けられていることにより、ボンディン
グツール１０の機械的接合から受ける力を十分に分散さ
せることができるうえ、通孔３の一部に破断・亀裂等が
発生したとしても、他の破断していない通孔３により、
パッド２と第２の絶縁膜５との接続部にかかる応力を分
散させることができる。本実施の形態に係る半導体装置
においては、四辺形の通孔３が複数個設けられている
が、通孔の形状は四辺形に限られず、図４（ｂ）に示さ
れるように矩形状を有するもの（図４（ｂ）に示される
通孔のパッド側開口部４３ｂを有する通孔）であっても
よい。若しくは、通孔３は、図４（ｃ）〜図４（ｈ）に
示されるように、単独の通孔（図４（ｃ）〜図４（ｈ）
に示されるパッド側開口部４３ｃ〜４３ｈをそれぞれ有
する通孔）としてもよい。
【００２７】また、通孔３を複数個設ける場合、通孔３
は、パッド２上に、パッド２表面１ｍｍ2当たり７０，
０００個以上設置されていることが望ましく、パッド２
表面１ｍｍ2当たり１５０，０００個以上設けられてい
ればより望ましく、パッド２表面１ｍｍ2当たり６０
０，０００個以上設けられていればさらに望ましい。通
孔３が前述したような数だけ設置されていることによ
り、パッド２とパッケージの外部引出し用端子との接続
時にパッド２と第２の絶縁膜５との接続部を十分強化す
ることができ、第２の絶縁膜における破断・亀裂の発生
を最小限に抑えることができるため、パッド２の剥がれ
を十分防止することができる。
【００２８】また、図２に示される本実施の形態に係る
半導体装置においては、単一の配線４を用いているが、
図５に示される半導体装置のように、１個の通孔３毎に
１個の配線５４を設けてもよい。もしくは、図示してい
ないが、複数個の通孔毎に１個の配線を設けてもよい。
図５に示されるように、１個の通孔３毎に１個の配線５
４が設けられた形状を有する半導体装置であっても、パ
ッド２と第２の絶縁膜５との接続部にかかる応力を十分
に緩和することができる。
【００２９】また、図６に示される半導体装置のよう
に、Ｓｉ等の半導体基板１上に形成された酸化膜６及び
第３の絶縁膜７と、配線４及び第２の絶縁膜５との間
に、配線６４、第２の絶縁膜６５、及び配線６４と配線
４とを接続する通孔６３を、通孔３、配線４、及び第２
の絶縁膜５と同様の構成を有するように設けてもよい。
図６に示される半導体装置が以上の構成を有することに
より、パッド２と第２の絶縁膜５との接続部にかかる応
力の分散をより十分に図ることができる。
【００３０】次に、本発明の実施の形態に係る半導体装
置及び従来の半導体装置を用いて、ボンディングツール
を用いてパッド２とパッケージの外部引出し用端子との
熱圧着接続を行った結果を図７・図８、及び図１１に示
す。図７は、図２及び図５に示される本発明の実施の形
態に係る半導体装置において、パッド２にＡｌを用い、
パッド２の厚さを変えて、パッド２とパッケージの外部
引出し用端子とを所定の圧力（加圧：２４ｇｆ）によ
り、熱圧着接続を行った際の、パッド２の通孔３側の表
面積における通孔３（０．６×０．６μｍ四方）の密度
（個／８４×８４μｍ2）と、パッド２（パッド２の大
きさ：８４×８４μｍ2）及び第２の絶縁膜５との接続
部での破断・亀裂等の不良発生率（％）との関係を示す
図である。図７においては、●、■、及び▲は図２に示
される半導体装置において、パッド２の厚さがそれぞれ
４５００Ａ、６２００Ａ、及び７０００Ａである半導体
装置について行った実験結果を示し、○、□、及び△は
図５に示される半導体装置において、パッド２の厚さが
それぞれ４５００Ａ、６２００Ａ、及び７０００Ａであ
る半導体装置について行った実験結果を示す。図７に示
されるように、通孔３の密度が０である場合と比べて、
通孔が形成されている場合の方が不良発生率が高いう
え、通孔３の密度が大きくなるにつれて不良発生率が小
さくなることが確認された。図７において、通孔３の密
度が５２９個／８４×８４μｍ2、すなわち、パッド２
の通孔３側の表面積１ｍｍ2当たりの通孔３の数が約７
５，０００個／ｍｍ2である場合において、図２に示さ
れる半導体装置の不良発生率の低下が認められた。この
場合、通孔３の面積及び個数から換算して、通孔３はパ
ッド２表面の約３％と接している。特に、通孔３の密度
が、４０９６個／８４×８４μｍ2、すなわち、パッド
２の通孔３側の表面積１ｍｍ2当たりの通孔３の数が約
６００，０００個／ｍｍ2である場合において、前記接
続部における顕著な不良発生率の低下が認められた。こ
の場合、通孔３の面積及び個数から換算して、通孔３は
パッド２表面の約２１％と接している。
【００３１】また、図８は、図２及び図５に示される本
発明の実施の形態に係る半導体装置において、パッド２
にＡｌを用い、パッド２の厚さ及び接合の際に加える圧
力を変えて、パッド２とパッケージの外部引出し用端子
との熱圧着接続を行った際の、接合の際に加える圧力
（加圧）と、パッド２及び第２の絶縁膜５との接続部で
の破断・亀裂等の不良発生率（％）との関係を示す図で
ある。図８においては、●、■、及び▲は図２に示され
る半導体装置において、パッド２の厚さがそれぞれ４５
００Ａ、６２００Ａ、及び７０００Ａである半導体装置
の実験結果であり、○、□、及び△は図５に示される半
導体装置において、パッド２の厚さがそれぞれ４５００
Ａ、６２００Ａ、及び７０００Ａである半導体装置の実
験結果である。一方、図１１は、図１０に示される従来
の半導体装置においてパッド２にＡｌを用いて同様の実
験を行った際の、接合の際に加える圧力（加圧）と、パ
ッド２と第２の絶縁膜５との接続部での破断・亀裂等の
不良発生率（％）との関係を示す図である。図８及び図
１１を参照すると、図１０に示される従来の半導体装置
と比べて、図２に示される本実施の形態に係る半導体装
置は、前記接続部における不良発生率が著しく低いこと
が確認された。
【００３２】
【発明の効果】以上のように、本発明に係る半導体装置
によると、半導体チップの一主面に形成された配線上
に、絶縁膜を介してパッドが所定の位置に設置され、配
線とパッドとの間の領域が強化されてなることにより、
パッドとパッケージの外部引出し用端子との接続時にお
ける絶縁膜での破断・亀裂の発生を抑えることができ
る。以上により、パッドの剥がれを防止することができ
るため、パッドと絶縁膜との接続部の信頼性の向上を図
ることができるため、歩留まりが良好な半導体装置とし
て得ることができる。
【００３３】また、本発明に係る半導体装置によると、
配線とパッドとを接続し、内部に金属が充填されてなる
通孔が、パッド表面の３％以上と接するように設けられ
てなることにより、パッドと絶縁膜との接続部を強化す
ることができ、パッドとパッケージの外部引出し用端子
との接続時における絶縁膜での破断・亀裂の発生を防止
することができる。以上により、パッドの剥がれを最小
限に止めることができることができることから、パッド
と絶縁膜との接続部の信頼性の向上を図ることができる
ため、歩留まりが良好な半導体装置として得ることがで
きる。
【００３４】また、本発明に係る半導体装置によると、
半導体チップの一主面に形成された配線上に、絶縁膜を
介してパッドが所定の位置に設置され、配線とパッドと
を接続し、内部に金属が充填されてなる通孔が設けられ
てなり、通孔のパッド側開口部の面積が、通孔と接する
側のパッドの表面積の３％以上になるように通孔を展開
させたことにより、パッドと絶縁膜との接続部を強化す
ることができ、パッドとパッケージの外部引出し用端子
との接続時における絶縁膜での破断・亀裂の発生を低減
することができる。以上により、パッドの剥がれを防止
することができることから、パッドと絶縁膜との接続部
の信頼性の向上を図ることができるため、歩留まりが良
好な半導体装置として得ることができる。
【００３５】また、本発明に係る半導体装置によると、
半導体チップの一主面に形成された配線上に、絶縁膜を
介してパッドが所定の位置に設置され、配線とパッドと
を接続し、内部に金属が充填されてなる通孔が設けられ
てなり、前記通孔は、前記通孔と接する側のパッド表面
の３％以上と接するように設けられてなることにより、
パッドと絶縁膜との接続部を強化することができ、パッ
ドとパッケージの外部引出し用端子との接続時における
絶縁膜での破断・亀裂の発生を止めることができる。以
上により、パッドの剥がれを防止することができること
から、パッドと絶縁膜との接続部の信頼性の向上を図る
ことができるため、歩留まりが良好な半導体装置として
得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係る半導体装置に設
置される半導体素子０を示す平面図である。
【図２】 図１に示される半導体素子の断面図である。
【図３】 図１に示される半導体素子０の一製造工程を
示す図である。
【図４】 本実施の一実施の形態に係る半導体装置及び
その一実施例を示す断面図である。
【図５】 本実施の一実施の形態に係る半導体装置の一
実施例に係る半導体装置の断面図である。
【図６】 本実施の一実施の形態に係る半導体装置の一
実施例に係る半導体装置の断面図である。
【図７】 図２及び図５に示される半導体装置におい
て、通孔の密度と、パッドと第２の絶縁膜との接続部で
の破断・亀裂等の不良発生率（％）との関係を示す図で
ある。
【図８】 図２及び図５に示される半導体装置におい
て、接合の際に加える圧力（加圧）と、パッドと第２の
絶縁膜との接続部での破断・亀裂等の不良発生率（％）
との関係を示す図である。
【図９】 従来の半導体装置の一製造工程を示す図であ
る。
【図１０】従来の半導体装置の一製造工程を示す図であ
る。
【図１１】図１０に示される従来の半導体装置につい
て、接合の際に加える圧力（加圧）と、パッドと第２の
絶縁膜との接続部に発生する破断・亀裂等の不良発生率
（％）との関係を示す図である。
【符号の説明】
０ 半導体素子 １ 半導体基板 ２ パッド ３、５３、６３、９３、１０３ 通孔 ４、５４、６４ 配線 ５、６５ 第２の絶縁膜 ６ 酸化膜 ７ 第３の絶縁膜 ８ 第１の絶縁膜 ９ 内部回路 １０ ボンディングツール ３２ 第１の金属層 ３３ 第２の金属層 ４３ 通孔３のパッド２側開口部 ４３ｂ、４３ｃ、４３ｄ、４３ｅ、４３ｆ、４３ｇ、４
３ｈ通孔のパッド側開口部 Ｐ ピッチ Ｘ、Ｙ パッドサイズ
フロントページの続き Ｆターム(参考） 5F033 HH08 JJ08 JJ11 JJ19 JJ33 KK08 KK11 KK18 KK33 MM08 NN01 NN06 NN33 NN34 QQ37 RR04 RR11 VV07 XX01 XX14 5F044 EE01 EE06 EE11 EE20 EE21

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの一主面に形成された配線上
    に、絶縁膜を介してパッドが所定の位置に設置され、配
    線とパッドとの間の領域が強化されてなることを特徴と
    する半導体装置。
  2. 【請求項２】配線とパッドとを接続し、内部に金属が充
    填されてなる通孔が、パッド表面の３％以上と接するよ
    うに設けられてなることを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】半導体チップの一主面に形成された配線上
    に、絶縁膜を介してパッドが所定の位置に設置され、配
    線とパッドとを接続し、内部に金属が充填されてなる通
    孔が設けられてなり、通孔のパッド側開口部の面積が、
    通孔と接する側のパッドの表面積の３％以上になるよう
    に通孔を展開させたことを特徴とする半導体装置。
  4. 【請求項４】半導体チップの一主面に形成された配線上
    に、絶縁膜を介してパッドが所定の位置に設置され、配
    線とパッドとを接続し、内部に金属が充填されてなる通
    孔が設けられてなり、前記通孔は、前記通孔と接する側
    のパッド表面の３％以上と接するように設けられてなる
    ことを特徴とする半導体装置。
  5. 【請求項５】前記通孔が複数個設置されてなることを特
    徴とする請求項１乃至請求項４何れか１項に記載の半導
    体装置。
  6. 【請求項６】前記通孔が、パッド表面１ｍｍ2当たり７
    ０，０００個以上設置されてなることを特徴とする請求
    項５に記載の半導体装置。
JP37108198A 1998-12-25 1998-12-25 半導体装置 Pending JP2000195896A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP37108198A JP2000195896A (ja) 1998-12-25 1998-12-25 半導体装置
KR1019990056541A KR100329407B1 (ko) 1998-12-25 1999-12-10 반도체 소자의 전극 구조
US09/469,761 US6313540B1 (en) 1998-12-25 1999-12-22 Electrode structure of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37108198A JP2000195896A (ja) 1998-12-25 1998-12-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2000195896A true JP2000195896A (ja) 2000-07-14

Family

ID=18498112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37108198A Pending JP2000195896A (ja) 1998-12-25 1998-12-25 半導体装置

Country Status (3)

Country Link
US (1) US6313540B1 (ja)
JP (1) JP2000195896A (ja)
KR (1) KR100329407B1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
KR20030067041A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 본딩패드를 구비하는 반도체 소자
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2005109491A (ja) * 2003-09-30 2005-04-21 Agere Systems Inc ボンド・パッドを補強する方法およびシステム
JP2005123587A (ja) * 2003-09-26 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
WO2007116463A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置
JP2008235944A (ja) * 2003-09-26 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2012160633A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置の配線構造及びその製造方法
US8532415B2 (en) 2007-10-30 2013-09-10 Nec Corporation Data compression method
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造
US9698096B2 (en) 2013-03-22 2017-07-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
KR20020021123A (ko) * 2000-04-12 2002-03-18 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스 및 이의 제조 방법
WO2002043144A1 (en) * 2000-11-20 2002-05-30 Conexant Systems, Inc. Structure for bonding pad and method for its fabrication
US6875682B1 (en) * 2001-09-04 2005-04-05 Taiwan Semiconductor Manufacturing Company Mesh pad structure to eliminate IMD crack on pad
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
KR100471171B1 (ko) * 2002-05-28 2005-03-08 삼성전자주식회사 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US6642597B1 (en) * 2002-10-16 2003-11-04 Lsi Logic Corporation Inter-layer interconnection structure for large electrical connections
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US20050062162A1 (en) * 2003-09-22 2005-03-24 Yu-Jen Shen Pad structure of semiconductor device for reducing or inhibiting wire bonding cracks
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
KR100605194B1 (ko) * 2004-12-29 2006-07-31 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법
JP4533804B2 (ja) * 2005-06-02 2010-09-01 セイコーエプソン株式会社 半導体装置及びその製造方法
US7491636B2 (en) * 2005-07-19 2009-02-17 Micron Technology, Inc. Methods for forming flexible column die interconnects and resulting structures
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP2008177249A (ja) * 2007-01-16 2008-07-31 Sharp Corp 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
JP5584474B2 (ja) * 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
US8138603B2 (en) 2008-05-06 2012-03-20 International Business Machines Corporation Redundancy design with electro-migration immunity
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
JP5610905B2 (ja) * 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) * 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8896124B2 (en) * 2011-04-04 2014-11-25 Nxp B.V. Via network structures and method therefor
KR101933015B1 (ko) * 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US20160093583A1 (en) 2014-09-25 2016-03-31 Micron Technology, Inc. Bond pad with micro-protrusions for direct metallic bonding
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
US10170439B1 (en) * 2017-09-29 2019-01-01 Globalfoundries Inc. Chamfering for stress reduction on passivation layer
KR102099749B1 (ko) * 2018-01-19 2020-04-10 삼성전자주식회사 팬-아웃 반도체 패키지
KR20200122673A (ko) * 2019-04-18 2020-10-28 삼성전자주식회사 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법
CN111584450A (zh) * 2020-05-26 2020-08-25 四川中微芯成科技有限公司 用于引线键合的io焊垫结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916326B2 (ja) 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
JP3432284B2 (ja) 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3211749B2 (ja) 1997-10-22 2001-09-25 日本電気株式会社 半導体装置のボンディングパッド及びその製造方法
KR100319896B1 (ko) 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
US6181016B1 (en) * 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
EP1261030A1 (fr) * 2001-05-18 2002-11-27 STMicroelectronics S.A. Plot de connexion d'un circuit intégré
KR20030067041A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 본딩패드를 구비하는 반도체 소자
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US8034703B2 (en) 2002-08-30 2011-10-11 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8089162B2 (en) 2002-08-30 2012-01-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2005123587A (ja) * 2003-09-26 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008235944A (ja) * 2003-09-26 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7741207B2 (en) 2003-09-26 2010-06-22 Panasonic Corporation Semiconductor device with multilayered metal pattern
JP4579621B2 (ja) * 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
JP4630919B2 (ja) * 2003-09-26 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP2005109491A (ja) * 2003-09-30 2005-04-21 Agere Systems Inc ボンド・パッドを補強する方法およびシステム
KR101150312B1 (ko) 2003-09-30 2012-06-08 에이저 시스템즈 인크 본드 패드를 강화하기 위한 방법들 및 시스템
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US8178981B2 (en) 2004-02-26 2012-05-15 Renesas Electronics Corporation Semiconductor device
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
WO2007116463A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置
JP5280840B2 (ja) * 2006-03-31 2013-09-04 富士通株式会社 半導体装置
US8532415B2 (en) 2007-10-30 2013-09-10 Nec Corporation Data compression method
JP2012160633A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置の配線構造及びその製造方法
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造
US9699897B2 (en) 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
US9698096B2 (en) 2013-03-22 2017-07-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
KR20000048078A (ko) 2000-07-25
KR100329407B1 (ko) 2002-03-25
US6313540B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
JP2000195896A (ja) 半導体装置
US6784554B2 (en) Semiconductor device and manufacturing method thereof
KR100580970B1 (ko) 반도체장치
TWI484611B (zh) 箔片基底半導體封裝
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
US6455943B1 (en) Bonding pad structure of semiconductor device having improved bondability
JP2004022730A (ja) 半導体装置及びその製造方法
JP2012028795A (ja) ボンド・パッドを補強する方法およびシステム
US8742584B2 (en) Semiconductor device
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP3961335B2 (ja) 半導体集積回路装置
KR100416614B1 (ko) 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
JP2001358169A (ja) 半導体装置
TWI431755B (zh) 堆疊式封裝構造及其基板製造方法
JP2964999B2 (ja) 半導体装置及びその製造方法
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
JP4021376B2 (ja) パッド構造
TW200812027A (en) Flip-chip attach structure and method
JPH11186335A (ja) 回路基板とその製造方法及びこれを用いた電子機器
JP2007157857A (ja) 半導体装置
JP2008112764A (ja) 半導体装置
KR20020024940A (ko) 금속패드 및 그의 제조 방법
JPH11145188A (ja) 半導体装置及びその製造方法
JP2000058705A (ja) 半導体装置およびその製造方法
JPH08191187A (ja) 多層回路配線基板