JP2008098225A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008098225A
JP2008098225A JP2006274897A JP2006274897A JP2008098225A JP 2008098225 A JP2008098225 A JP 2008098225A JP 2006274897 A JP2006274897 A JP 2006274897A JP 2006274897 A JP2006274897 A JP 2006274897A JP 2008098225 A JP2008098225 A JP 2008098225A
Authority
JP
Japan
Prior art keywords
bonding pad
region
slit
slit via
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006274897A
Other languages
English (en)
Other versions
JP2008098225A5 (ja
Inventor
Osamu Nakauchi
修 中内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006274897A priority Critical patent/JP2008098225A/ja
Priority to US11/869,025 priority patent/US20080083923A1/en
Publication of JP2008098225A publication Critical patent/JP2008098225A/ja
Publication of JP2008098225A5 publication Critical patent/JP2008098225A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ボンディングパッドを備えた半導体装置において、プローブ接触領域とボンディング領域を明瞭に区別して管理することができるボンディングパッドを有した半導体装置を提供する。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドの下層に設けられるスリットビア領域とを備えている。スリットビア領域は、複数本の幅広のスリットビアが平行に配置されている第一領域と、複数本の幅狭のスリットビアビアが平行に配置されている第二領域とを備える。
【選択図】図３

Description

本発明は、ボンディングパッドを備えた半導体装置に関する。
半導体装置の製造工程において、ボンディングパッドを備えた半導体装置の特性試験を実施した後に、半導体装置のボンディングパッドとインナーリードや半導体装置を実装する絶縁基板上の配線端子とを金などの微細な金属ワイヤで配線する、いわゆるボンディングが行われる。特性試験の際、一方の面に多数のプローブを備えたプローブカードが用いられる。プローブが、半導体装置のボンディングパッドに接触し、特性試験が行われるが、その際にボンディングパッドが傷つけられ、ボンディングパッドの表面が荒れ、ボンディングパッドを構成するアルミニウム金属が剥離してしまうことがある。
そのような損傷を受けたボンディングパッドの表面に対して、ボンディングを試みても金属ワイヤとボンディングパッドとの合金層が形成されず、ボンディングの接合強度が十分に得られない。したがって、検査工程においてプローブがボンディングパッドに当たるプローブ接触領域とボンディングが行われるボンディング領域とにボンディングパッドを区別し、検査工程においてプローブをボンディングパッドに当てる位置を位置決め管理する必要がある。その位置決めは、画像処理技術等を用い、ある程度は自動で行うことができるが、確認や微調整は、作業者がボンディングパッドを顕微鏡で目視したり、ボンディングパッドをＣＣＤカメラ等で撮影した画像を目視して行われる。
図１に、従来技術によるボンディングパッド２の上面図を示す。ボンディングパッドの下層には、複数本のスリットビア４が設けられている。このスリットビア４の幅は、０．３μｍであり、ボンディングパッド２の上面を顕微鏡等で見ると、平坦なボンディングパッド２が見えるだけである。
ボンディングパッド２の長手方向を２分するように、プローブ接触領域６とボンディング領域８を定めて管理しなければならない。
図２に、従来技術によるボンディングパッド１０であって領域管理用の切り欠き１２を有したボンディングパッド１０の上面図を示す。作業者は、顕微鏡等で、ボンディングパッド１０の切り欠き１２を視認することができるため、プローブ接触領域１４とボンディング領域１６の境界を明瞭に区別することができる。
特許文献１に、接続領域としての第１の領域と試験用プローブを接触させるための第２の領域とを含む複数のボンディングパッドが略直線状に配置され、上記ボンディングパッドにおける上記第１及び第２の領域が上記直線と交差する向きに並んで配置された半導体チップと、複数の外部接続端子にそれぞれ電気的に接続される接続領域としての第３の領域を含む複数の導体部と上記半導体チップを固定する固定部とを備える部材と、上記複数のボンディングパッドの上記第１の領域と上記複数の導体部の上記第３の領域とをそれぞれ電気的に接続する複数の導体ワイヤと、上記半導体チップと上記複数の導体ワイヤとを封止する封止部材とを有する半導体装置が開示されている（特許文献１参照）。
特開２００１−３３８９５５号公報
図１に示した従来技術によるボンディングパッド２の場合、ボンディングパッド２を上面から顕微鏡等で目視しても、平坦なボンディングパッド２が見えるだけであるので、プローブ接触領域６とボンディング領域８の境界は明瞭でない。したがって、作業者は、プローブをボンディングパッド２に当てる位置を位置決め管理することが難しい。
他方、図２に示した従来技術によるボンディングパッド１０の場合、ボンディングパッド１０を顕微鏡等で目視すると、プローブ接触領域１４とボンディング領域１６の境界に設けた切り欠き１２を目視することが可能である。したがって、作業者は、プローブをボンディングパッド１０に当てる位置を位置決め管理することが容易である。しかし、切り欠き１２の面積の分だけ除かれた小さなボンディングパッド１０が提供されることになるので、プローブを当てることができる面積が狭くなるとともに、ボンディングの金属ワイヤを接合することができる面積も狭くなることになる。つまり、各々の位置決めマージンが少なくなってしまう。
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による半導体装置は、ボンディングパッド（１８）と、ボンディングパッド（１８）の下層に設けられるスリットビア領域とを具備し、スリットビア領域は、複数本の幅広のスリットビア（２０）が平行に配置されている第一領域と、複数本の幅狭のスリットビア（２２）が平行に配置されている第二領域とを備える。
本発明による半導体装置は、ボンディングパッド（５４）と、ボンディングパッド（５４）の下層に設けられるスリットビア領域とを具備し、スリットビア領域は、複数本のスリットビア（５６）が平行に並んでいる領域と、断面が四角形である少なくとも一個のスリットビア（５８）とを備え、断面が四角形である少なくとも一個のスリットビア（５８）は、複数本のスリットビア（５６）が平行に並んでいる領域の長手方向を二分割する位置に配置される。
本発明によれば、ボンディングパッドを備えた半導体装置において、プローブ接触領域とボンディング領域を明瞭に区別して管理することができるボンディングパッドを有した半導体装置が提供される。
添付図面を参照して、本発明による半導体装置を実施するための最良の形態を以下に説明する。
（第１の実施形態）
図３に、第１の実施形態に係るボンディングパッド１８の上面図を示す。ボンディングパッド１８の下層には、複数本の幅広スリットビア２０が並列に並び、複数本の幅狭スリットビア２２が並列に並んで配置されている。ボンディングパッド１８の上面を顕微鏡等で見ると、幅広スリットビア２０がある部分は、ボンディングパッド１８の表面が凹んでいる。一方、幅狭スリットビア２２がある部分は、ボンディングパッド１８の表面は平坦である。このようにボンディングパッド１８の表面の平坦度は、下層のスリットビアの幅に影響を受けるが、詳細については、後述する。なお、幅広スリットビア２０の幅寸法Ｌ１は１μｍであり、幅狭スリットビア２２の幅寸法Ｌ２は０．３μｍである。また、図３においては、幅広スリットビア２０があるほうをプローブ接触領域２４とし、幅狭スリットビア２２があるほうをボンディング領域２６としているが、それら２つの領域が入れ替わっていてもよい。とにかく、プローブ接触領域２４とボンディング領域２６の区分ができればよい。
図４Ａに、本発明の第１の実施形態に係る半導体装置の構造を説明する図３のＡ−Ａ’断面図を示す。また、図４Ｂに、本発明の第１の実施形態に係る半導体装置の構造を説明する図３のＢ−Ｂ’断面図を示す。
半導体装置は、アルミニウム等の材質で形成された下層配線２８の上にシリコン酸化膜等で形成された絶縁膜３０が形成されている。そして、フォトリソグラフィー技術やエッチング技術を用いて、スリットビアが設けられる。この際、図４Ａに示す半導体装置は、スリットビアの幅を広く設定した幅広スリットビア３２を有している。幅広スリットビア３２には、タングステン（Ｗ）や銅（Ｃｕ）が埋め込まれる。
一方、図４Ｂに示す半導体装置は、スリットビアの幅を狭く設定した幅狭スリットビア３８を有している。やはり、幅狭スリットビア３８には、タングステン（Ｗ）や銅（Ｃｕ）が埋め込まれる。その後、絶縁膜３０及び幅広スリットビア３２あるいは幅狭スリットビア３８が形成された半導体装置の上面をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法にて研磨処理する。その際、絶縁膜３０とスリットビアを形成しているタングステン（Ｗ）や銅（Ｃｕ）の硬さの違いから、幅広スリットビア３２のスリットビア上面３２ａが窪んで、絶縁膜３０とに段差を生じてしまう。幅狭スリットビア３８は、スリットビア上面３８ａに顕著なくぼみが生じず、絶縁膜３０とに段差は生じない。
その後、スパッタリング等の方法で、スリットビアの上層にボンディングパッド３４あるいはボンディングパッド４０が形成される。ボンディングパッド３４とボンディングパッド４０は、一体ではあるが、ボンディングパッド表面３４ａあるいはボンディングパッド表面４０ａは、下層のスリットビア上面３２ａとスリットビア上面３８ａの平坦度の影響を受ける。幅広スリットビア３２を下層に有するボンディングパッド３４のボンディングパッド表面３４ａは、スリットビア上面３２ａの段差を反映して、段差を有する。一方、幅狭スリットビア３８を下層に有するボンディングパッド４０のボンディングパッド表面４０ａは、スリットビア上面３８ａの平坦度を反映して、平坦である。
したがって、図３に示したように、作業者が、検査工程において、ボンディングパッド１８の上面を顕微鏡等で見た場合、幅広スリットビア２０があるほうの領域のボンディングパッド１８の表面に段差（凹部）を目視することができ、そちらの領域をプローブ接触領域２４と認識して、プローブをボンディングパッド１８に当てる位置の位置決め管理をすることができる。
なお、ボンディングパッド１８の表面に段差が出るようにするためには、幅広スリットビア２０の幅Ｌ１は、０．８μｍ以上が好ましい。また、ボンディングパッド１８の表面に段差が出ないようにするために、幅狭スリットビア２２の幅Ｌ２は、０．５μｍ以下が好ましい。
（第２の実施形態）
図５に、第２の実施形態に係るボンディングパッドの上面図を示す。ボンディングパッド４２の外形は、第１の実施形態と換わることなく、四角形である。ボンディングパッド４２の下層に、複数本のプローブ接触領域側スリットビア４４の群と複数本のボンディング領域側スリットビア４６の群が配置され、さらに、ボンディングパッド４２の長手方向の中心付近に位置する場所で、プローブ接触領域側スリットビア４４の群とボンディング領域側スリットビア４６の群の間の位置に、単一の領域分けスリットビア４８を配置する。領域分けスリットビア４８は、幅Ｌ３が１μｍであり、第１の実施形態で説明したように、ＣＭＰ法により、領域分けスリットビア４８の上面を研磨するので、領域分けスリットビア４８の上面が凹んで段差が生じており、その段差を反映して、ボンディングパッド４２の表面は、段差を有する。なお、プローブ接触領域側スリットビア４４とボンディング領域側スリットビア４６の幅は、１μｍでも０．３μｍでもよい。つまり、プローブ接触領域５０及びボンディング領域５２に段差が生じても生じなくてもよい。仮に、プローブ接触領域側スリットビア４４及びボンディング領域側スリットビア４６の幅が広くて、ボンディングパッド４２の表面に段差が生じても、プローブ接触領域側スリットビア４４及びボンディング領域側スリットビア４６の長手方向と領域分けスリットビア４８の長手方向は直交する関係にあるので、領域分けスリットビア４８によって生じたボンディングパッド４２の表面の段差は分かりやすい。したがって、作業者は、検査工程において、ボンディングパッド４２を顕微鏡等で見た場合、プローブ接触領域５０とボンディング領域５２の境界（領域分けスリットビア４８によるボンディングパッド４２の表面の段差）を明瞭に目視できる。作業者は、プローブをボンディングパッド４２に当てる位置の位置決め管理をすることができる。なお、プローブ接触領域側スリットビア４４の幅と、ボンディング領域側スリットビア４６の幅は、同じであっても、いずれかのほうが広くても良い。
（第３の実施形態）
図６に、第３の実施形態に係るボンディングパッド５４の上面図を示す。ボンディングパッド５４の外形は、第１の実施形態あるいは第２の実施形態と換わることなく、四角形である。ボンディングパッド５４の下層に、複数本のスリットビア５６が配置され、さらに、ボンディングパッド５４の長手方向の中心付近に位置する場所で、プローブ接触領域６０とボンディング領域６２を分ける位置の両側に領域分けスリットビア５８を２箇所配置する。領域分けスリットビア５８は、上面からみると一辺が１μｍの正方形である。なお、領域分けスリットビア５８は、上面から見ると、径が１μｍの円形であってもよい。また、領域分けスリットビア５８は、１箇所であってもよい。
第１の実施形態で説明したように、ＣＭＰ法により、領域分けスリットビア５８の上面を研磨するので、領域分けスリットビア５８の上面が凹んで段差が生じており、その段差を反映して、ボンディングパッド５４の表面は、段差を有する。したがって、作業者は、検査工程において、ボンディングパッド５４の上面を顕微鏡等で見た場合、プローブ接触領域６０とボンディング領域６２の境界（領域分けスリットビア５８によるボンディングパッド５４の表面の段差）を明瞭に目視できる。作業者は、プローブをボンディングパッド５４に当てる位置の位置決め管理をすることができる。
図１は、従来技術によるボンディングパッドの上面図を示す。 図２は、従来技術によるボンディングパッドであって領域管理用切り欠きを有したボンディングパッドの上面図を示す。 図３は、本発明の第１の実施形態に係るボンディングパッドの上面図を示す。 図４Ａは、本発明の第１の実施形態に係る半導体装置の構造を説明する図３のＡ−Ａ’断面図である。 図４Ｂは、本発明の第１の実施形態に係る半導体装置の構造を説明する図３のＢ−Ｂ’断面図である。 図５は、本発明の第２の実施形態に係るボンディングパッドの上面図を示す。 図６は、本発明の第３の実施形態に係るボンディングパッドの上面図を示す。
符号の説明
２ ：ボンディングパッド
４ ：スリットビア
６ ：プローブ接触領域
８ ：ボンディング領域
１０ ：ボンディングパッド
１２ ：切り欠き
１４ ：プローブ接触領域
１６ ：ボンディング領域
１８ ：ボンディングパッド
２０ ：幅広スリットビア
２２ ：幅狭スリットビア
２４ ：プローブ接触領域
２６ ：ボンディング領域
２８ ：下層配線
３０ ：絶縁膜
３２ ：幅広スリットビア
３２ａ：スリットビア上面
３４ ：ボンディングパッド
３４ａ：ボンディングパッド表面
３６ ：パッシベーション膜
３８ ：幅狭スリットビア
３８ａ：スリットビア上面
４０ ：ボンディングパッド
４０ａ：ボンディングパッド表面
４２ ：ボンディングパッド
４４ ：プローブ接触領域側スリットビア
４６ ：ボンディング領域側スリットビア
４８ ：領域分けスリットビア
５０ ：プローブ接触領域
５２ ：ボンディング領域
５４ ：ボンディングパッド
５６ ：スリットビア
５８ ：領域分けスリットビア
６０ ：プローブ接触領域
６２ ：ボンディング領域

Claims (7)

  1. ボンディングパッドと、
    前記ボンディングパッドの下層に設けられるスリットビア領域と
    を具備し、
    前記スリットビア領域は、
    複数本の幅広のスリットビアが平行に配置されている第一領域と、
    複数本の幅狭のスリットビアが平行に配置されている第二領域と
    を備える
    半導体装置。
  2. 前記ボンディングパッドは、前記第一領域の上層で、前記複数本の幅広のスリットビアの上面の形状に応じた凹部を具備する
    請求項１に記載の半導体装置。
  3. 前記スリットビア領域は、
    更に、単一のスリットビアと
    を備え、
    前記第一領域と前記第二領域は、平行に配置され、
    前記単一のスリットビアの長手方向が、前記第一領域の前記複数本の幅広のスリットビア及び前記第二領域の前記複数本の幅狭のスリットビアの長手方向と垂直となるように、前記単一のスリットビアが、前記第一領域と前記第二領域との間の位置に配置される
    請求項１又は２に記載の半導体装置。
  4. 前記複数本の幅広のスリットビアの幅と前記複数本の幅狭のスリットビアの幅が同一である
    請求項３に記載の半導体装置。
  5. 前記複数本の幅広のスリットビアの幅及び前記複数本の幅狭のスリットビアの幅が、前記単一のスリットビアの幅よりも狭い
    請求項３又は４に記載の半導体装置。
  6. 前記ボンディングパッドは、前記単一のスリットビアの上層で、前記単一のスリットビアの上面の形状に応じた凹部を具備する
    請求項３乃至５のいずれか一項に記載の半導体装置。
  7. ボンディングパッドと、
    前記ボンディングパッドの下層に設けられるスリットビア領域と
    を具備し、
    前記スリットビア領域は、
    複数本のスリットビアが平行に並んでいる領域と、
    断面が四角形である少なくとも一個のスリットビアと
    を備え、
    前記断面が四角形である少なくとも一個のスリットビアは、前記複数本のスリットビアが平行に並んでいる領域の長手方向を二分割する位置に配置される
    半導体装置。
JP2006274897A 2006-10-06 2006-10-06 半導体装置 Pending JP2008098225A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006274897A JP2008098225A (ja) 2006-10-06 2006-10-06 半導体装置
US11/869,025 US20080083923A1 (en) 2006-10-06 2007-10-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274897A JP2008098225A (ja) 2006-10-06 2006-10-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2008098225A true JP2008098225A (ja) 2008-04-24
JP2008098225A5 JP2008098225A5 (ja) 2008-07-03

Family

ID=39274351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274897A Pending JP2008098225A (ja) 2006-10-06 2006-10-06 半導体装置

Country Status (2)

Country Link
US (1) US20080083923A1 (ja)
JP (1) JP2008098225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206141A (ja) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd 半導体装置
JP2017005100A (ja) * 2015-06-10 2017-01-05 三菱電機株式会社 半導体チップ、半導体装置およびそれらの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259967A (ja) * 2008-04-15 2009-11-05 Nec Corp 配線構造、半導体装置及び半導体装置の製造方法
IT1400096B1 (it) 2010-05-12 2013-05-17 St Microelectronics Srl Processo di fabbricazione di circuiti elettronici integrati e circuiti cosi' ottenuti

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251831A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体素子電極パッド構造
JP2005251832A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005252230A (ja) * 2004-02-05 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2005286266A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置およびその検査方法と製造方法
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252230A (ja) * 2004-02-05 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2005251831A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体素子電極パッド構造
JP2005251832A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005286266A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置およびその検査方法と製造方法
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206141A (ja) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd 半導体装置
US8330190B2 (en) 2009-03-06 2012-12-11 Fujitsu Semiconductor Limited Semiconductor device
JP2017005100A (ja) * 2015-06-10 2017-01-05 三菱電機株式会社 半導体チップ、半導体装置およびそれらの製造方法

Also Published As

Publication number Publication date
US20080083923A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
US7898095B2 (en) Fiducial scheme adapted for stacked integrated circuits
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
JPH09219451A (ja) 半導体装置及びその製造方法
JP2003045876A (ja) 半導体装置
JP2007036060A (ja) 半導体装置及びその製造方法
JP2007165884A (ja) 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
CN100517687C (zh) 半导体器件及其制造方法
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
JP2008098225A (ja) 半導体装置
JP3685722B2 (ja) 半導体装置及びその製造方法
JP2008294127A (ja) 半導体装置、半導体装置の製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP4300795B2 (ja) 半導体装置及びその検査方法
JP5379527B2 (ja) 半導体装置
JP2007173419A (ja) 半導体装置
US7316971B2 (en) Wire bond pads
JP2005311117A (ja) 半導体装置及びその製造方法
US6495928B1 (en) Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof
US20080006941A1 (en) Semiconductor package and method of manufacturing the same
TW201133735A (en) Connection pad structure for an electronic component
US8234595B2 (en) Method of designing a mask layout
JP2005064218A (ja) 半導体装置
JP2006108571A (ja) 半導体装置
US20230187289A1 (en) Semiconductor device and method of forming the same
JP3779288B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111017