JP2017005100A - 半導体チップ、半導体装置およびそれらの製造方法 - Google Patents
半導体チップ、半導体装置およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2017005100A JP2017005100A JP2015117285A JP2015117285A JP2017005100A JP 2017005100 A JP2017005100 A JP 2017005100A JP 2015117285 A JP2015117285 A JP 2015117285A JP 2015117285 A JP2015117285 A JP 2015117285A JP 2017005100 A JP2017005100 A JP 2017005100A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal electrode
- semiconductor chip
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 150
- 239000002184 metal Substances 0.000 claims abstract description 150
- 239000000758 substrate Substances 0.000 claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 238000007772 electroless plating Methods 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 230000003746 surface roughness Effects 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 230000033116 oxidation-reduction process Effects 0.000 claims description 2
- 239000011135 tin Substances 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップの金属電極の膜厚を抑制しつつ高い放熱効率が得られる半導体チップを提供する。
【解決手段】膜厚方向に電流が流れる電力用の半導体チップが、表面と裏面とを有する半導体基板と、半導体基板の表面上に設けられた表面電極とを含み、表面電極は、半導体基板の上に形成された第１金属電極と、第１金属電極の上に形成され、表面が粗面化された第２金属電極とを含み、半導体装置は、この半導体チップが実装基板上に固定され、半導体チップの第２金属電極の上にワイヤ配線が接合される。
【選択図】図１
【解決手段】膜厚方向に電流が流れる電力用の半導体チップが、表面と裏面とを有する半導体基板と、半導体基板の表面上に設けられた表面電極とを含み、表面電極は、半導体基板の上に形成された第１金属電極と、第１金属電極の上に形成され、表面が粗面化された第２金属電極とを含み、半導体装置は、この半導体チップが実装基板上に固定され、半導体チップの第２金属電極の上にワイヤ配線が接合される。
【選択図】図１
Description
本発明は、半導体チップ、半導体装置およびそれらの製造方法に関し、特に、電力用の半導体チップ、半導体装置およびそれらの製造方法に関する。
電力用の半導体装置では、多くの場合、半導体チップの厚さ方向に電流が流れるため、電流経路の抵抗成分を減らして性能を向上させるために、半導体チップの薄膜化が行われている。その一方で、半導体チップを薄膜化すると熱容量が低下し、短絡動作等による半導体チップの局所的な温度上昇に対する許容限界が低下するという問題が発生する。
この対策として、半導体チップの抵抗成分を増やすことなく熱容量を増加させるために、半導体チップの表面や裏面に形成される金属電極の厚膜化が行われている。例えば、半導体チップの電極上に金属板をはんだ付けすることにより、電極の厚膜化が行なわれたり（例えば、特許文献１参照）、スパッタ法やめっき法により半導体チップの電極上に金属層を成膜することにより電極の厚膜化が行われている（例えば、特許文献２、３参照）。
しかしながら、半導体チップの電極を厚くすれば、それだけ製造コストが増大する。特に、特許文献１のように半導体チップの電極上に金属板を設置する方法では、金属板を設置する工程の追加による工程数の増加、電極と金属板とを接合する接合材料による冷却効率の低下等が問題となる。
そこで、本発明は、半導体チップの金属電極の膜厚を抑制しつつ高い放熱効率が得られる半導体チップ、半導体装置およびそれらの製造方法の提供を目的とする。
本発明の第１の態様は、膜厚方向に電流が流れる電力用の半導体チップであって、
表面と裏面とを有する半導体基板と、
半導体基板の表面上に設けられた表面電極と、を含み、
表面電極は、
半導体基板の上に形成された第１金属電極と、
第１金属電極の上に形成され、表面が粗面化された第２金属電極と、を含むことを特徴とする半導体チップである。
表面と裏面とを有する半導体基板と、
半導体基板の表面上に設けられた表面電極と、を含み、
表面電極は、
半導体基板の上に形成された第１金属電極と、
第１金属電極の上に形成され、表面が粗面化された第２金属電極と、を含むことを特徴とする半導体チップである。
本発明の第２の態様は、上述の半導体チップが、実装基板上に固定され、
半導体チップの第２金属電極の上にワイヤ配線が接合されたことを特徴とする半導体装置である。
半導体チップの第２金属電極の上にワイヤ配線が接合されたことを特徴とする半導体装置である。
本発明の第３の態様は、
表面と裏面とを有する半導体基板を準備する工程と、
半導体基板の表面上に第１金属電極を形成する工程と、
半導体基板の表面上に絶縁膜を形成し、第１金属電極の表面が露出するように絶縁膜に開口部を形成する工程と、
保持金属にメッシュ板が取り付けられた治具を準備する工程と、
メッシュ板が開口部の中に入るように半導体基板の上に治具を取り付ける工程と、
半導体基板と治具とを無電解めっき液に浸漬し、第１金属電極の上にメッシュ板をめっき金属で接合し、一方で、保持金属を無電解めっき液に溶かして除去する工程と、
半導体基板をダイシングして、半導体チップに分割する工程と、を含む半導体チップの製造方法である。
表面と裏面とを有する半導体基板を準備する工程と、
半導体基板の表面上に第１金属電極を形成する工程と、
半導体基板の表面上に絶縁膜を形成し、第１金属電極の表面が露出するように絶縁膜に開口部を形成する工程と、
保持金属にメッシュ板が取り付けられた治具を準備する工程と、
メッシュ板が開口部の中に入るように半導体基板の上に治具を取り付ける工程と、
半導体基板と治具とを無電解めっき液に浸漬し、第１金属電極の上にメッシュ板をめっき金属で接合し、一方で、保持金属を無電解めっき液に溶かして除去する工程と、
半導体基板をダイシングして、半導体チップに分割する工程と、を含む半導体チップの製造方法である。
本発明の第４の態様は、
上述の方法により半導体チップを作製する工程と、
半導体チップを実装基板の上に固定する工程と、
半導体チップの第２金属電極に、ワイヤ電極を超音波ボンディングする工程と、
半導体チップを樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法である。
上述の方法により半導体チップを作製する工程と、
半導体チップを実装基板の上に固定する工程と、
半導体チップの第２金属電極に、ワイヤ電極を超音波ボンディングする工程と、
半導体チップを樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法である。
本発明によれば、金属電極の表面が粗面化され表面積が増加するため、放熱効率が大きくなり、金属電極の膜厚を抑えながら短絡耐量を向上させることができる。
また、本発明の製造方法によれば、金属電極の作製時間および作製に必要な材料を減らすことができ、製造コストの低減が可能となる。
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる半導体装置の断面図である。半導体装置１００は、例えばＩＧＢＴやパワーＭＯＳＦＥＴのような電力用の半導体チップ１０を含む。半導体チップ１０は、例えばシリコンやＳｉＣからなり、表面と裏面とを有する半導体基板１を含む。半導体基板１の表面上には、表面電極２が設けられている。
図１は、全体が１００で表される、本発明の実施の形態１にかかる半導体装置の断面図である。半導体装置１００は、例えばＩＧＢＴやパワーＭＯＳＦＥＴのような電力用の半導体チップ１０を含む。半導体チップ１０は、例えばシリコンやＳｉＣからなり、表面と裏面とを有する半導体基板１を含む。半導体基板１の表面上には、表面電極２が設けられている。
表面電極２は、半導体基板１に接するように設けられた第１金属電極１１と、その上に設けられた第２金属電極１２からなる。第１金属電極１１は、例えばアルミニウム、アルミニウム−シリコン合金、アルミニウム−銅合金等からなる。第２金属電極１２は、例えば銅や銅合金からなる。第２金属電極１２の表面は粗面化されており、第１金属電極１１の表面（第１金属電極１１と第２金属電極１２の界面）より表面粗さが大きくなっている。第２金属電極１２の上には、例えば銅のワイヤ配線９が接続されている。ここで、表面粗さは原子間力顕微鏡や白色干渉計、レーザ顕微鏡で計測できる算術平均高さ等で定義される。
半導体チップ１０は、更に、半導体基板１の表面を覆うように絶縁膜３が設けられている。絶縁膜３は、例えば酸化シリコン、窒化シリコン、ポリイミド等からなり、単層膜でも積層膜でも良い。
半導体チップ１０は、実装基板８の上に、接合材７で取り付けられる。実装基板８には、例えば銅のリードフレームや、絶縁物を銅箔で挟んだ銅ベース板が用いられる。接合材７には、錫を主成分とする半田や、銀ペースト、焼結銀等が用いられる。
実装基板８に取り付けられた半導体チップ１０は、封止材料（図示せず）により封止される。封止材料には、例えばエポキシ樹脂やシリコーン樹脂のような樹脂の他、シリコーンゲルやゴム等を用いても良い。
図２は、半導体チップ１０がＩＧＢＴの場合の、半導体チップ１０の断面図である。ここでは、半導体チップ１０がＩＧＢＴの場合について説明するが、パワーＭＯＳＦＥＴ等の他のデバイスでも良い。
図２に示す半導体チップ１０では、例えばシリコンからなるｎ型の半導体基板１の表面側に、イオン注入および熱処理により、ｐベース領域３０が設けられている。ｐベース領域３０の表面側には、ｎ＋ソース領域３１と、ｎ＋ソース領域３１を貫通して半導体基板１に到達するトレンチ３８が設けられる。トレンチ３８の内壁は、例えば酸化シリコンからなるゲート酸化膜３２で覆われ、その中に例えばポリシリコンからなるゲート電極３３が埋め込まれている。
隣り合うｎ＋ソース領域３１の間には、ｐ＋ボディ領域３４が設けられている。半導体基板１の上には、これを覆うように、例えばＢＰＴＥＯＳやＢＰＳＧからなる層間絶縁膜３５が設けられている。また、層間絶縁膜３５の上には、これを覆うように、第１金属電極１１が設けられている。第１金属電極１１は、層間絶縁膜３５に設けられたコンタクトホール３９を介して、ｐ＋ボディ領域３４およびｎ＋ソース領域３１と電気的に接続されている。
なお、半導体基板１と第１金属電極１１との間の相互拡散を防止するために、半導体基板１と第１金属電極１１との間にバリア電極（図示せず）を形成してもよい。バリア電極は、チタン、タングステン、タンタルまたはそれらの合金からなり、単層膜でも積層膜でも良い。
半導体基板１の裏面側には、イオン注入およびレーザーアニールにより、ｎバッファ領域３６およびｐコレクタ領域３７が設けられている。また、ｐコレクタ領域３７の上には、コレクタ電極となる裏面電極５が設けられている。
本発明の実施の形態１にかかる半導体装置１００では、第２金属電極１２の表面が粗面化されることにより、表面積が増加する。この結果、第２金属電極１２から封止樹脂への放熱効率が大きくなる。特に、図７を参照しながら後述するように、半導体チップ１０が短絡することによりに発生する熱が、半導体チップ１０から封止樹脂に逃げやすくなる。
このため、例えば、表面電極と裏面電極との間で膜厚方向（半導体基板の表面に略垂直な方向）に電流を流す電力用の半導体チップにおいて、短絡動作等による半導体チップの局所的な温度上昇に対する許容限界を向上させることができる。
次に、本発明の実施の形態１にかかる半導体装置１００の製造方法について説明する。まず、半導体基板１を準備し、例えば図２に示すような半導体チップ１０（第２金属電極１２を含まず）を作製する。半導体チップ１０の作製には、イオン注入やアニール等の一般的な半導体デバイスの製造プロセスが用いられる。図２では、半導体チップ１０はＩＧＢＴであるが、パワーＭＯＳＦＥＴ等でも良い。
次に、無電解めっき法を用いて、第２金属電極１２を第１金属電極１１の上に形成する。無電解めっきに先立って、無電解めっき液による裏面電極５へのダメージを防ぐために、裏面電極５の上に保護材を設ける。保護材には、例えば無電解めっき液を透過しない保護テープまたは保護レジスト等が用いられる。
次に、第１金属電極１１の表面を洗浄し、酸化膜や有機物、異物等を除去する。洗浄には、例えば溶液による洗浄やプラズマ処理が用いられる。
第１金属電極１１は、例えばアルミニウム、アルミニウム−シリコン合金、アルミニウム−銅合金のようなアルミニウムが主成分の金属であるため、このままでは銅の無電解めっきができない。このため、ジンケート浴に浸漬してアルミニウムと亜鉛とを置換するジンケート処理を行う。具体的には、半導体基板１の表面に、第１金属電極１１の表面が露出するように絶縁膜３を形成し、この絶縁膜３をマスクに用いて第１金属電極１１の表面をジンケート処理する。これにより、第１金属電極１１の表面が亜鉛で置換される。
次に、第２金属電極１２の無電解めっきのために、図３に示すような治具２０を準備する。治具２０は、グリッド状の保持金属２１と、保持金属２１に取り付けられた、金属線を編んだ網状のメッシュ板２２からなる。保持金属２１の材料は、標準酸化還元電位が、銅よりも大きく（いわゆる貴であり）、亜鉛よりも小さい（いわゆる卑である）金属が選ばれ、例えば、クロム、錫、鉄等の金属が好ましい。また、メッシュ板２２の材料は、例えば銅からなり、銅の細線が網状に編まれたものが好ましい。
図４は、無電解めっき後の半導体基板１の平面図である。複数の半導体チップ１０が、ウエハ状の半導体基板１の上に形成されている。治具２０は、無電解めっき時に半導体基板１の上に配置された場合に、メッシュ板２２が第１金属電極１１の上に配置されるように、メッシュ板２２が保持金属２１に固定されている。
図５は、半導体基板１の上に治具２０を固定した場合の、半導体チップ１０の断面図である。半導体基板１の表面は絶縁膜３で覆われ、第１金属電極１１の上の、第２金属電極１２が形成される部分が開口されて、第１金属電極１１の表面が露出している。そしてこの開口部にメッシュ板２２が入るように、半導体基板１の上に治具２０が取り付けられる。
このように、第１金属電極１１にメッシュ板２２が接触するように、半導体基板１に治具２０を取り付けた状態で、半導体基板１と治具２０を無電解めっき液に浸漬する。無電解めっき液には、例えば硫酸銅浴を用い、約６０〜８０℃に保持する。無電解めっき工程では、第１金属電極１１の表面と、メッシュ板２２の双方に銅が析出し、両者が結合して、銅からなる第２金属電極１２を形成する。一方、保持金属２１は無電解めっき液に溶け出し、無電解めっき工程の終了時には消滅する。なお、保持金属２１は全て溶けることが好ましいが、メッシュ板２２から離れるのであれば、一部が残っても良い。また、保持金属２１は図３のようなグリッド形状以外の形状でも構わない。
無電解めっき工程により、図４に示すように、各半導体チップ１０の上に第２金属電極１２が形成される。無電解めっき工程では、第１金属電極１１の上にメッシュ板２２が結合されて第２金属電極１２が形成されるため、第２金属電極１２の表面は、第１金属電極１１の表面に比較して粗くなり、粗面化される。また、メッシュ板２２を取り込むように第２金属電極１２が形成されるため、例えばスパッタ法や蒸着法で第２金属電極１２を形成する場合に比較して、第２金属電極１２の作製時間が大幅に短縮できる。なお、第２金属電極１２として膜厚の大きな銅めっき膜を形成しても、無電解めっき工程の前後で半導体チップ１０の反りは殆ど変わらない。
次に、無電解めっき工程の終了後、半導体基板１の裏面から保護材（図示せず）を除去し、代わりに半導体基板１の裏面にダイシングテープ（図示せず）を貼り付ける。
次に、ダイシングソーまたはレーザ光を用いてダイシング工程を行い、半導体基板１から、各半導体チップ１０を切り出す。
次に、切り出した半導体チップ１０を、接合材７を用いて、実装基板８の上に接合する。実装基板８は、銅のリードフレームや銅のベース板であり、半導体チップ１０の裏面電極５が、実装基板８の、この銅の部分に半田等の接合材７で接合される。接合工程では、通常、半導体チップ１０が加熱されるため、第２金属電極１２の酸化を防止するために、接合工程は還元雰囲気で行われることが好ましい。なお、接合工程を還元雰囲気で行わず、第２金属電極１２の表面が酸化される場合は、これを除去する工程を行えば良い。
次に、超音波ワイヤボンディング法で、第２金属電極１２の表面にワイヤ配線６を接合する。ワイヤ配線６は、例えばアルミニウム、銅、またはこれらの合金からなる。半導体チップ１０の第２金属電極１２が銅の場合は、銅のワイヤ配線６を用いることが好ましい。ワイヤ配線６の材料に銅を用いることにより、配線の強度が向上し、温度変化の大きな動作環境での接合の信頼性が上がり、短絡耐量の向上が可能となる。なお、ワイヤ配線６は、多品種少量生産に適している。
最後に、エポキシ樹脂等の封止樹脂（図示せず）で半導体チップ１０を埋め込み封止する。以上の工程で、本発明の実施の形態１にかかる半導体装置１００が完成する。
なお、上述の製造方法では、半導体基板１の表面に第１金属電極１１を形成した後に、半導体基板１を裏面から研磨して所定の膜厚にし、続いて半導体基板１の裏面に裏面電極５を形成し、その後に無電解めっきで第２金属電極１２を形成しているが、半導体基板１を研削する前、または裏面電極５を形成する前に、第２金属電極１２を無電解めっきで形成しても良い。特に、半導体基板１の研磨前に第２金属電極１２を形成する場合、半導体基板１が厚いため、取り扱いが容易になる。また、無電解めっきを、裏面電極５の形成前に行う場合、裏面電極５を覆う保護材を設ける工程が不要となる。
また、上述の製造方法では、第１金属電極１１のジンケート処理は、絶縁膜３をマスクに用いて行ったが、第１金属電極１１の形成時に、例えばアルミニウムからなる第１金属電極１１の表面に、銅や亜鉛の膜を形成しても良い。かかる方法を用いることにより、薬液を用いたジンケート処理工程を省略できる。
図６は、全体が２００で表される、従来の半導体装置の断面図であり、図６中、図１と同一符合は、同一または相当箇所を示す。従来の半導体装置１００では、第２金属電極１２の表面は平坦であるが、本発明の実施の形態１にかかる半導体装置１００では、第２金属電極１２の表面は粗面化されている。
図７は、従来の半導体装置２００と、本発明の実施の形態１にかかる半導体装置１００との、短絡耐量の計算結果を示す。図７において、横軸は、第２金属電極１２の膜厚を、縦軸は、短絡耐量を示す。ここで、表面が粗面化された第２金属電極１２の膜厚は、凹部と凸部を平均した膜厚で示す。また、短絡耐量は、半導体装置に接続されていた負荷がトラブル等により短絡した場合、負荷に蓄えられていたエネルギーが半導体装置に逆流しても半導体装置が壊れない最大耐量と定義される。
図７から分かるように、第２金属電極１２の膜厚が０μｍから大きくなるにつれて短絡耐量は増加し、所定の膜厚以上で一定になる（飽和する）。即ち、従来の半導体装置２００では、膜厚が約２０μｍ以上で一定となり、一方、本発明にかかる半導体装置１００では、約１０μｍ以上で一定となる。
このように、短絡耐量が一定値となる（飽和する）第２金属電極１２の膜厚は、本発明にかかる半導体装置２００の方が、従来の半導体装置１００より小さくなる。これは、第２金属電極１２の表面粗さが大きくなると、表面の凹凸が大きくなり、表面積が増加する。そして、短絡時に発生する熱が半導体チップ１０から封止樹脂に逃げやすくなるためである。この結果、本発明の半導体装置１００では、一定の（飽和した）短絡耐量を得るための、第２金属電極１２を形成するための時間や材料を減らすことができ、製造コストの低減が可能となる。
半導体装置１００の製造方法では、治具２０に代えて、図８に平面図に示すような治具２５を用いても構わない。図８に示す治具２５では、治具２０と同様に、保持金属２１に例えば銅からなるメッシュ板２６が取り付けられている。メッシュ板２６は、複数の孔部２８がマトリックス状に形成された金属箔２７からなる。金属箔２７は、例えば銅からなり、大きさや厚さは、形成する第２金属電極１２の厚さや表面粗さに応じて選択される。
図８の治具２５では、孔部２８は正方形としたが、円形や多角形等の他の形状であっても良い。また、孔部２８の大きさは均一で無くても良い。保持金属２１にメッシュ板２６が取り付けられる位置は、治具２０と同様、治具２５を半導体基板１の上に重ねて固定した場合に、第２金属電極１２が形成される位置（第１金属電極１１の表面が露出するように絶縁膜３に設けられた開口部の位置）である。
無電解めっき工程では、第１金属電極１１が形成された半導体基板１に対して、第１金属電極１１にメッシュ板２６が接触するように、治具２５が取り付けられる。治具２５を取り付けた状態で、半導体基板１は無電解めっき液に浸漬され、第１金属電極１１の上に第２金属電極１２が形成される。第１金属電極１１の表面と、メッシュ板２６の双方に銅が析出し、両者が結合して、銅からなる第２金属電極１２が形成され、一方で保持金属２１は無電解めっき液に溶け出し消滅する。
図８に示す治具２５では、複数の孔部２８が設けられた金属箔２７をメッシュ板２６に用いることにより、金属箔２７の厚さや、孔部２８の形状、数、位置を自由に設定することができ、形成する第２金属電極１２の厚さや表面粗さの制御がより容易になる。
実施の形態２．
図９は、本発明の実施の形態２にかかる半導体チップ１０の平面図であり、図１０は、図９の半導体チップ１０をＡ−Ａ方向に見た場合の断面図である。図９、１０中、図１と同一符合は、同一または相当箇所を示す。
図９は、本発明の実施の形態２にかかる半導体チップ１０の平面図であり、図１０は、図９の半導体チップ１０をＡ−Ａ方向に見た場合の断面図である。図９、１０中、図１と同一符合は、同一または相当箇所を示す。
本発明の実施の形態２にかかる半導体チップ１０では、第２金属電極１２の表面にワイヤ配線接合領域２４が設けられ、ワイヤ配線接合領域２４以外の部分が粗面化され、ワイヤ配線接合領域２４は平坦または表面粗さが小さくなっている。このように第２金属電極１２の表面に平坦または表面粗さが小さいワイヤ配線接合領域２４を形成し、このワイヤ配線接合領域２４にワイヤ配線６を接合することにより、ワイヤ配線６が凹凸のある面に接合されることによる、接合強度のばらつきを低減できる。一方で、図９からも分かるように、ワイヤ配線接合領域２４は、第２金属電極１２の表面積に対して占める面積が小さく、冷却性能は殆ど低下しない。
ワイヤ配線接合領域２４は、実施の形態１で述べた治具２０のメッシュの孔や治具２５の孔部２８を、ワイヤ配線接合領域２４を形成する部分に設けることにより形成できる。
なお、すべてのワイヤ配線接合領域２４に対して、ワイヤ配線６をボンディングする必要はなく、複数のワイヤ配線接合領域２４を形成し、必要なワイヤ配線接合領域２４を選択してワイヤ配線６をボンディングすれば良い。
１ 半導体基板、２ 表面電極、３ 絶縁膜、４ ゲート電極、５ 裏面電極、６ ワイヤ配線、７ 接合材、８ 実装基板、１０ 半導体チップ、１１ 第１金属電極、１２ 第２金属電極、２０ 治具、２１ 保持金属、２２ メッシュ板、２４ ワイヤ配線接合領域、２５ 治具、２６ メッシュ板、２７ 金属箔、２８ 孔部、３０ ｐベース領域、３１ ｎ＋ソース領域、３２ ゲート酸化膜、３３ ゲート電極、３４ ｐ＋のボディ領域、３５ 層間絶縁膜、３６ ｎバッファ領域、３７ ｐコレクタ領域、３８ トレンチ、３９ コンタクトホール、１００ 半導体装置。
Claims (13)
- 膜厚方向に電流が流れる電力用の半導体チップであって、
表面と裏面とを有する半導体基板と、
該半導体基板の表面上に設けられた表面電極と、を含み、
該表面電極は、
該半導体基板の上に形成された第１金属電極と、
該第１金属電極の上に形成され、表面が粗面化された第２金属電極と、を含むことを特徴とする半導体チップ。 - 上記第２金属電極の表面は、上記第１金属電極の表面より表面粗さが大きいことを特徴とする請求項１に記載の半導体チップ。
- 上記第２金属電極の表面が、ワイヤ配線接合領域を含み、
該ワイヤ配線接合領域は、該ワイヤ配線接合領域以外の領域より表面粗さが小さいことを特徴とする請求項１に記載の半導体チップ。 - 上記第１金属電極は、アルミニウムおよびアルミニウム合金から選択される本体金属と、該本体金属の表面に形成された亜鉛からなる表面金属とからなり、
上記第２金属電極は、銅および銅合金から選択される金属からなることを特徴とする請求項１に記載の半導体チップ。 - 請求項１〜４のいずれかに記載の半導体チップが、実装基板上に固定され、
該半導体チップの第２金属電極の上にワイヤ配線が接合されたことを特徴とする半導体装置。 - 上記ワイヤ配線は、銅からなることを特徴とする請求項５に記載の半導体装置。
- 更に、上記半導体チップが、樹脂封止されたことを特徴とする請求項５または６に記載の半導体装置。
- 表面と裏面とを有する半導体基板を準備する工程と、
該半導体基板の表面上に第１金属電極を形成する工程と、
該半導体基板の表面上に絶縁膜を形成し、該第１金属電極の表面が露出するように該絶縁膜に開口部を形成する工程と、
保持金属にメッシュ板が取り付けられた治具を準備する工程と、
該メッシュ板が該開口部の中に入るように該半導体基板の上に該治具を取り付ける工程と、
該半導体基板と該治具とを無電解めっき液に浸漬し、該第１金属電極の上に該メッシュ板をめっき金属で接合し、一方で、該保持金属を該無電解めっき液に溶かして除去する工程と、
該半導体基板をダイシングして、半導体チップに分割する工程と、を含むことを特徴とする半導体チップの製造方法。 - 上記第２金属電極は、銅および銅合金から選択される金属であり、
更に、該第２金属電極の表面に亜鉛膜を形成する工程を含むことを特徴とする請求項８に記載の製造方法。 - 上記メッシュ板は、網状に編んだ金属線、または孔部を設けた金属箔からなることを特徴とする請求項８に記載の製造方法。
- 上記保持金属は、標準酸化還元電位が銅より大きく亜鉛より小さい材料からなり、上記メッシュ板は銅からなり、上記無電解めっきで形成されるめっき金属は銅であることを特徴とする請求項８〜１０のいずれかに記載の製造方法。
- 上記保持金属は、クロム、鉄、錫からなるグループから選択される金属およびそれら合金であることを特徴とする請求項１１に記載の製造方法。
- 請求項８〜１２のいずれかに記載の方法により半導体チップを作製する工程と、
該半導体チップを実装基板の上に固定する工程と、
該半導体チップの第２金属電極に、ワイヤ電極を超音波ボンディングする工程と、
該半導体チップを樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117285A JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117285A JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017005100A true JP2017005100A (ja) | 2017-01-05 |
| JP6558969B2 JP6558969B2 (ja) | 2019-08-14 |
Family
ID=57752312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015117285A Active JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6558969B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152318B2 (en) | 2017-11-22 | 2021-10-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method of semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164329A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | 半導体装置 |
| JPH08222626A (ja) * | 1995-02-09 | 1996-08-30 | Murata Mfg Co Ltd | 電極パッドの形成方法 |
| JP2000174050A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
| JP2006165515A (ja) * | 2004-11-11 | 2006-06-22 | Denso Corp | 半導体装置およびその製造方法 |
| JP2008098225A (ja) * | 2006-10-06 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
-
2015
- 2015-06-10 JP JP2015117285A patent/JP6558969B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164329A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | 半導体装置 |
| JPH08222626A (ja) * | 1995-02-09 | 1996-08-30 | Murata Mfg Co Ltd | 電極パッドの形成方法 |
| JP2000174050A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
| JP2006165515A (ja) * | 2004-11-11 | 2006-06-22 | Denso Corp | 半導体装置およびその製造方法 |
| JP2008098225A (ja) * | 2006-10-06 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152318B2 (en) | 2017-11-22 | 2021-10-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6558969B2 (ja) | 2019-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9666437B2 (en) | Method for manufacturing semiconductor device | |
| JP6264230B2 (ja) | 半導体装置 | |
| JP2008258499A (ja) | 電極構造及び半導体装置 | |
| JP2007019412A (ja) | 半導体装置およびその製造方法 | |
| JP2009111188A (ja) | 半導体装置 | |
| JP2007019215A (ja) | 半導体装置及びその製法 | |
| JP2015056532A (ja) | 半導体装置及びその製造方法 | |
| JP2017118060A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6456494B2 (ja) | 半導体装置の製造方法 | |
| JP6860334B2 (ja) | 半導体装置 | |
| JP3767585B2 (ja) | 半導体装置 | |
| US11538734B2 (en) | Power semiconductor package with highly reliable chip topside | |
| JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
| JP2005051084A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
| WO2017175426A1 (ja) | 電力用半導体装置 | |
| JP6579653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017076741A (ja) | 半導体装置およびその製造方法 | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP2015005583A (ja) | 半導体装置及びその製造方法 | |
| JP4962409B2 (ja) | 半導体装置及びその製法 | |
| JP2006100530A (ja) | 半導体装置とその製造方法 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6558969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |