JP2017076741A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017076741A
JP2017076741A JP2015204569A JP2015204569A JP2017076741A JP 2017076741 A JP2017076741 A JP 2017076741A JP 2015204569 A JP2015204569 A JP 2015204569A JP 2015204569 A JP2015204569 A JP 2015204569A JP 2017076741 A JP2017076741 A JP 2017076741A
Authority
JP
Japan
Prior art keywords
metal layer
electrode
semiconductor device
aluminum
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015204569A
Other languages
English (en)
Inventor
裕一郎 鈴木
Yuichiro Suzuki
裕一郎 鈴木
政良 多留谷
Masayoshi Taruya
政良 多留谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015204569A priority Critical patent/JP2017076741A/ja
Publication of JP2017076741A publication Critical patent/JP2017076741A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

【課題】高温動作時のアルミニウム電極の変形を抑え、かつワイヤ配線との間の抵抗も低く抑えることができ、また簡単な製造工程で製造できる電力用半導体装置を提供する。【解決手段】電力用の半導体装置が、表面と裏面とを有する半導体基板と、半導体基板の表面上に設けられた電極と、電極に接合されたワイヤ配線と、少なくとも電極を覆う封止材料と、を含み、電極は、アルミニウムを含有する金属からなる第1金属層と、第1金属層を覆い、チタンを含有する金属からなる第2金属層との積層構造を含み、ワイヤ配線は、第2金属層を貫通して第1金属層に接合される。【選択図】図1

Description

本発明は、電力用の半導体装置およびその製造方法に関し、特に、積層構造の表面電極を有する電力用の半導体装置およびその製造方法に関する。
電力変換等に用いられる電力用の半導体装置では、近年、より高い温度での動作が望まれる。これは、パワー半導体装置の定格電流を大きくすることにより半導体装置を小型化し、また、半導体装置を用いたモジュールの冷却機構を簡素化することにより、製造コストの低減を図るためである。
しかしながら、一般的な半導体装置に用いられるアルミニウム電極は、高温になると変形するという問題があった。例えば温度サイクルやパワーサイクル後にアルミニウム電極の表面が変形し、電気特性が悪化したり信頼性が低下するという問題があった。これに対して、例えばアルミニウム電極の表面にニッケル電極をめっき法により形成することで表面電極の変形が抑制されていた(例えば、特許文献1参照)。
特開2009−076703号公報
従来の方法のように、アルミニウム電極の上にめっき法を用いてニッケル電極を形成するには、ポリイミドやフォトレジストのような保護膜をパターニングして、アルミニウム電極の上に開口部を形成し、開口部内にニッケルを選択的にめっきする必要があった。このため、保護膜のパターニングのために、露光を用いた写真製版工程やマスクを用いた印刷工程等が追加として必要となり製造工程が複雑になり、製造コストが増大するという問題があった。また、アルミニウムの上にニッケルを形成するため、ワイヤ配線との間の電気抵抗が増加するという問題もあった。
そこで、本発明は、高温動作時のアルミニウム電極の変形を抑え、かつワイヤ配線との間の抵抗も低く抑えることができ、また簡単な製造工程で製造可能な電力用半導体装置の提供を目的とする。
本発明の1つの形態は、
電力用の半導体装置であって、
表面と裏面とを有する半導体基板と、
半導体基板の表面上に設けられた電極と、
電極に接合されたワイヤ配線と、
少なくとも電極を覆う封止材料と、を含み、
電極は、アルミニウムを含有する金属からなる第1金属層と、第1金属層を覆い、チタンを含有する金属からなる第2金属層との積層構造を含み、ワイヤ配線は、第2金属層を貫通して第1金属層に接合されたことを特徴とする半導体装置である。
また、本発明の他の形態は、
電力用の半導体装置の製造方法であって、
表面と裏面とを有する半導体基板を準備する工程と、
半導体基板の表面上に、アルミニウムを含有する第1金属層を堆積する工程と、
第1金属層の上に、チタンを含有する金属からなる第2金属層を堆積する工程と、
第2金属層の上にマスクを形成する工程と、
マスクを用いて、第1金属層と第2金属層との積層構造を含む電極を形成する工程と、
電極上に、ワイヤ配線を超音波振動法により接合する工程であって、ワイヤ配線が、第2金属層を突き抜けて第1金属層に接合される工程と、
少なくとも電極上に封止材料を配置する工程と、を含むことを特徴とする製造方法でもある。
以上のように、本発明の1つの形態では、高温動作による表面電極の変形を抑制するとともに、ワイヤ電極と表面電極とを低抵抗で接続でき、良好な電気特性を有し、信頼性の高い電力用半導体装置を提供できる。
また、本発明の他の形態では、比較的簡単な工程を用いて、低コストで、上述のような半導体装置を提供できる。
本発明の実施の形態1にかかる電力用の半導体装置の断面図である。 図1の電力用の半導体装置の部分拡大図である。 従来の電力用の半導体装置の断面図である。 温度サイクル後の(a)従来構造の表面電極と、(b)本発明の実施の形態1にかかる表面電極の、表面顕微鏡写真である。 温度サイクル後の(a)従来構造の表面電極と、(b)本発明の実施の形態1にかかる表面電極の、断面顕微鏡写真である。 表面電極とエポキシ樹脂との密着力を示すグラフである。 本発明の実施の形態2にかかる電力用の半導体装置の断面図である。
実施の形態1.
図1は、全体が100で表された、本発明の実施に形態1にかかる電力用の半導体装置の断面図である。半導体装置100は、例えばシリコンからなり、表面と裏面とを有する半導体基板1を含む。
半導体基板1の表面には、表面電極2が設けられている。表面電極2は、半導体基板1に接する第1金属層11と、第1金属層11に接する第2金属層12からなる。第1金属層11は、例えば、アルミニウム、アルミニウム−シリコン合金、またはアルミニウム−銅合金等のアルミニウム系金属からなる。一方、第2金属層12は、例えば、窒化チタンまたはチタンと窒化チタンとの積層構造からなる。第2金属層12の厚さは、第1金属層11の厚さより薄く、例えば第1金属層11の厚さは約2μm〜約6μm、第2金属層12の厚さは約5nm〜約50nmである。
表面電極2の上には、例えばアルミニウムからなるワイヤ配線6が接続されている。ワイヤ配線6は、第2金属層12を突き抜けて第1金属層11の表面に接続されている。
半導体基板1の表面上は、例えば、酸化シリコンや窒化シリコンからなる絶縁膜3が設けられ、絶縁膜3は、表面電極2の上で開口されている。
一方、半導体基板1の裏面上には、例えばチタン・ニッケル・金の積層膜からなる裏面電極5が設けられている(以上の構造を半導体チップ10と呼ぶ)。
半導体装置100では、半導体チップ10が実装基板8の上に、例えば鉛フリーはんだ、銀ペースト、焼結銀等の接合材7で接続される。
実装基板8の上には、例えばシリコーン製ゲル、ゴム等の絶縁物からなる封止樹脂(図示せず)が設けられ、半導体チップ10が封止される。
図2は、本発明の実施の形態1にかかる電力用の半導体チップ10の部分断面図であり、図1では省略した半導体チップ10の構成を示す。図2中、図1と同一符合は、同一または相当箇所を示す。半導体チップ10には、例えば、IGBTやパワーMOSFETが用いられるが、図2は、IGBTについて記載する。
半導体チップ10では、例えばシリコンからなるn型の半導体基板1中に、p型ベース領域30が形成される。p型ベース領域30の表面側には、n型ソース領域31が設けられる。n型ソース領域31の中央には、n型ソース領域31およびp型ベース領域30を貫通し、半導体基板1に達するトレンチが形成される。トレンチの内壁は、例えば酸化シリコンからなるゲート酸化膜32で覆われ、その中に例えば多結晶シリコンが充填されてゲート電極33を形成する。
隣り合うn型ソース領域31の間には、p型ボディ領域34が設けられている。p型ベース領域30の上には、例えば、BPTEOSやBPSGからなる層間絶縁膜35が設けられる。層間絶縁膜35には、p型ボディ領域34とn型ソース領域31の表面が露出するように開口部が設けられている。
層間絶縁膜35の上には、表面電極2が設けられている。表面電極2は開口部内に露出したp型ボディ領域34およびn型ソース領域31と、電気的に接続される。なお、図2には記載しないが、表面電極2は、第1金属層11と第2金属層からなる。
半導体基板1と第1金属層11との間には、第1金属層11の材料が半導体基板1中に拡散するのを防止するために、バリア電極を設けても良い。バリア電極は、例えばチタン、タングステン、タンタルまたはそれらの合金からなり、単層構造でも積層構造でも良い。
一方、半導体基板1の、p型ベース領域30と反対側には、n型バッファ領域36とp型コレクタ領域37が設けられ、p型コレクタ領域37の上には、裏面電極5が設けられている。
次に、本発明の実施の形態1にかかる電力用の半導体装置100の製造方法について説明する。製造方法では、まず、例えばn型シリコンからなり、表面と裏面とを有する半導体基板1を準備する。続いて、半導体基板1の表面側にp型ベース領域30をイオン注入および熱処理により形成する。
続いて、p型ベース領域30表面に、n型ソース領域31を形成し、n型ソース領域31の中央部に、n型ソース領域31およびp型ベース領域30を貫通し、半導体基板1に到達するトレンチを、フォトレジストを用いた写真製版およびドライエッチングにより形成する。
続いて、トレンチの内側表面を熱酸化してゲート酸化膜32を形成した後、ポリシリコンを埋め込んでゲート電極33を形成する。
続いて、p型ボディ領域34を形成する。その後、BPTEOSやBPSGからなる層間絶縁膜35を半導体基板1の表面上に形成した後、写真製版およびドライエッチングでパターニングし、コンタクトホールを形成する。コンタクトホールの中には、p型ボディ領域34およびn型ソース領域31の表面が露出している。
続いて、半導体基板1の表面側に、例えば、アルミニウム、アルミニウム−シリコン合金、またはアルミニウム−銅合金等のアルミニウム系金属からなる第1金属層11を、スパッタ法やCVD法を用いて堆積する。第1金属層11は、コンタクトホールの中のp型ボディ領域34およびn型ソース領域31に電気的に接続する。第1金属層11の厚さは約2μm〜約6μmである。
続いて、第1金属層11の上に、例えば、窒化チタンまたはチタンと窒化チタンとの積層構造からなる第2金属層12をスパッタ法やCVD法を用いて堆積する。第2金属層12の厚さは約5nm〜約50nmである。
ここで、第2金属層12は、半導体装置100の高温動作時の第1金属層11の変形を抑えるものであり、一定の厚さは必要である。一方で、第2金属層12の厚さが厚すぎると、ワイヤ配線6のボンディング時に、ワイヤ配線6が第2金属層12を突き破って第1金属層11と接合できない。このため、第2金属層12の厚さは、第1金属層11の変形を抑制できる範囲で、できるだけ薄いことが望ましい。
続いて、写真製版およびエッチングにより、第1金属層11と第2金属層12とを同時にパターニングして表面電極2を形成する。この場合、第2金属層12の厚さが第1金属層11の厚さに比較して非常に小さいため、第1金属層11に対するパターニング条件をそのまま適用できる。もちろん、第1金属層11と第2金属層12を、それぞれのパターニング条件でそれぞれパターニングしても良い。
続いて、表面電極2の上に例えばCVD法を用いて絶縁膜3を形成した後、これをパターニングして、表面電極2の表面を露出させる。絶縁膜3は、例えば、酸化シリコン膜や窒化シリコン膜の単層または積層からなる。
続いて、半導体基板1を、裏面から、所望の厚さになるまで研磨する。
続いて、半導体基板1の裏面側に、n型バッファ領域36およびp型コレクタ領域37を、イオン注入およびレーザーアニールを用いて順次形成する。
続いて、p型コレクタ領域37の上に、例えばスパッタ法や真空蒸着法を用いて、裏面電極5を形成する。裏面電極5は、例えばはんだで実装基板8に接合されるため、チタン、ニッケル、金の積層膜から形成することが好ましい。なお、はんだ以外の方法を用いる場合は、接合方法に合わせて裏面電極5の材料は適宜変更できる。
続いて、半導体基板1をダイシングし、それぞれの半導体チップ10に分割する。
続いて、接合材7を用いて、半導体チップ10を実装基板8の上に接合する。接合材7は、錫を主成分とするはんだ、銀ペースト、焼結銀等である。実装基板8には、銅リードフレームや、アルミナや窒化アルミニウム等のセラミックの絶縁物を銅箔で挟んだ銅ベース板等が用いられる。
続いて、半導体チップ10の表面電極2に、超音波振動法を用いてワイヤ配線6をワイヤボンディングする。ワイヤ配線6は、例えばアルミニウムやその合金からなる。上述のように、第2金属層12は第1金属層11に比較して薄いため、ワイヤボンディング時に、ワイヤ配線6は、第2金属層12を突き抜けて第1金属層11に接合される。つまり、ワイヤ配線6と接合していない部分の表面電極2の表面は第2金属層12であるが、ワイヤ配線6は第1金属層11と接合する。
これにより、チタン含有材料からなる第2金属層12が、アルミニウム含有材料からなる第1金属層11を覆うことで、高温下での第1金属層11の変形を防止できるとともに、抵抗率の低い第1金属層11にワイヤ配線6が直接接合されるため、接続抵抗が低く抑えられる。
最後に、半導体チップ10を封止するように、ゲル状のシリコーン、ゴム等の絶縁物からなる封止材料9が、実装基板8の上に充填される。封止材料9は、少なくとも金属電極2を封止する。
封止材料9として、ゲル状のシリコーンに代えて、エポキシ樹脂やシリコーン樹脂を用いて、トランスファーモールド成形やポッティング形成により封止しても良い。以上の工程で、本発明の実施の形態1にかかる半導体装置100が完成する。
図3は、特許文献1に記載された、従来構造の半導体装置500の断面図である。図3中、図1と同一符号は、同一または相当箇所を示す。半導体装置500では、第1金属層11を形成した後に、絶縁膜3を形成し、更に、絶縁膜3に対するめっき液からのダメージを防ぐためにポリイミド膜4を絶縁膜3に重なるように形成する。そして、第1金属層11の上に、めっき法を用いて第2金属層12を形成する。
ここで、ポリイミド膜4には感光性ポリイミドが使用され、写真製版技術を用いてパターニングする。インクジェット技術、印刷技術、ディスペンサ技術を用いて、直接パターニングしても良い。
このように、ポリイミド膜4の形成工程が必要となる特許文献1に記載された方法に比較して、本発明の実施の形態1にかかる方法では、ポリイミド膜4は不要であり、また第1金属層11と第2金属層12は同時にパターニングできるため、製造工程が簡略化され、製造コストの低減が可能となる。
次に、表面電極2が第1金属層11と第2金属層12からなる本発明の実施に形態1にかかる半導体装置100と、表面電極2が第2金属層12のみからなる従来構造の半導体装置について、温度サイクル試験を行った結果を示す。
温度サイクルは、−40℃で30分間、および175℃で30分間保持する工程を1サイクルとし、これを1000サイクル繰り返した。
図4は、温度サイクル後の(a)従来構造の表面電極と、(b)本発明の実施の形態1にかかる表面電極の、表面顕微鏡写真である。また、図5は、温度サイクル後の(a)従来構造の表面電極と、(b)本発明の実施の形態1にかかる表面電極の、断面顕微鏡写真である。図4、5において、(a)は、第1金属層11として5μmの厚さのアルミニウム−シリコン合金層を形成し、その上に第2金属層12は形成しない構造であり、(b)は、第1金属層11として5μmの厚さのアルミニウム−シリコン合金層を形成し、その上に第2金属層12として20nmの厚さの窒化チタン膜を形成した構造である。
図4、5から分かるように、温度サイクル後に、(a)では表面電極の表面に凹凸が発生しているのに対し、(b)では凹凸の発生が殆ど見られない(表面の起伏は、下部に層間絶縁膜35があるためである)。このように、表面に第2金属層12を設けることにより第1金属層11の変形を抑制できることがわかる。
このようなアルミニウム含有金属からなる電極の変形は、温度変化によりアルミニウムのグレインが肥大化し成長することにより発生すると考えられるが、第2金属層12を設けることによりアルミニウムのグレインは肥大化しても、変形が表面に現れることは抑制できる。これにより、表面電極の表面形状が変形することにより発生するワイヤ配線との接続不良等の電気特性の劣化を防止できる。
次に、図6は、封止樹脂にとしてエポキシ樹脂を用いた場合の、封止樹脂と表面電極との密着力を示す。表面電極は、左からアルミニウム−シリコン層(Al)、アルミニウム−シリコン層とその上の窒化チタン層の積層(Al/TiN)、およびアルミニウム−シリコン層とその上の窒化シリコン層(Al/GC)の積層の3種類を用いた。
密着力は、それぞれの材料からなる表面電極が形成されている半導体チップの上に、直径が5mmの筒状のエポキシ樹脂を接着した後、エポキシ樹脂に半導体チップの表面と水平方向の力を加え、エポキシ樹脂が剥離するときの力から算出した。
図6から分かるように、アルミニウム−シリコン膜(Al)に比較して、アルミニウム−シリコン膜上に窒化チタン膜を設ける(Al/TiN)ことにより、窒化シリコン膜を設けた場合(Al/GC)と同等レベルまで密着力が向上することが分かった。このため、アルミニウム−シリコン膜上に窒化チタン膜を設ける(Al/TiN)ことにより、表面電極2と封止材料9との間での剥離に起因する、ワイヤ配線6の引き剥しを防止し、信頼性を向上させることができる。
以上で述べたように、本発明の実施の形態1にかかる電力用の半導体装置100では、表面電極2が、アルミニウム等からなる第1金属層11と、その上に設けられたチタン等からなる第2金属層12の積層構造からなるため、高温動作による表面電極2の変形を抑制でき、電気的特性の劣化を防止し、信頼性の向上を図ることができる。
また、このような積層構造の表面電極2は、第2金属層12が第1金属層11に比較して薄いため、比較的簡単な工程で電極のパターニングが可能である。
また、第2金属層12は第1金属層11に比較して薄いため、ワイヤボンディング時に、ワイヤ配線6は、第2金属層12を突き抜けて第1金属層11に接合され接続抵抗を低くできる。
更に、表面電極をアルミニウム等からなる第1金属層11とチタン等からなる第2金属層12の積層構造とすることで、表面電極と封止樹脂との間の剥離を抑制し、信頼性を向上させることができる。
実施の形態2.
図7は、全体が200で表される、本発明の実施の形態2にかかる電力用半導体装置の断面図である。図7中、図1と同一符合は、同一または相当箇所を示す。
半導体装置200では、表面電極が、第1金属層11、第2金属層12、第3金属層13、および第4金属層14の4層構造となっている。第1金属層11と第3金属層13は、例えば、アルミニウム、アルミニウム−シリコン合金、またはアルミニウム−銅合金等のアルミニウム系金属からなるが、互いに組成が異なっても良い。また、厚さは約2μm〜約6μmであるが、互いに厚さが異なっても良い。
一方、第2金属層12と第4金属層14は、例えば、窒化チタンまたはチタンと窒化チタンとの積層構造からなるが、互いに組成や構造が異なっても良い。まや。厚さは、約5nm〜約50nmであるが、互いに厚さが異なっても良い。
第2金属層12と第4金属層14の厚さの合計は、第1金属層11と第3金属層13の厚さの合計より薄くなる。
第1金属層11〜第4金属層14は、例えばスパッタ法やCVD法を用いて、連続して形成しても良いが、例えば第1金属層11と第2金属層12、および第3金属層13と第4金属層14に分けて形成しても良い。また、第1金属層11〜第4金属層14は、同時にパターニングすることが好ましいが、複数の工程に分けてパターニングしても構わない。
ワイヤ配線6は、第4金属層14を突き抜けて第3金属層13に接合される。つまり、ワイヤ配線6と接合していない部分の表面電極2の表面は第4金属層14であるが、ワイヤ配線6は第1金属層11に接合される。
このように、表面電極を4層構造にすることにより、例えば上述の温度サイクル試験を行った場合に、第1金属層11と第3金属層13のグレインサイズの成長が小さくなり、第4金属層14がより薄くても第3金属層13の変形を抑制することが可能となる。
なお、半導体装置200では表面電極を4層構造としたが、同様の積層構造の繰り返しからなる6層構造、8層構造等としても良い。
1 半導体基板、2 表面電極、3 絶縁膜、4 ポリイミド膜、5 裏面電極、6 ワイヤ配線、7 接合材、8 実装基板、10 半導体チップ、11 第1金属層、12 第2金属層、13 第3金属層、14 第4金属層、100、200 半導体装置。

Claims (6)

  1. 電力用の半導体装置であって、
    表面と裏面とを有する半導体基板と、
    該半導体基板の表面上に設けられた電極と、
    該電極に接合されたワイヤ配線と、
    少なくとも該電極を覆う封止材料と、を含み、
    該電極は、アルミニウムを含有する金属からなる第1金属層と、該第1金属層を覆い、チタンを含有する金属からなる第2金属層との積層構造を含み、該ワイヤ配線は、該第2金属層を貫通して該第1金属層に接合されたことを特徴とする半導体装置。
  2. 上記電極は、複数の上記積層構造を含むことを特徴とする請求項1に記載の半導体装置。
  3. 上記第1金属層の厚さは、2μmから6μmの範囲内であり、上記第2金属層の厚さは、5nm〜50nmの範囲内であることを特徴とする請求項1または2に記載の半導体装置。
  4. 上記封止材料は、シリコーン樹脂またはエポキシ樹脂であることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
  5. 電力用の半導体装置の製造方法であって、
    表面と裏面とを有する半導体基板を準備する工程と、
    該半導体基板の表面上に、アルミニウムを含有する第1金属層を堆積する工程と、
    該第1金属層の上に、チタンを含有する金属からなる第2金属層を堆積する工程と、
    該第2金属層の上にマスクを形成する工程と、
    該マスクを用いて、該第1金属層と該第2金属層との積層構造を含む電極を形成する工程と、
    該電極上に、ワイヤ配線を超音波振動法により接合する工程であって、該ワイヤ配線が、該第2金属層を突き抜けて該第1金属層に接合される工程と、
    少なくとも該電極上に封止材料を配置する工程と、を含むことを特徴とする製造方法。
  6. 上記第2金属層および上記第1金属層のパターニング工程は、上記マスクを用いて、該第2金属層と該第1金属層を同時にパターニングする工程である請求項5に記載の製造方法。
JP2015204569A 2015-10-16 2015-10-16 半導体装置およびその製造方法 Pending JP2017076741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015204569A JP2017076741A (ja) 2015-10-16 2015-10-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015204569A JP2017076741A (ja) 2015-10-16 2015-10-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017076741A true JP2017076741A (ja) 2017-04-20

Family

ID=58551573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015204569A Pending JP2017076741A (ja) 2015-10-16 2015-10-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2017076741A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121116B2 (en) * 2019-01-18 2021-09-14 Mitsubishi Electric Corporation Manufacturing method of power semiconductor device, power semiconductor device, and power converter
WO2024014149A1 (ja) * 2022-07-15 2024-01-18 ローム株式会社 電子部品および電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121116B2 (en) * 2019-01-18 2021-09-14 Mitsubishi Electric Corporation Manufacturing method of power semiconductor device, power semiconductor device, and power converter
US11894337B2 (en) 2019-01-18 2024-02-06 Mitsubishi Electric Corporation Manufacturing method of power semiconductor device, power semiconductor device, and power converter
WO2024014149A1 (ja) * 2022-07-15 2024-01-18 ローム株式会社 電子部品および電子モジュール

Similar Documents

Publication Publication Date Title
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP4916444B2 (ja) 半導体装置の製造方法
JP4973761B2 (ja) 半導体装置
CN100440467C (zh) 半导体芯片及其制造方法、和半导体装置
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
JP2017201659A (ja) 電子部品およびその製造方法
TWI594369B (zh) 與互補式金屬氧化物半導體相容的晶圓接合層及製程
JP2007019412A (ja) 半導体装置およびその製造方法
JP4828537B2 (ja) 半導体装置
WO2010035375A1 (ja) 半導体装置及びその製造方法
JP2007019215A (ja) 半導体装置及びその製法
JP2018049938A (ja) 半導体装置
JP2017076741A (ja) 半導体装置およびその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2014003081A (ja) 半導体装置及びその製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2004063804A (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP6558969B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
CN110690119A (zh) 半导体装置及半导体装置的制造方法
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331