JP2017076741A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2017076741A JP2017076741A JP2015204569A JP2015204569A JP2017076741A JP 2017076741 A JP2017076741 A JP 2017076741A JP 2015204569 A JP2015204569 A JP 2015204569A JP 2015204569 A JP2015204569 A JP 2015204569A JP 2017076741 A JP2017076741 A JP 2017076741A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode
- semiconductor device
- aluminum
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
電力用の半導体装置であって、
表面と裏面とを有する半導体基板と、
半導体基板の表面上に設けられた電極と、
電極に接合されたワイヤ配線と、
少なくとも電極を覆う封止材料と、を含み、
電極は、アルミニウムを含有する金属からなる第1金属層と、第1金属層を覆い、チタンを含有する金属からなる第2金属層との積層構造を含み、ワイヤ配線は、第2金属層を貫通して第1金属層に接合されたことを特徴とする半導体装置である。
電力用の半導体装置の製造方法であって、
表面と裏面とを有する半導体基板を準備する工程と、
半導体基板の表面上に、アルミニウムを含有する第1金属層を堆積する工程と、
第1金属層の上に、チタンを含有する金属からなる第2金属層を堆積する工程と、
第2金属層の上にマスクを形成する工程と、
マスクを用いて、第1金属層と第2金属層との積層構造を含む電極を形成する工程と、
電極上に、ワイヤ配線を超音波振動法により接合する工程であって、ワイヤ配線が、第2金属層を突き抜けて第1金属層に接合される工程と、
少なくとも電極上に封止材料を配置する工程と、を含むことを特徴とする製造方法でもある。
図1は、全体が100で表された、本発明の実施に形態1にかかる電力用の半導体装置の断面図である。半導体装置100は、例えばシリコンからなり、表面と裏面とを有する半導体基板1を含む。
図7は、全体が200で表される、本発明の実施の形態2にかかる電力用半導体装置の断面図である。図7中、図1と同一符合は、同一または相当箇所を示す。
Claims (6)
- 電力用の半導体装置であって、
表面と裏面とを有する半導体基板と、
該半導体基板の表面上に設けられた電極と、
該電極に接合されたワイヤ配線と、
少なくとも該電極を覆う封止材料と、を含み、
該電極は、アルミニウムを含有する金属からなる第1金属層と、該第1金属層を覆い、チタンを含有する金属からなる第2金属層との積層構造を含み、該ワイヤ配線は、該第2金属層を貫通して該第1金属層に接合されたことを特徴とする半導体装置。 - 上記電極は、複数の上記積層構造を含むことを特徴とする請求項1に記載の半導体装置。
- 上記第1金属層の厚さは、2μmから6μmの範囲内であり、上記第2金属層の厚さは、5nm〜50nmの範囲内であることを特徴とする請求項1または2に記載の半導体装置。
- 上記封止材料は、シリコーン樹脂またはエポキシ樹脂であることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 電力用の半導体装置の製造方法であって、
表面と裏面とを有する半導体基板を準備する工程と、
該半導体基板の表面上に、アルミニウムを含有する第1金属層を堆積する工程と、
該第1金属層の上に、チタンを含有する金属からなる第2金属層を堆積する工程と、
該第2金属層の上にマスクを形成する工程と、
該マスクを用いて、該第1金属層と該第2金属層との積層構造を含む電極を形成する工程と、
該電極上に、ワイヤ配線を超音波振動法により接合する工程であって、該ワイヤ配線が、該第2金属層を突き抜けて該第1金属層に接合される工程と、
少なくとも該電極上に封止材料を配置する工程と、を含むことを特徴とする製造方法。 - 上記第2金属層および上記第1金属層のパターニング工程は、上記マスクを用いて、該第2金属層と該第1金属層を同時にパターニングする工程である請求項5に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204569A JP2017076741A (ja) | 2015-10-16 | 2015-10-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204569A JP2017076741A (ja) | 2015-10-16 | 2015-10-16 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017076741A true JP2017076741A (ja) | 2017-04-20 |
Family
ID=58551573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204569A Pending JP2017076741A (ja) | 2015-10-16 | 2015-10-16 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017076741A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11121116B2 (en) * | 2019-01-18 | 2021-09-14 | Mitsubishi Electric Corporation | Manufacturing method of power semiconductor device, power semiconductor device, and power converter |
WO2024014149A1 (ja) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | 電子部品および電子モジュール |
-
2015
- 2015-10-16 JP JP2015204569A patent/JP2017076741A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11121116B2 (en) * | 2019-01-18 | 2021-09-14 | Mitsubishi Electric Corporation | Manufacturing method of power semiconductor device, power semiconductor device, and power converter |
US11894337B2 (en) | 2019-01-18 | 2024-02-06 | Mitsubishi Electric Corporation | Manufacturing method of power semiconductor device, power semiconductor device, and power converter |
WO2024014149A1 (ja) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | 電子部品および電子モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP4916444B2 (ja) | 半導体装置の製造方法 | |
JP4973761B2 (ja) | 半導体装置 | |
CN100440467C (zh) | 半导体芯片及其制造方法、和半导体装置 | |
US20060081996A1 (en) | Semiconductor device having aluminum electrode and metallic electrode | |
JP2017201659A (ja) | 電子部品およびその製造方法 | |
TWI594369B (zh) | 與互補式金屬氧化物半導體相容的晶圓接合層及製程 | |
JP2007019412A (ja) | 半導体装置およびその製造方法 | |
JP4828537B2 (ja) | 半導体装置 | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
JP2007019215A (ja) | 半導体装置及びその製法 | |
JP2018049938A (ja) | 半導体装置 | |
JP2017076741A (ja) | 半導体装置およびその製造方法 | |
JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JP2014003081A (ja) | 半導体装置及びその製造方法 | |
JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
US11538734B2 (en) | Power semiconductor package with highly reliable chip topside | |
JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
JP6868455B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2004063804A (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
JP2011193007A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
CN110690119A (zh) | 半导体装置及半导体装置的制造方法 | |
JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200331 |