JP3434793B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3434793B2
JP3434793B2 JP2000300281A JP2000300281A JP3434793B2 JP 3434793 B2 JP3434793 B2 JP 3434793B2 JP 2000300281 A JP2000300281 A JP 2000300281A JP 2000300281 A JP2000300281 A JP 2000300281A JP 3434793 B2 JP3434793 B2 JP 3434793B2
Authority
JP
Japan
Prior art keywords
connecting portion
connection
bridge
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000300281A
Other languages
English (en)
Other versions
JP2002110731A (ja
Inventor
淳也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000300281A priority Critical patent/JP3434793B2/ja
Priority to US09/960,380 priority patent/US6653729B2/en
Priority to TW090124019A priority patent/TW518699B/zh
Priority to KR10-2001-0060089A priority patent/KR100477929B1/ko
Priority to CNB011416408A priority patent/CN1165980C/zh
Publication of JP2002110731A publication Critical patent/JP2002110731A/ja
Application granted granted Critical
Publication of JP3434793B2 publication Critical patent/JP3434793B2/ja
Priority to US10/660,753 priority patent/US6815325B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、チップテスト時のプロービン
グによるボンディングパッド部のクラックの発生を防ぐ
と共に、ボンディング時のパッド剥がれを防止する新規
な半導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来より、ボンディングパッドと層間絶
縁膜との間で剥がれが生じ、組立歩留が低下するという
問題があった。
【０００３】このような問題を解決するために、図７に
示すように、複数の配線層を用いて形成したメタルパッ
ドを多数の孔６１を用いて接続し、ボンディングパッド
６２と層間絶縁膜の間で剥がれを防止するという手法が
採用されている。しかしながら、この手法では、孔と孔
とは設計上ある最小間隔に制限されるため、メタルパッ
ド間を接続する孔の面積には限度がある。特に、チップ
に搭載する機能の増加に伴い、信号線を取り出すための
ピン数は増加し、このため、ボンディングパッドの面積
は、縮小する傾向にある。ボンディングパッドの面積が
小さくなることにより、ボンディングパッドにかかる衝
撃は増加する。また、微細化による配線遅延の増大を防
ぐため、層間絶縁膜に低誘電率膜としてフッ素ドープし
たシリコン酸化膜（ＦＳＧ）を使用した場合、フッ素と
バリアメタルとが反応し、パッドと層間絶縁膜の界面で
は、剥がれが発生しやすくなる。
【０００４】このため、例えば、特開平６−１９６５２
５号公報に開示されているように、上層パッドと下層パ
ッドとの接続に、スリットの配列を用いることで、ボン
ディング時のワイヤプル強度を増すようにした技術が示
されている。
【０００５】この技術は、パッド間の接続にスリットを
用いているので、メタルパッド間を接続するスリットの
面積が孔の場合に比較して大きくとれるため、メタルパ
ッド間の接続の強度が大きくなり、ボンディングパッド
剥がれを防止するという点において一応の効果を奏して
いる。
【０００６】しかしながら、上記の技術の場合、ワイヤ
ーボンディング以前のチップテスト時において、プロー
ブの進入方向とスリットとが垂直になった場合、メタル
パッドと層間絶縁膜との密着性は、スリットの埋設に用
いられるタングステンと比較すると密着性が弱いから、
スリットの側壁と層間膜の間よりクラックが生じる場合
があった。このような場合、組立のボンディング時に
は、すでにクラックが生じた状態になっているから、パ
ッド間を接続する強度が弱まり、パッド剥がれが生じや
すくなる。
【０００７】更に、ボンディングパッド下に配線を通す
構造の場合、チップテスト時に形成されたクラックが、
ボンディングパッド下に設けた配線まで到達するような
時、配線の周りに層間膜のない部分が存在するため、そ
の部分の配線のマイグレーション耐性は劣化する。ま
た、クラック部分より水分が浸透した場合には、配線が
腐食し、断線する可能性があるという欠点があった。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、チップテスト時の
プロービングによるボンディングパッド部のクラックの
発生を防止すると共に、ボンディング時のパッド剥がれ
をなくすようにした新規な半導体装置とその製造方法を
提供するものである。
【０００９】本発明の他の目的は、チップテスト時のプ
ローブによるボンディングパッド部のクラックの発生を
防ぎ、ボンディングパッド下の配線のマイグレーション
耐性の劣化を防止すると共に、腐食による配線の断線を
防止した新規な半導体装置とその製造方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【００１１】即ち、本発明に係わる半導体装置とその製
造方法の第１態様は、ボンディングバッドを第１及び第
２の配線層を用いて形成した半導体装置であって、前記
第１の配線層と第２の配線層との間に、スリット状の溝
を複数並べて設け、この溝内に、前記第１の配線層と第
２の配線層とを接続する第１の接続部と、この第１の接
続部を挟むように設けられた第２及び第３の接続部とを
形成すると共に、前記第１の接続部と第２の接続部とが
第１のブリッジ接続部と第２のブリッジ接続部とで接続
され、前記第１のブリッジ接続部と第２のブリッジ接続
部との間に設けられた第３のブリッジ接続部で、前記第
１の接続部と第３の接続部とが接続されるように構成
し、且つ、前記接続部の前記ブリッジ接続部への接続部
分では、前記接続部の幅に対して、その幅を狭く形成し
たことを特徴とするものであり、叉、第２態様は、 前記
ブリッジ接続部の前記接続部への接続部分では、前記ブ
リッジ接続部の幅に対して、その幅を狭く形成したこと
を特徴とするものである。
【００１２】叉、本発明に係わる半導体装置の製造方法
の第１態様は、ボンディングバッドを第１及び第２の配
線層を用いて形成した半導体装置の製造方法であって、
前記第１の配線層と第２の配線層との間に、スリット状
の溝を複数並べて設け、この溝内に、前記第１の配線層
と第２の配線層とを接続する接続部を形成すると共に、
前記接続部の長手方向と前記ボンディングバッドに接触
せしめるプローブの当接方向とを一致せしめたことを特
徴とするものであり、叉、第２態様は、前記接続部の第
１の接続部を挟むように前記接続部の第２の接続部と第
３の接続部とが設けられ、前記第１の接続部と第２の接
続部とが第１のブリッジ接続部と第２のブリッジ接続部
とで接続され、前記第１のブリッジ接続部と第２のブリ
ッジ接続部との間に設けられた第３のブリッジ接続部
で、前記第１の接続部と第３の接続部とが接続されてい
ることを特徴とするものである。
【００１３】
【発明の実施の形態】本発明の特徴は、ボンディングパ
ッドを複数の配線層用いて形成し、その内の最上層とそ
の下層のメタルパッドとを、チップテスト時のプローブ
がパッドに当たる方向と平行に配置した接続部を用いて
接続する構造にある。
【００１４】図１に、本発明の半導体装置の平面図を、
図２にその断面図を示す。これらの図に示すように、最
上層配線層を用いて形成した上層メタルパッド１７とそ
の１層下の配線層を用いて形成した下層メタルパッド１
４とを、層間絶縁膜１６に設けた接続部１５で接続して
いる。
【００１５】接続部１５の長手方向は、チップテスト時
にプローブが当たる方向と平行になるように配列してい
る。このように構成することで、チップテスト時にプロ
ーブが上層メタルパッド１７に当たった時、接続部１５
は、プローブ１９の力のかかる方向に対して平行になる
ように配置されているので、クラックの発生がしにくく
なる。
【００１６】従って、チップテスト時にプロービングを
おこなっても、ボンディングパッドにクラックが入りに
くくなるので、組立時にパッド剥がれが生じにくく、組
立歩留まりが向上する。
【００１７】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
【００１８】（第１の具体例）図１〜図３は、本発明の
第１の具体例を示す図であって、これらの図には、ボン
ディングバッド２を第１及び第２の配線層１４、１７を
用いて形成した半導体装置の製造方法であって、前記第
１の配線層１４と第２の配線層１７との間に、スリット
状の溝１５’を複数並べて設け、この溝内に、前記第１
の配線層１４と第２の配線層１７とを接続する接続部１
５を形成すると共に、前記接続部の長手方向Ｈ１と前記
ボンディングバッド２に接触せしめるプローブ３の当接
方向Ｈ２とを一致せしめたことを特徴とする半導体装置
の製造方法が示されている。
【００１９】以下に、第１の具体例を更に詳細に説明す
る。
【００２０】図１は、本発明の第１の具体例の半導体装
置のボンディングパッドの平面図、図２は、図１のＡ−
Ａ’線に沿った断面図である。プローブ３は、図１に示
されるように、Ａ−Ａ’線に平行なＨ２方向に、且つ、
図２に示されるように、斜めにボンディングパッド２に
当たるものとする。
【００２１】半導体基板１１には、フィールド酸化膜１
２、層間絶縁膜１３、下層メタルパッド１４、層間絶縁
膜１３内に並べて設けられた複数の接続部１５、層間絶
縁膜１６、上層メタルパッド１７、パッシベーション膜
１８が形成されている。
【００２２】そして、接続部１５の長手方向Ｈ１は、プ
ローブ３がボンディングパッド２にあたる方向Ｈ２と同
じ方向になるように配置している。
【００２３】また、接続部１５の両端には、上層メタル
パッド１７とパッシベーション膜１８とが重なるように
構成されている。
【００２４】図２を参照すると、この具体例では、層間
絶縁膜１３上に０．９μｍ厚の下層メタルパッド１４が
形成され、その上には、厚さ１μｍの層間絶縁膜１６が
堆積され、層間絶縁膜１６上には０．９〜１．７μｍ厚
の上層メタルパッド１７が形成されている。下層メタル
パッド１４と上層メタルパッド１７は層間絶縁膜１６中
を幅０．６μｍ、間隔０．５μｍ、メタルパッドとの重
なりマージンが２μｍのタングステンＣＶＤにより埋設
された接続部１５で接続されている。最上層の５μｍ厚
のパッシベーション膜１８は、上層メタルパッド１７の
上を重なりマージンを５μｍを持ち開口している。
【００２５】このように構成した本発明において、図２
の状態よりプローブ３を下に降ろしパッドに当てた場
合、プローブ３が上層メタルパッド１７に当たると、Ａ
からＡ’の方向にプローブ３の先端が上層メタルパッド
１７上を滑り、上層メタルパッド１７には下方および
Ａ’方向に力が加わる。本発明においては、接続部１５
の両端は、パッシべーション膜１８の下にあり、しか
も、接続部１５の長手方向Ｈ１に沿って、プローブ３が
上層メタルパッド１７に当接する構成であるから、プロ
ーブ３の方向Ｈ２が、接続部１５と層間絶縁膜１６との
境界面と垂直になることなない。従って、接続部１５と
層間絶縁膜１６の境界面に強く力がかかることがなく、
その結果、クラックが入りにくくなる。
【００２６】本発明の効果を図３を用いて更に説明す
る。図３は、プローブのコンタクト回数によるクラック
有無の観察結果の例を示す。縦方向にプローブ時のオー
バードライブ量、横方向にコンタクト回数を示してい
る。各構造について２０サンプルづつ試験し観察した。
従来の構造と比較すると、本発明は、クラックに対する
耐性が向上しており、クラックの入らない条件でプロ-
ビングできることがわかる。
【００２７】従って、チップテスト時にクラックが入ら
ないので、組立時にボンディングパッド部での剥がれが
生じにくく、組立歩留が向上する。
【００２８】上記例においては、ボンディングパッドは
２層で形成されているが、下層の配線層を用いて３層以
上の構造としてもよい。この場合、メタルパッド間の接
続部は、プロービングの影響を受けないため、接続部の
方向は、必ずしもプローブの方向に一致させなくてもよ
い。また、多数の孔を用いて接続してもよい。
【００２９】（第２の具体例）図４は、本発明の第２の
具体例を示す図であり、第２の具体例では、第１の具体
例のように構成したボンディングパッドの下層メタルパ
ッド３５の下に、下層の配線層の配線３３が設けられて
いる。
【００３０】しかし、本具体例では、ボンディングパッ
ド構造が前記第１の具体例と同一構造であるので、従来
構造と比較しクラックが入りにくくなっている。従っ
て、ボンディングパッド下に配線を設けても、マイグレ
ーション耐性の劣化や断線のようなことがなくなるか
ら、半導体装置の信頼性を長期にわたり保持することが
可能になる。
【００３１】（第３の具体例）図５、図６は、本発明の
第３の具体例を示す図であって、これらの図には、接続
部の第１の接続部１５１を挟むように前記接続部の第２
の接続部１５２と第３の接続部１５３とが設けられ、前
記第１の接続部１５１と第２の接続部１５２とが第１の
ブリッジ接続部１６１と第２のブリッジ接続部１６２と
で接続され、前記第１のブリッジ接続部１６１と第２の
ブリッジ接続部１６２との間に設けられた第３のブリッ
ジ接続部１６３で、前記第１の接続部１５１と第３の接
続部１５３とが接続されていることを特徴とする半導体
装置が示されている。
【００３２】以下に、第３の具体例を更に詳細に説明す
る。
【００３３】前述した通り、クラックが入りにくい効果
が得られる理由は、プロービングの際にかかる力の方向
が、接続部と層間絶縁膜の界面に平行になるためである
から、この具体例の場合、プローブの当接方向Ｈ２に対
して垂直方向に設けられる接続部１６１〜１６３の長さ
Ｂは、ブリッジ接続部の間隔Ａよりも小さくする必要が
あり、この場合１／２以下にすることが好ましい。
【００３４】本具体例では、層間絶縁膜を幅０．６μ
ｍ、スリット間隔Ｂが１．２μｍ、メタルパッドとの重
なりマージンが２μｍのタングステンＣＶＤにより埋設
されたブリッジ接続部１６１〜１６３で、各接続部１５
１〜１５３を接続している。各接続部１５１〜１５３
は、幅０．６μｍ、スリット間隔Ａが２．４μｍの垂直
方向に設けたブリッジ接続部１６１〜１６３で接続され
ている。垂直方向に設けたブリッジ接続部１６１〜１６
３は、接続部１５１〜１５３をはさんで対向した位置に
こないよう０．９μｍずらして配置している。その理由
は、タングステンをＣＶＤ法により埋設しているため、
角がある場合は埋設しにくいからである。また、タング
ステンの埋設性をあげるために、図６に示すように、接
続部とブリッジ接続部との交点では、角の部分に層間絶
縁膜の突き出しを設けて、接続部とブリッジ接続部との
それぞれの幅Ｌを、通常のスリット幅よりも０．１μｍ
程度狭くすることが好ましい。
【００３５】
【発明の効果】本発明に係わる半導体装置とその製造方
法は、上述のように構成したので、チップテスト時のプ
ロービングによるボンディングパッド部のクラックの発
生を防止すると共に、ボンディング時のパッド剥がれを
なくすことが出来る。
【００３６】又、ボンディングパッド下の配線のマイグ
レーション耐性の劣化を防止し、更に、腐食による断線
を防止出来るという優れた効果をも奏する。
【図面の簡単な説明】
【図１】本発明の第１の具体例の半導体装置の平面図で
ある。
【図２】Ａ−Ａ’断面図である。
【図３】本発明の効果を示す図表である。
【図４】第２の具体例の断面図である。
【図５】第３の具体例の平面図である。
【図６】第３の具体例の接続部の拡大図である。
【図７】従来例の平面図である。
【符号の説明】
１ 接続部 ２ ボンディングパッド ３ プローブ １２ フィールド酸化膜 １３、１６ 層間絶縁膜 １４ 下層メタルパッド １５ 接続部 １７ 上層メタルパッド １８ パッシベーション膜 Ｈ１ 接続部の長手方向 Ｈ２ プローブがボンディングパッドに当接する方向

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ボンディングバッドを第１及び第２の配
    線層を用いて形成した半導体装置であって、 前記第１の配線層と第２の配線層との間に、スリット状
    の溝を複数並べて設け、この溝内に、前記第１の配線層
    と第２の配線層とを接続する第１の接続部と、この第１
    の接続部を挟むように設けられた第２及び第３の接続部
    とを形成すると共に、前記第１の接続部と第２の接続部
    とが第１のブリッジ接続部と第２のブリッジ接続部とで
    接続され、前記第１のブリッジ接続部と第２のブリッジ
    接続部との間に設けられた第３のブリッジ接続部で、前
    記第１の接続部と第３の接続部とが接続されるように構
    成し、且つ、前記接続部の前記ブリッジ接続部への接続
    部分では、前記接続部の幅に対して、その幅を狭く形成
    したことを特徴とする半導体装置。
  2. 【請求項２】 前記ブリッジ接続部の前記接続部への接
    続部分では、前記ブリッジ接続部の幅に対して、その幅
    を狭く形成したことを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 ボンディングバッドを第１及び第２の配
    線層を用いて形成した半導体装置の製造方法であって、 前記第１の配線層と第２の配線層との間に、スリット状
    の溝を複数並べて設け、この溝内に、前記第１の配線層
    と第２の配線層とを接続する接続部を形成すると共に、
    前記接続部の長手方向と前記ボンディングバッドに接触
    せしめるプローブの当接方向とを一致せしめたことを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 前記接続部の第１の接続部を挟むように
    前記接続部の第２の接続部と第３の接続部とが設けら
    れ、前記第１の接続部と第２の接続部とが第１のブリッ
    ジ接続部と第２のブリッジ接続部とで接続され、前記第
    １のブリッジ接続部と第２のブリッジ接続部との間に設
    けられた第３のブリッジ接続部で、前記第１の接続部と
    第３の接続部とが接続されていることを特徴とする請求
    項３記載の半導体装置の製造方法。
JP2000300281A 2000-09-29 2000-09-29 半導体装置とその製造方法 Expired - Fee Related JP3434793B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000300281A JP3434793B2 (ja) 2000-09-29 2000-09-29 半導体装置とその製造方法
US09/960,380 US6653729B2 (en) 2000-09-29 2001-09-24 Semiconductor device and test method for manufacturing same
TW090124019A TW518699B (en) 2000-09-29 2001-09-27 Semiconductor device and test method for manufacturing same
KR10-2001-0060089A KR100477929B1 (ko) 2000-09-29 2001-09-27 반도체장치 및 그 제조용 시험방법
CNB011416408A CN1165980C (zh) 2000-09-29 2001-09-29 半导体器件及用于制造半导体器件的测试方法
US10/660,753 US6815325B2 (en) 2000-09-29 2003-09-12 Semiconductor device and test method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300281A JP3434793B2 (ja) 2000-09-29 2000-09-29 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2002110731A JP2002110731A (ja) 2002-04-12
JP3434793B2 true JP3434793B2 (ja) 2003-08-11

Family

ID=18781984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300281A Expired - Fee Related JP3434793B2 (ja) 2000-09-29 2000-09-29 半導体装置とその製造方法

Country Status (5)

Country Link
US (2) US6653729B2 (ja)
JP (1) JP3434793B2 (ja)
KR (1) KR100477929B1 (ja)
CN (1) CN1165980C (ja)
TW (1) TW518699B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
US6866679B2 (en) 2002-03-12 2005-03-15 Ev3 Inc. Everting stent and stent delivery system
US6787803B1 (en) * 2003-06-24 2004-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for measurement of low-k dielectric cracking thresholds
US20050230005A1 (en) * 2003-06-25 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Test pad for reducing die sawing damage
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
JP5141550B2 (ja) * 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7663728B2 (en) 2006-03-28 2010-02-16 Tpo Displays Corp. Systems for providing conducting pad and fabrication method thereof
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
JP5610905B2 (ja) 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US20130226278A1 (en) 2012-02-23 2013-08-29 Tyco Healthcare Group Lp Methods and apparatus for luminal stenting
US9072624B2 (en) 2012-02-23 2015-07-07 Covidien Lp Luminal stenting
US9078659B2 (en) 2012-04-23 2015-07-14 Covidien Lp Delivery system with hooks for resheathability
US9724222B2 (en) 2012-07-20 2017-08-08 Covidien Lp Resheathable stent delivery system
US10130500B2 (en) 2013-07-25 2018-11-20 Covidien Lp Methods and apparatus for luminal stenting
US8968383B1 (en) 2013-08-27 2015-03-03 Covidien Lp Delivery of medical devices
US9782186B2 (en) 2013-08-27 2017-10-10 Covidien Lp Vascular intervention system
JP6462410B2 (ja) * 2015-02-26 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置、テストプログラムおよびテスト方法
US10376396B2 (en) 2017-01-19 2019-08-13 Covidien Lp Coupling units for medical device delivery systems
JP6982977B2 (ja) 2017-04-24 2021-12-17 キヤノン株式会社 固体撮像装置の製造方法
US11123209B2 (en) 2018-04-12 2021-09-21 Covidien Lp Medical device delivery
US11413176B2 (en) 2018-04-12 2022-08-16 Covidien Lp Medical device delivery
US10786377B2 (en) 2018-04-12 2020-09-29 Covidien Lp Medical device delivery
US11071637B2 (en) 2018-04-12 2021-07-27 Covidien Lp Medical device delivery
US11413174B2 (en) 2019-06-26 2022-08-16 Covidien Lp Core assembly for medical device delivery systems
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device
US11944558B2 (en) 2021-08-05 2024-04-02 Covidien Lp Medical device delivery devices, systems, and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751458A (en) * 1984-04-02 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Test pads for integrated circuit chips
JPH04254342A (ja) 1991-02-06 1992-09-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2988075B2 (ja) 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
JPH05183007A (ja) 1991-10-29 1993-07-23 Nec Corp 半導体基板等のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH06196525A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH06283611A (ja) 1993-03-26 1994-10-07 Fuji Electric Co Ltd 半導体集積回路
JPH08213422A (ja) 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH09213759A (ja) * 1996-01-30 1997-08-15 Sony Corp 半導体装置
JP3482779B2 (ja) 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2880974B2 (ja) * 1997-03-24 1999-04-12 九州日本電気株式会社 半導体装置の製造方法
JPH11121458A (ja) 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR100319896B1 (ko) 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
JP2001308139A (ja) 2000-04-27 2001-11-02 Matsushita Electric Ind Co Ltd 半導体素子の電極構造
JP2001358169A (ja) 2000-06-15 2001-12-26 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US6815325B2 (en) 2004-11-09
KR20020025777A (ko) 2002-04-04
KR100477929B1 (ko) 2005-03-18
CN1165980C (zh) 2004-09-08
TW518699B (en) 2003-01-21
US20020039801A1 (en) 2002-04-04
JP2002110731A (ja) 2002-04-12
US20040048402A1 (en) 2004-03-11
US6653729B2 (en) 2003-11-25
CN1347142A (zh) 2002-05-01

Similar Documents

Publication Publication Date Title
JP3434793B2 (ja) 半導体装置とその製造方法
US5700735A (en) Method of forming bond pad structure for the via plug process
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
JP5205066B2 (ja) 半導体装置およびその製造方法
JP4619705B2 (ja) 半導体装置
US7256475B2 (en) On-chip test circuit for assessing chip integrity
RU2447540C2 (ru) Полупроводниковое устройство
JP4170103B2 (ja) 半導体装置、および半導体装置の製造方法
JP2005243907A (ja) 半導体装置
JP5772926B2 (ja) 半導体装置
TW201115697A (en) Semiconductor device
JP2001358169A (ja) 半導体装置
JP3952260B2 (ja) 集積回路のためのボンディングパッド
KR19990052264A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
JP4663510B2 (ja) 半導体装置
JP4759229B2 (ja) 半導体装置
JP5564557B2 (ja) 半導体装置
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法
US8330190B2 (en) Semiconductor device
JP2005064218A (ja) 半導体装置
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH05190622A (ja) 半導体装置
JP2014179657A (ja) 半導体装置
JP2009124057A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees