CN1165980C - 半导体器件及用于制造半导体器件的测试方法 - Google Patents

半导体器件及用于制造半导体器件的测试方法 Download PDF

Info

Publication number
CN1165980C
CN1165980C CNB011416408A CN01141640A CN1165980C CN 1165980 C CN1165980 C CN 1165980C CN B011416408 A CNB011416408 A CN B011416408A CN 01141640 A CN01141640 A CN 01141640A CN 1165980 C CN1165980 C CN 1165980C
Authority
CN
China
Prior art keywords
coupling part
interconnection layer
semiconductor device
bonding welding
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011416408A
Other languages
English (en)
Other versions
CN1347142A (zh
Inventor
石井淳也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1347142A publication Critical patent/CN1347142A/zh
Application granted granted Critical
Publication of CN1165980C publication Critical patent/CN1165980C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种用于其键合焊盘含有第一互连层以及第二互连层的半导体器件的测试方法，该键合焊盘包括：多个连接部分，它们被设置于分别形成在层间绝缘膜内的多个狭缝状沟槽中，并且将第一互连层和第二互连层连接起来，连接部分被按照一个方向以预定间距放置，该方法包括：使一用于测试半导体器件的测试探针按照和连接部分的纵向相平行的方向与键合焊盘相接触。

Description

半导体器件及用于制造半导体器件的测试方法
技术领域
本发明涉及一种半导体器件以及一种用于制造半导体器件的测试方法，更具体地说，本发明涉及一种能够在在芯片测试期间防止键合焊盘破裂或脱落的半导体器件和一种用于制造半导体器件的测试方法。
背景技术
过去，已经出现键合焊盘与层间绝缘膜之间发生脱落的问题，导致装配产额的下降。
为了解决这类问题，人们提出了一种如附图7所示的半导体器件。这种半导体器件的键合焊盘含有多层金属互连层和大量填充有导电材料的通孔61以及多个通过大量通孔61连接在一起的金属互连层，用以防止键合焊盘62与层间绝缘膜之间的脱落。但是，在这种方法中，由于孔与孔之间距离的设计局限，所以用于连接金属焊盘的孔的表面面积也受到限制。具体来说，随着植入到芯片内的功能的增加，用于连接信号线的管脚数也相应地增多，这将导致键合焊盘表面面积变小。如果焊盘表面积变小，会使传递给键合焊盘的碰撞相应增加。另外，为了防止由互连增加的延迟时间，在采用掺氟氧化硅膜(FSG)作为低介电常数层间绝缘膜的情况下，阻挡层金属与氟之间会发生反应，而这很容易造成焊盘与层间绝缘膜之间的脱落。
因此，在日本未决专利公布(公开)No.6-196525中揭示了一种键合焊盘，它利用多个注入导电材料的狭缝来连接上层金属层与下层金属层，从而提高了键合时的焊丝拉伸强度。
由于上述技术利用狭缝来连接上层金属层和下层金属层，而用于连接上层金属层和下层金属层的狭缝的表面面积要大于使用通孔的表面积，因此就提高了金属层之间的连接强度，这对防止键合焊盘的脱落能够起到一些作用。
但是，在上述技术中，当在执行焊丝键合之前执行芯片测试的情况下，如果探针的进入方向垂直于狭缝的方向，则有可能出现狭缝侧壁与层间绝缘膜之间发生破裂的情况。在这种情况下，当执行装配键合时，由于破裂已经发生，所以就易于产生焊盘脱落的情况。
另外，在键合焊盘下方设置一互连的结构的情况下，如果在当芯片测试达到键合焊盘下方设置的互连时形成破裂，由于有一个区域未被互连四周的层间绝缘膜包围，所以避免互连在此部分中产生移动的能力将会下降。在有水从破裂部进入的情况下，将会出现互连腐蚀的情况，从而造成互连中出现开路的情况。
因此，本发明的目的就是提供一种新颖的半导体器件以及用于制造半导体器件的测试方法，它能够防止键合焊盘破裂和脱落，并能防止腐蚀所造成的连接开路，从而改进了现有技术中的上述缺陷。
发明内容
为了实现上述目的，本发明采用了以下的基本技术架构。
具体来说，本发明的第一个方面提供了一种半导体器件，其键合焊盘含有一第一互连层以及一第二互连层，该键合焊盘包括：多个相互平行排列且在设置于第一与第二互连层之间的一个层间绝缘膜内形成的狭缝状沟槽；设在多个狭缝状沟槽之一中并与第一互连层和第二互连层相连的第一连接部分151；设在其它狭缝状沟槽内并分别与第一互连层和第二互连层相连的第二连接部分152和第三连接部分153，第二连接部分152和第三连接部分153以一预定间距B将第一连接部分151夹在中间；形成在层间绝缘膜之内的第一桥接部分161和一第二桥接部分162，它们将第一连接部分151和第二连接部分152连接起来；以及形成在层间绝缘膜之内的第三桥接部分163，它将第一连接部分151和第三连接部分153连接起来，第三桥接部分163被置于第一桥接部分161与第二桥接部分162之间。
在本发明的第二个方面中，与桥接部分相连的连接部分的连接部位的宽度比连接部分本身的宽度窄。
在本发明的第三个方面中，与连接部分相连的桥接部分的连接部位的宽度比桥接部分本身的宽度窄。
本发明的第四个方面提供了一种用于其键合焊盘含有第一互连层以及第二互连层的半导体器件的测试方法，该键合焊盘包括：多个相互平行排列且在设置在第一与第二互连层之间的一个层间绝缘膜内形成的狭缝状沟槽；设在多个狭缝状沟槽之一中并与第一互连层和第二互连层相连的第一连接部分；设在其它狭缝状沟槽之内并分别与第一互连层和第二互连层相连的第二连接部分和第三连接部分，第二连接部分和第三连接部分以一预定间距将第一连接部分夹在中间；形成在层间绝缘膜之内的第一桥接部分和一第二桥接部分，它们将第一连接部分和第二连接部分连接起来；以及形成在层间绝缘膜之内的第三桥接部分，它将第一连接部分和第三连接部分连接起来，第三桥接部分被置于第一桥接部分与第二桥接部分之间。其中该方法包括：使用于测试半导体器件的测试探针按照和连接部分的纵向相平行的方向与键合焊盘相接触。
本发明的第五个方面提供了一种用于其键合焊盘2含有第一互连层14以及第二互连层17的半导体器件的测试方法，该键合焊盘2包括：多个连接部分15，它们设在多个分别形成于层间绝缘膜16之内的狭缝状沟槽15’中，并且将第一互连层14和第二互连层17连接起来，以及按照一个方向以预定间距放置的连接部分1。该方法包括：使一用于测试半导体器件的测试探针3按照和连接部分1的纵向H1相平行的方向H2与键合焊盘2相接触。
附图1是根据本发明的半导体器件的平面图，图2则是其剖视图。如这些附图所示，由最上面的互连层所形成的上金属焊盘17以及由最下面的互连层所形成的下金属焊盘14被设在层间绝缘膜16上的连接部分15连接起来。
连接部分15的纵向方向被放置成与探针在芯片测试期间产生接触的方向相平行。通过采用这种结构，由于连接部分15被放置成当探针在芯片测试期间与金属焊盘17形成接触时与由探针施力的方向相平行，所以很难造成破裂。
因此，在芯片测试期间，由于键合焊盘中很难出现破裂，所以在装配时就很难产生焊盘脱落的情况，由此提高了装配产额。
附图说明
图1是根据本发明第一实施例的半导体器件的平面图。
图2是沿图1中由A-A’线所指示的方向看去所得到的根据本发明第一实施例的半导体器件的剖视图。
图3的表显示出了本发明的效果。
图4是本发明第二实施例的剖视图。
图5是本发明第三实施例的平面图。
图6是本发明第三实施例中的连接部分的放大视图。
图7是现有技术的平面图。
具体实施方式
以下将参考相关附图对根据本发明的半导体器件及用于制造半导体器件的测试方法进行详细说明。
(第一实施例)
图1至图3显示了根据本发明的制造方法的第一实施例，在该方法中，键合焊盘2由第一互连层14和第二互连层17形成，其中，在设置在第一互连层14与第二互连层17之间的层间绝缘膜16内形成有多个狭缝状沟槽15’，而且在沟槽15’内形成了一个连接部分15，它将第一互连层14和第二互连层17连接起来，从而使连接部分15的纵向方向H1与探针3在芯片测试期间的接触方向H2相一致。
以下将对本发明的第一实施例进行更为详细的说明。
图1是根据本发明第一实施例半导体器件中键合焊盘的平面图，图2是沿图1的A-A’方向看去所得到的剖视图。如图1.所示，探针3以平行于线段A-A’的方向H2与键合焊盘2产生接触，并且如图2所示与键合焊盘倾斜接触。
如图2所示，在半导体衬底11上形成有一层场氧化膜12、一层间绝缘膜13、一下层金属焊盘14、一层间绝缘膜16，多个在层间绝缘膜16内沿直线排列的连接部分15、一上层金属焊盘17以及一层钝化膜18。
连接部分15的纵向方向H1被建立成与探针3和键合焊盘2产生接触的方向H2同向。
上层金属焊盘17和钝化膜18覆盖了连接部分15的两端。
参考图2，在本实施例中，一个厚度为0.9μm的下层金属焊盘14被形成在层间绝缘膜13之上，其上淀积有一层1μm厚的层间绝缘膜16，层间绝缘膜16上形成有一上层金属焊盘17，其厚度范围为0.9至1.7μm。下层金属焊盘14和上层金属焊盘17被一用钨CVD埋入的宽度为0.6μm、间距为0.5μm的连接部分15连接起来。位于最上层的5μm厚的钝化膜18被开口，相对于上层金属焊盘17有5μm的重叠裕量。
在具有上述结构的本发明中，在探针3如图2所示下降以与焊盘产生接触的情况下，当探针3接触到上层金属焊盘17时，探针3的尖端在上层金属焊盘17的表面上方沿着从A向A’的方向滑动，并且沿着A’方向对上层金属焊盘17向下施压。在本发明中，由于连接部分的两端15a位于钝化膜18的下方，而且由于探针3沿连接部分15的纵向方向H1与上层金属焊盘17产生接触，所以探针3的方向H2总与连接部分15和层间绝缘膜16的交界相垂直。因此，不会有强的外力施加在连接部分15和层间绝缘膜16的交界上，从而很难出现破裂情况。
本发明的效果可参考图3得到更加详细的说明，图3显示出了随探针接触的不同次数而观测到的破裂出现或不出现的例子。该表显示出了当沿表格的垂直方向探测时的过载量以及沿水平方向上的接触次数。观测结果是通过对各个结构进行20次实验采样而得出的。可以看出，与过去的结构相比，本发明提高了避免破裂的能力以及在不造成破裂的条件下进行探测的能力。
由于在芯片测试期间不会出现破裂，所以在装配期间就很难发生焊盘脱落现象，进而提高了装配产额。
虽然上述例子说的是键合焊盘被形成于两个层之间的情况，当然也可以形成一个三层结构的焊盘、或形成超过三层结构的焊盘。在这种情况下，由于除最上层连接部分以外的金属焊盘之间的连接部分不受探测的影响，所以除最上层以外的连接部分的方向就无需与探测方向相同。在这种情况下，就可以利用大量的通孔代替最上层以外的上述连接部分。
(第二实施例)
图4显示了本发明的第二实施例，在图4中，在按第一实施例构成的键合焊盘的下层金属焊盘35的下方设有一下层互连33。
在本实施例中，由于键合焊盘的结构与第一实施例相同，所以它比传统结构更难出现破裂。因此，即使在键合焊盘下方设置一个下层互连，由于它不会造成避免移动和开路的损失，因而可在很长一段时间内保持半导体器件的可靠性。
(第三实施例)
图5和图6中显示了根据本发明的半导体器件的第三实施例，在本实施例中提供了第二连接部分152和第三连接部分153，它们将第一连接部分151夹在中间。第一连接部分151和第二连接部分152被第一桥接部分161和第二桥接部分162连接起来，第一连接部分151和第三连接部分153被第三桥接部分163连接起来，第三桥接部分163被置于第一桥接部分161和第二桥接部分162之间。
以下对本发明的第三实施例进行更加详细的说明。
如上所述，由于可以实现使破裂很难出现的效果的原因是探测时施加外力的方向平行于连接部分和层间绝缘膜的交界，所以在第三实施例中，在垂直于探针接触方向H2上设置的连接部分161至163的长度B必须被做得小于桥接部分之间的距离，而且在这种情况下，长度B最好是桥接部分间距的1/2或更小。
在本实施例中，连接部分151至153被桥接部分161至163连接起来，桥接部分被采用钨CVD的埋入，其宽度为0.6μm，间距B为1.2μm、间距A为2.4μm。桥接部分163被置于桥接部分161与桥接部分162之间。其原因在于，因为用钨CVD埋入，所以在有拐角的情况下很难实现埋入。另外，为了增加钨的埋入，如图6所示，在层间绝缘膜37上设置了延伸凸起37a，而且需使连接部分和桥接部分L的宽度比正常狭缝宽度W小大约0.1μm。
通过采用上述结构，根据本发明所述的半导体器件和用于制造该半导体器件的测试方法就可以防止在芯片测试的探测时键合焊盘的破裂，进而在键合时更难出现焊盘脱落的情况。

Claims (5)

1.一种半导体器件，其键合焊盘含有第一互连层以及第二互连层，所述键合焊盘包括：
多个相互平行排列且形成在设置于所述第一与第二互连层之间的层间绝缘膜内的狭缝状沟槽；
设在所述多个狭缝状沟槽之一中并与所述第一互连层和所述第二互连层相连的第一连接部分；
设在其它狭缝状沟槽内并分别与所述第一互连层和第二互连层相连的第二连接部分和第三连接部分，所述第二连接部分和第三连接部分以一预定间距将第一连接部分夹在中间；
形成在层间绝缘膜内的第一桥接部分和第二桥接部分，它们将所述第一连接部分和所述第二连接部分连接起来；以及
形成在所述层间绝缘膜内的第三桥接部分，它将所述第一连接部分和所述第三连接部分连接起来，所述第三桥接部分被置于所述第一桥接部分与所述第二桥接部分之间。
2.如权利要求1所述的半导体器件，其特征在于与所述桥接部分相连的所述连接部分的连接部位宽度比所述连接部分本身的宽度窄。
3.如权利要求1所述的半导体器件，其特征在于与所述连接部分相连的所述桥接部分的连接部位宽度比所述桥接部分本身的宽度窄。
4.一种用于半导体器件的测试方法，其中所述半导体器件的键合焊盘含有第一互连层以及第二互连层，所述键合焊盘包括：
多个相互平行排列且在设置于所述第一与第二互连层之间的层间绝缘膜内形成的狭缝状沟槽；
设在所述多个狭缝状沟槽之一中并与所述第一互连层和所述第二互连层相连的第一连接部分；
设在其它狭缝状沟槽之内并分别与所述第一互连层和第二互连层相连的第二连接部分和第三连接部分，所述第二连接部分和所述第三连接部分以一预定间距将第一连接部分夹在中间；
形成在层间绝缘膜之内的第一桥接部分和第二桥接部分，它们将所述第一连接部分和所述第二连接部分连接起来；以及
形成在所述层间绝缘膜内的第三桥接部分，它将所述第一连接部分和第三连接部分连接起来，所述第三桥接部分置于所述第一桥接部分与所述第二桥接部分之间，
其中所述方法包括：
使一用于测试所述半导体器件的测试探针按照和所述连接部分的纵向相平行的方向与所述键合焊盘相接触。
5.一种用于半导体器件的测试方法，所述半导体器件的键合焊盘含有第一互连层以及第二互连层，所述键合焊盘包括：
多个连接部分，它们设在多个分别形成于层间绝缘膜内的狭缝状沟槽中，并且将所述第一互连层和所述第二互连层连接起来，所述连接部分按照一个方向以预定间距放置，
所述方法包括：
使一用于测试所述半导体器件的测试探针按照和所述连接部分的纵向相平行的方向与所述键合焊盘相接触。
CNB011416408A 2000-09-29 2001-09-29 半导体器件及用于制造半导体器件的测试方法 Expired - Fee Related CN1165980C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000300281A JP3434793B2 (ja) 2000-09-29 2000-09-29 半導体装置とその製造方法
JP300281/2000 2000-09-29

Publications (2)

Publication Number Publication Date
CN1347142A CN1347142A (zh) 2002-05-01
CN1165980C true CN1165980C (zh) 2004-09-08

Family

ID=18781984

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011416408A Expired - Fee Related CN1165980C (zh) 2000-09-29 2001-09-29 半导体器件及用于制造半导体器件的测试方法

Country Status (5)

Country Link
US (2) US6653729B2 (zh)
JP (1) JP3434793B2 (zh)
KR (1) KR100477929B1 (zh)
CN (1) CN1165980C (zh)
TW (1) TW518699B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
US6866679B2 (en) 2002-03-12 2005-03-15 Ev3 Inc. Everting stent and stent delivery system
US6787803B1 (en) * 2003-06-24 2004-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for measurement of low-k dielectric cracking thresholds
US20050230005A1 (en) * 2003-06-25 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Test pad for reducing die sawing damage
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
JP2005243907A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP4761880B2 (ja) 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
JP5141550B2 (ja) 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7663728B2 (en) * 2006-03-28 2010-02-16 Tpo Displays Corp. Systems for providing conducting pad and fabrication method thereof
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
JP5610905B2 (ja) 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US20130226278A1 (en) 2012-02-23 2013-08-29 Tyco Healthcare Group Lp Methods and apparatus for luminal stenting
US9072624B2 (en) 2012-02-23 2015-07-07 Covidien Lp Luminal stenting
US9078659B2 (en) 2012-04-23 2015-07-14 Covidien Lp Delivery system with hooks for resheathability
US9724222B2 (en) 2012-07-20 2017-08-08 Covidien Lp Resheathable stent delivery system
US10130500B2 (en) 2013-07-25 2018-11-20 Covidien Lp Methods and apparatus for luminal stenting
US10265207B2 (en) 2013-08-27 2019-04-23 Covidien Lp Delivery of medical devices
US9782186B2 (en) 2013-08-27 2017-10-10 Covidien Lp Vascular intervention system
JP6462410B2 (ja) * 2015-02-26 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置、テストプログラムおよびテスト方法
US10376396B2 (en) 2017-01-19 2019-08-13 Covidien Lp Coupling units for medical device delivery systems
JP6982977B2 (ja) 2017-04-24 2021-12-17 キヤノン株式会社 固体撮像装置の製造方法
US10786377B2 (en) 2018-04-12 2020-09-29 Covidien Lp Medical device delivery
US11071637B2 (en) 2018-04-12 2021-07-27 Covidien Lp Medical device delivery
US11123209B2 (en) 2018-04-12 2021-09-21 Covidien Lp Medical device delivery
US11413176B2 (en) 2018-04-12 2022-08-16 Covidien Lp Medical device delivery
US11413174B2 (en) 2019-06-26 2022-08-16 Covidien Lp Core assembly for medical device delivery systems
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device
US12042413B2 (en) 2021-04-07 2024-07-23 Covidien Lp Delivery of medical devices
US12109137B2 (en) 2021-07-30 2024-10-08 Covidien Lp Medical device delivery
US11944558B2 (en) 2021-08-05 2024-04-02 Covidien Lp Medical device delivery devices, systems, and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751458A (en) * 1984-04-02 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Test pads for integrated circuit chips
JPH04254342A (ja) 1991-02-06 1992-09-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2988075B2 (ja) 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
JPH05183007A (ja) 1991-10-29 1993-07-23 Nec Corp 半導体基板等のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH06196525A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH06283611A (ja) 1993-03-26 1994-10-07 Fuji Electric Co Ltd 半導体集積回路
JPH08213422A (ja) 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH09213759A (ja) * 1996-01-30 1997-08-15 Sony Corp 半導体装置
JP3482779B2 (ja) 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2880974B2 (ja) * 1997-03-24 1999-04-12 九州日本電気株式会社 半導体装置の製造方法
JPH11121458A (ja) 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
KR19990052264A (ko) * 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR100319896B1 (ko) 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
JP2001308139A (ja) 2000-04-27 2001-11-02 Matsushita Electric Ind Co Ltd 半導体素子の電極構造
JP2001358169A (ja) 2000-06-15 2001-12-26 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US20040048402A1 (en) 2004-03-11
TW518699B (en) 2003-01-21
CN1347142A (zh) 2002-05-01
US20020039801A1 (en) 2002-04-04
JP3434793B2 (ja) 2003-08-11
JP2002110731A (ja) 2002-04-12
US6815325B2 (en) 2004-11-09
US6653729B2 (en) 2003-11-25
KR100477929B1 (ko) 2005-03-18
KR20020025777A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
CN1165980C (zh) 半导体器件及用于制造半导体器件的测试方法
US5700735A (en) Method of forming bond pad structure for the via plug process
CN1189930C (zh) 机械性增强的焊接区界面及其方法
CN100463154C (zh) 接合垫结构及其形成方法
CN100440502C (zh) 半导体装置
TWI397135B (zh) 半導體裝置
US8432040B2 (en) Interconnection structure design for low RC delay and leakage
KR100835382B1 (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조 및 그것의 제조 방법
CN100373569C (zh) 加强焊盘结构及形成加强焊盘结构的方法
US6313541B1 (en) Bone-pad with pad edge strengthening structure
CN1536643A (zh) 多层半导体集成电路结构的制作方法及其电路结构
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
CN1061785C (zh) 用于集成电路的多层互连及其制造方法
KR960042968A (ko) 반도체장치 및 그 제조방법
CN102738104B (zh) 集成电路器件及制造集成电路器件的方法
CN101047147A (zh) 集成电路结构及其制造方法
KR19990052264A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
CN1438696A (zh) 应力释放的图案组合结构
JPH031538A (ja) 半導体装置
CN1149671C (zh) 半导体器件
JP4759229B2 (ja) 半導体装置
JP3107005B2 (ja) 半導体集積回路装置
CN100456465C (zh) 降低导孔应力的结构及其制造方法
US20020081836A1 (en) Contact structure, semiconductor device and manufacturing method thereof
CN1956187A (zh) 获得高集成度的半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 8/F, FANGZHENG BUILDING, ZHONGGUANCUN, NO.298, CHENGFU ROAD, HAIDIAN DISTRICT, BEIJING TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908

Termination date: 20160929

CF01 Termination of patent right due to non-payment of annual fee