CN101047147A - 集成电路结构及其制造方法 - Google Patents
集成电路结构及其制造方法 Download PDFInfo
- Publication number
- CN101047147A CN101047147A CN200610171243.7A CN200610171243A CN101047147A CN 101047147 A CN101047147 A CN 101047147A CN 200610171243 A CN200610171243 A CN 200610171243A CN 101047147 A CN101047147 A CN 101047147A
- Authority
- CN
- China
- Prior art keywords
- fuse
- integrated circuit
- circuit structure
- antireflecting coating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000011248 coating agent Substances 0.000 claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 81
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000011241 protective layer Substances 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- -1 SiOC Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 4
- 239000006117 anti-reflective coating Substances 0.000 abstract 6
- 238000002161 passivation Methods 0.000 abstract 2
- 239000011229 interlayer Substances 0.000 description 35
- 230000004888 barrier function Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 208000005189 Embolism Diseases 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种包括熔丝的集成电路结构及其制造方法。所述集成电路结构包含基板、置于该基板上方的内联机结构、与该内联机结构连接的熔丝以及位于该熔丝上的抗反射涂层。该抗反射涂层具有增厚的厚度且作为残余氧化物，且在该抗反射涂层上不存在多余的残余保护层。本发明使用抗反射涂层作为多余的保护层，可以节省位于激光熔丝上方的保护层的形成与薄化的工艺步骤与成本，而且控制抗反射涂层的厚度比薄化位于激光熔丝上方的保护层容易，因此提高了激光修补产品合格率。
Description
技术领域
本发明涉及一种集成电路结构及其制造方法。
背景技术
典型的集成电路可以包括百万个元件或次电路(sub circuits)，且包括大量相同的次电路。例如，存储芯片可以包含百万个相同的存储单元。但是，即使只有一个存储单元有缺陷，整个芯片就有可能失效。
为了提高产品合格率，经常在相同的芯片上制造多余的存储单元。假如有一些主要的存储单元发生缺陷的话，多余的存储单元可以取代损坏的主要存储单元。这些多余存储单元的构成使得半导体存储元件可以在正常状态下继续运作。主要存储单元与多余的存储单元全部通过熔丝而连接，其中熔丝由芯片上的控制电路所控制。如上所述，假如发现一个损坏的存储单元，则与该损坏的存储单元相连的熔丝会被融断，而且多余的存储单元会取代损坏的存储单元。因此，具有损坏的主要存储单元的半导体芯片可以正常地运作。此方法也用在其它集成电路，尤其是具有众多相同单元的电路。
高度集成的半导体存储元件花费相当高的制造成本，因此若发生损坏的存储单元则会造成巨大的损失。这也就是为什么存储元件包含了用以取代损坏的主要存储单元的多余存储单元。配置在上述半导体存储元件的熔丝包括保险丝以及激光熔丝，其中电流过大的时候可以选择性地切断保险丝，而激光熔丝可以选择性地被施加的激光束熔断。在现代的系统中，由于激光熔丝在使用上以及设计上都很简单的缘故所以被广泛地使用。保险丝使用于半导体存储元件，例如是电子式可抹除可编程只读存储器；而激光熔丝经常使用于动态随机存取内存。
传统上，熔丝同时与打线垫同时制作，其中打线垫在封装工艺中连接半导体芯片。在图1中，在激光熔丝区域形成传统熔丝结构，并且在打线垫区域形成打线垫16。在典型的工艺中，在形成顶部金属化层10之后，形成第保护层12。在打线垫区域形成穿透第一保护层12的开口，以露出下方顶部金属化层10。在激光熔丝区域，移除第一保护层12。接着，形成铜化铝层并进行图案化，以形成金属熔丝链14以及打线垫16。在铜化铝层的图案化步骤中形成薄薄的抗反射涂层15以降低铜化铝层的反射，其中该抗反射涂层15通常具有约300埃的厚度。在图案化铜化铝层，留下抗反射涂层15。
形成第二保护层18以覆盖熔丝链14以及打线垫16。在打线垫区域中，在第二保护层18以及抗反射涂层15中形成介层窗32，以露出打线垫16。在熔丝区域中，形成介层窗30。不同于打线垫区域的是，通常会留下薄薄的保护层20(通常指残余的氧化物)以覆盖金属熔丝链14。此薄薄的保护层20有两种用途。第一，使得熔丝链14与外部环境隔离，并且保护熔丝链14以避免腐蚀产生。而且，如果进行激光修复的话，此薄薄的保护层20可以防止由金属熔丝链14所吸收的热量逸散。
然而，传统的激光熔丝工艺也有缺点。因为在第二保护层18的蚀刻步骤中，很难精准地控制残留的保护层20的厚度，因此反而影响后续的激光燃烧工艺，导致激光修补产品合格率也会降低。而且，由于必须形成两保护层12与18，因而增加工艺复杂度并增加制造成本。因此，业界急需一种改良的激光熔丝的工艺。
发明内容
鉴于现有技术中存在的上述问题，本发明的目的是提供一种集成电路结构及其制造方法，其能够提高激光修补产品合格以及降低工艺复杂度和降低成本。
为实现上述目的，本发明一较佳实施例提供了一种形成集成电路结构的方法，该方法包括步骤：提供基板；在该基板上方形成内联机结构；在该内联机结构的顶部金属化层上方形成金属层以形成电连接；在该金属层上方形成抗反射涂层；图案化该抗反射涂层以及该金属层，以形成熔丝；全面性地形成介电层；以及由至少部分的抗反射涂层上方大体上移除该介电层，以露出该抗反射涂层。
为实现本发明的上述目的，本发明另一较佳实施例提供了一种形成集成电路结构的方法，该方法包括：提供基板，该基板包括熔丝区域以及打线垫区域；在该基板上方形成第一以及第二内联机结构；在该第一以及第二内联机结构顶部金属化层上方形成金属层；在该金属层上方形成抗反射涂层；图案化该抗反射涂层以及该金属层以形成熔丝与打线垫，其中该熔丝位于该熔丝区域且与该第一内联机结构形成电连接，且该打线垫位于该打线垫区域并与该第二内联机结构形成电连接；全面性形成聚亚酰胺；以及由位于部分该打线垫上方移除部分该聚亚酰胺以及该抗反射涂层，以露出该打线垫，并由覆盖至少部分的该熔丝的区域大体上移除该聚亚酰胺以暴露该抗反射涂层。
为实现本发明的上述目的，本发明另一较佳实施例提供了一个半导体结构，包括：基板、位于该基板上方的内联机结构、与该内联机结构相连的熔丝以及位于熔丝上的抗反射涂层。此抗反射涂层具有增加的厚度并且作为残余的保护层，而且该抗反射涂层上未进一步形成有残余的保护层。
为实现本发明的上述目的，本发明另一较佳实施例提供了集成电路，包括：包含熔丝区域与打线垫区域的基板；位于该基板上的第一与第二内联机结构；与该第一内联机结构连接且位于该熔丝区域内的熔丝；以及与该第二内联机结构连接且位于该打线垫区域的打线垫。上述打线垫与该熔丝形成于相同的金属层。上述集成电路结构还包含位于该熔丝上的抗反射涂层、以及位于上述打线垫一部分上方的抗反射涂层上的聚亚酰胺。上述打线垫通过上述聚亚酰胺以及上述抗反射涂层内的开口而外露。至少部分位于上述熔丝上方的区域大体上没有聚亚酰胺存在。
本发明的优点在于：使用抗反射涂层作为多余的保护层，所以可以节省位于激光熔丝上方的保护层的形成与薄化的工艺步骤与成本。本发明另一项优点则是：控制抗反射涂层的厚度比薄化位于激光熔丝上方的保护层容易，因此提高了激光修补产品合格率。
附图说明
图1示出了传统激光熔丝结构以及打线垫。
图2至图11B示出了根据本发明较佳实施例的工艺中间步骤的剖面图，其中形成了包含激光熔丝与打线垫的集成电路结构。
其中，附图标记说明如下：
10～顶部金属化层 12～第一保护层 14～金属熔丝链
15～抗反射涂层 16～打线垫 18～第二保护层
20～保护层 30～介层窗 32～介层窗
40～基板 42～层间介电层 44～介电层
46～介层窗IMD层 48～沟槽IMD层 50～介层窗开口
52～沟槽开口 54～阻障层 56～金属层
58～抗反射涂层 60～光阻层 64～保护层
100～激光熔丝区域 110～导线 112～接触栓塞
1141～金属线 1142～金属线 114n～金属线
1162～介层窗 116n～介层窗 126～阻障层
128～熔丝线 130～抗反射涂层 200～打线垫区域
210～元件 212～接触栓塞 2141～金属线
2142～金属线 214n～金属线 2162～介层窗
216n～介层窗 222～保护层 224～开口
226～阻障层 228～打线垫 230～抗反射涂层
234～介层窗 236～顶部金属线 238～再分布线
240～打线垫
具体实施方式
现在参考附图对本发明的较佳实施例进行说明。图2至图11B示出了根据本发明较佳实施例的工艺中间步骤的剖面图，其中形成了包含激光熔丝与打线垫的集成电路结构。在本发明的实施例的图标中，相似的元件使用相似的附图标记。
在图2中，在基板40上形成集成电路(图未示)。基板40与后续形成且位于基板40上方的结构包含了两个区域，其中区域100用于形成激光熔丝，区域200用于形成打线垫。在激光熔丝区域100中，导线110形成于基板40上方并且与集成电路元件(图未示)形成电连接，其中上述集成电路元件例如是多余的存储单元或者是其它多余的电路。在打线垫区域200中，元件210代表一个元件或元件的电连接。
图3示出了本发明较佳实施例的工艺中间步骤的剖面图，其中形成包含激光熔丝与打线垫的集成电路结构，在区域100以及200一起形成层间介电层42。形成接触栓塞112并通过层间介电层42而与导线110连接。形成接触栓塞212而与元件210连接。优选的是，通过在层间介电层42内蚀刻接触洞并以导电材料填充该接触洞而形成接触栓塞112与212，其中上述导电材料包括钨、铝、铜或其它公知材料。接触栓塞112与212可以是包含阻障层与附着层的复合结构，其中材料包括钽、钛、氮化钛、氮化钽或其它材料。
在图4中，在金属化层(通常以M1表示)中形成金属线1141与2141。通过这样的描述，不同的下标表示不同的金属化层。上述金属线1141与2141优选由单一镶嵌工艺形成。
在公知技术中，为了在M1中形成金属特征(feature)，因此在层间介电层42上方形成低介电常数层44。优选的，上述低介电常数层44包括介电常数小于3的低介电常数材料，尤其是介电常数小于2.5的材料。在低介电常数层44与层间介电层42之间也可以选择性地形成蚀刻停止层(图未示)。在低介电常数层44内形成沟槽。优选的，在沟槽内形成扩散阻障层(图未示)。在沟槽内填入金属或金属合金，例如是铜或铜合金。之后进行化学机械研磨以移除多余的材料。残余的导电材料形成金属线1141与2141，且分别与接触栓塞112与212连接。
优选的，进行双镶嵌工艺以形成第二金属化层与下方介层窗。在图5中，在低介电常数层44上方形成介层窗层间金属介电(IMD)层46，接着在介层窗层间金属介电(IMD)层46上方形成沟槽IMD层48。沟槽IMD层48与介层窗IMD层46的介电常数优选小于2.5。形成上述介层窗IMD层46与沟槽IMD层48的材料与方法于此不予详述。在较佳实施例中，介电层44、46与48具有不同蚀刻特性，因此当上方层被蚀刻的时候下方层可以作为蚀刻停止层。在其它实施例中，可以在相邻的层之间形成蚀刻停止层。在其它实施例中，形成同时具有介电层46与48的功能的单一层。
接着，通过蚀刻介层窗IMD层46与沟槽IMD层48而形成介层窗开口50与沟槽开口52。在较佳实施例中，介层窗IMD层46作为蚀刻沟槽开口52时的蚀刻停止层。在其它实施例中，介层窗IMD层46与沟槽IMD层48被结合为单一层，并通过调整蚀刻时间而控制沟槽开口52的深度。
图6示出了金属线1142与2142与介层窗1162与2162的形成过程。在开口50与52内形成阻障层(图未示)，其中该阻障层优选包括钛、氮化钛、钽、氮化钽或是其组合。上述阻障层防止铜扩散至邻近的IMD层46与48。以导电材料填充上述介层窗开口50与沟槽开口52的剩余空间，所述导电材料优选为铜或铜合金。进行化学机械研磨法以将表面平坦化，留下金属线1142与2142以及介层窗1162与2162。
接着，一层一层形成金属线至114n以及214n，一层一层形成介层窗至116n以及216n，且每一层金属线连接至各金属线的下方金属结构，最终结构如图7所示。为了说明方便，该金属特征以垂直对准且位于元件110与210的方式呈现。在许多实施例中，根据设计与布局，众多的金属线与介层窗将彼此相邻置放。
在较佳实施例中，该顶部金属化层Mn优选形成于顶部介电层内，而该顶部介电层适合于避免湿气入侵且机械特性比低介电常数IMD层强。优选的材料包括未掺杂的硅酸盐玻璃或掺杂氟的氧化硅或其它类似的材料。然而，也可以使用低介电常数材料。
虽然在前述实施例中使用双镶嵌工艺形成金属化层M2至顶部金属化层Mn以及各下方介层窗，但是本领域技术人员应当了解也可以使用单镶嵌工艺或双镶嵌工艺与单镶嵌工艺的组合。
参考图8，形成保护层222。在较佳实施例中，使用等离子体加强型化学气相沉积法形成保护层222，或是使用其它公知的常压化学气相沉积法、高密度等离子体化学气相沉积法、原子层沉积法、或其它类似方法。优选的，保护层222包括氧化硅、氮氧化硅、聚亚酰胺、氮化硅、碳氧化硅、或其它类似材料。在激光熔丝区域100中，优选移除保护层222。在打线垫区域200中，形成穿过保护层222的开口224以露出下方金属线214n。
图9示出了阻障层54、金属层56、抗反射涂层58及光阻层60的形成。阻障层54用于阻止顶部金属化层Mn内的铜扩散至下方介电材料，且优选包括具有低扩散能力的金属者，例如是钽、氮化钽、钛、氮化钛或其它类似材料。在较佳实施例中，金属层56包括铜化铝，且可以使用溅镀、物理气相沉积法、热蒸着法、或其它类似方法。在另一较佳实施例中，金属层56包括铝、金、钨、或常用的金属及金属合金。请注意，图9中所示的各元件之间的比例没有变化，且阻障层54可以只填充开口224的底部部分。
抗反射涂层58可以是SiON、SiOC、SiON/SiO复合层或其组合，且形成于金属层56上。抗反射涂层58的厚度T大于约300埃，且优选大于约2000埃。之后，光阻层60形成于抗反射涂层58上且被图案化。
接着，蚀刻叠层54、56、58而形成一结构，如图10所示。在激光熔丝区域100中，金属层56的残余部分形成熔丝线128；在打线垫区域200中，金属层56的残余部分形成打线垫228。阻障层54的残余部分分别形成阻障层126与226。抗反射涂层58的残余部分分别形成激光熔丝区域100内的抗反射涂层130与打线垫区域200内的抗反射涂层230。
图11A和图11B示出了保护层64的形成。在较佳实施例中，保护层64由聚亚酰胺形成。优选的，聚亚酰胺保护层64的厚度介于约3微米～约10微米。聚亚酰胺保护层64经显影与烘烤后，露出上方的抗反射涂层230。接着，蚀刻抗反射涂层230，而露出打线垫228。请注意，聚亚酰胺是光阻，因此形成聚亚酰胺保护层64的成本明显低于形成传统保护层的成本，原因在于形成传统保护层需要额外的保护层与光蚀刻形成步骤。在较佳实施例中，聚亚酰胺保护层64从激光熔丝区域100移除。在其它较佳实施例中，如图11B所示，聚亚酰胺保护层64留在激光熔丝区域100中。在此实施例中，形成穿过聚亚酰胺保护层64的开口，而露出抗反射涂层130。
请注意，除了形成熔丝链128与打线垫228之外，也可以图案化金属层56而形成再分布线。图11B示出了再分布示意图。再分布线238在一端与顶部金属线236、下方介层窗234相连，在另一端与打线垫240相连。打线垫240与再分布线238实际上同时形成。在这样的组合下，金属层56除了形成激光熔丝与打线垫的功能之外，也有助于确定内联机层的路线。
本发明的最佳实施例具有数个有利的特征。通过增加抗反射涂层130的厚度，抗反射涂层130可以作为残余氧化物(保护层)，且不需形成第二保护层。结果，可以节省形成并薄化第二保护层以形成残余氧化物的成本。由于控制抗反射涂层130的厚度比控制残余保护层(氧化物)的厚度容易，且省去了薄化工艺，因而提高了激光修补产品合格率。
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，应当可以作各种的更动与润饰，因此本发明的保护范围当以所附的权利要求书为准。
Claims (11)
1.一种形成集成电路结构的方法，该方法包括步骤：
提供基板；
在该基板上方形成内联机结构；
在该内联机结构的顶部金属化层上方形成金属层以形成电连接；
在该金属层上方形成抗反射涂层；
图案化该抗反射涂层以及该金属层，以形成熔丝；
全面性地形成介电层；以及
从至少部分的抗反射涂层上方大体上移除该介电层，以露出该抗反射涂层。
2.如权利要求1所述的形成集成电路结构的方法，其中该介电层为聚亚酰胺。
3.如权利要求2所述的形成集成电路结构的方法，其中该聚亚酰胺由邻近但未覆盖该熔丝的区域移除。
4.如权利要求1所述的形成集成电路结构的方法，其中该抗反射涂层的厚度大于300埃。
5.如权利要求1所述的形成集成电路结构的方法，其中该抗反射涂层的材料选自由SiON、SiOC、SiON/SiO复合层以及其组合所组成的群组。
6.一种集成电路结构，包括：
基板；
内联机结构，位于该基板上；
熔丝，与该内联机结构形成电连接；以及
抗反射涂层，位于该熔丝上，其中部分该抗反射涂层外露。
7.如权利要求6所述的集成电路结构，其中该抗反射涂层的厚度大于300埃。
8.如权利要求6所述的集成电路结构，其中该抗反射涂层包括的材料选自由SiON、SiOC、SiON/SiO复合层及其组合所组成的群组。
9.如权利要求6所述的集成电路结构，所述集成电路结构还包括：
打线垫，所述打线垫与该熔丝形成在相同的金属层，其中该打线垫经由聚亚酰胺而外露。
10.如权利要求9所述的集成电路结构，所述集成电路结构还包括：
再分配线，所述再分配线与该熔丝形成在相同的金属层且与该打线垫连接。
11.如权利要求6所述的集成电路结构，所述集成电路结构还包括：
保护层，所述保护层位于至少部分的该打线垫下方，其中该保护层未延伸至该熔丝下方。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/390,951 | 2006-03-27 | ||
| US11/390,951 US7811866B2 (en) | 2006-03-27 | 2006-03-27 | Single passivation layer scheme for forming a fuse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101047147A true CN101047147A (zh) | 2007-10-03 |
| CN100517649C CN100517649C (zh) | 2009-07-22 |
Family
ID=38534030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610171243.7A Expired - Fee Related CN100517649C (zh) | 2006-03-27 | 2006-12-21 | 集成电路结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7811866B2 (zh) |
| CN (1) | CN100517649C (zh) |
| TW (1) | TWI323927B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582409B (zh) * | 2008-05-15 | 2011-06-08 | 台湾积体电路制造股份有限公司 | 具有改进应力的中间电介质层的后端互联电路 |
| CN103258783A (zh) * | 2012-02-15 | 2013-08-21 | 半导体元件工业有限责任公司 | 半导体装置的制造方法 |
| CN108417558A (zh) * | 2018-05-10 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 熔丝结构及其形成方法 |
| CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4713936B2 (ja) * | 2005-05-09 | 2011-06-29 | 株式会社東芝 | 半導体装置 |
| US10366921B2 (en) | 2014-08-15 | 2019-07-30 | United Microelectronics Corp. | Integrated circuit structure including fuse and method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294474B1 (en) * | 1999-10-25 | 2001-09-25 | Vanguard International Semiconductor Corporation | Process for controlling oxide thickness over a fusible link using transient etch stops |
| US6638796B2 (en) * | 2002-02-13 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Method of forming a novel top-metal fuse structure |
| TW583728B (en) | 2002-06-21 | 2004-04-11 | Taiwan Semiconductor Mfg | Method of forming top metal fuse and its structure |
| KR100526474B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
-
2006
- 2006-03-27 US US11/390,951 patent/US7811866B2/en not_active Expired - Fee Related
- 2006-12-04 TW TW095144965A patent/TWI323927B/zh not_active IP Right Cessation
- 2006-12-21 CN CN200610171243.7A patent/CN100517649C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582409B (zh) * | 2008-05-15 | 2011-06-08 | 台湾积体电路制造股份有限公司 | 具有改进应力的中间电介质层的后端互联电路 |
| CN103258783A (zh) * | 2012-02-15 | 2013-08-21 | 半导体元件工业有限责任公司 | 半导体装置的制造方法 |
| CN103258783B (zh) * | 2012-02-15 | 2015-12-23 | 半导体元件工业有限责任公司 | 半导体装置的制造方法 |
| CN108417558A (zh) * | 2018-05-10 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 熔丝结构及其形成方法 |
| CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7811866B2 (en) | 2010-10-12 |
| CN100517649C (zh) | 2009-07-22 |
| TW200737413A (en) | 2007-10-01 |
| US20070224794A1 (en) | 2007-09-27 |
| TWI323927B (en) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1284226C (zh) | 有机夹层介电材料中的铜通路的剪切应力的减小 | |
| USRE41980E1 (en) | Semiconductor interconnect formed over an insulation and having moisture resistant material | |
| CN1225780C (zh) | 制作热熔丝的方法 | |
| US7397106B2 (en) | Laser fuse with efficient heat dissipation | |
| JP4351198B2 (ja) | ボンドパッド構造のトップビアパターン | |
| US6515343B1 (en) | Metal-to-metal antifuse with non-conductive diffusion barrier | |
| US7611991B2 (en) | Technique for increasing adhesion of metallization layers by providing dummy vias | |
| US5851903A (en) | Method of forming closely pitched polysilicon fuses | |
| CN2720636Y (zh) | 集成电路 | |
| KR100812731B1 (ko) | 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 | |
| CN101656229A (zh) | 半导体器件及其制造方法 | |
| KR100567976B1 (ko) | 퓨즈 구조에 단자 비아를 형성하는 방법 및 금속 퓨즈 구조 | |
| CN1815711A (zh) | 内连线结构及其形成方法 | |
| US20070145596A1 (en) | Interconnect structure and method of fabricating same | |
| CN101047147A (zh) | 集成电路结构及其制造方法 | |
| US7202565B2 (en) | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same | |
| US7196423B2 (en) | Interconnect structure with dielectric barrier and fabrication method thereof | |
| US20020192937A1 (en) | Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer | |
| US20070117387A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20010055840A1 (en) | Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact | |
| CN1114942C (zh) | 在集成电路中形成接触销且同时平面化衬底表面的方法 | |
| CN1434510A (zh) | 半导体器件及其制造方法 | |
| KR100292117B1 (ko) | 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법 | |
| CN1459831A (zh) | 半导体组件之金属熔丝结构及其制造方法 | |
| KR20040025110A (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |