CN100440502C - 半导体装置 - Google Patents

Abstract

一种半导体装置包括设置在半导体基片上的第一绝缘层。第一绝缘层包括基本由具有相对介电常数小于3的材料构成的一薄层。第一绝缘层包括由孔塞和导线构成的第一整体的结构。导线的上表面与第一绝缘层的上表面齐平，而孔塞的下表面则与第一绝缘层的下表面齐平。区域保护部件由孔塞和导线构成的第二整体的结构形成。第二整体结构从第一绝缘层的上表面延伸到第一绝缘层的下表面。区域保护部件包围着在水平平面上的边界区分隔的第一到第n区(n是自然数2或更大)中一个区。

Description

半导体装置

有关申请的参考

本申请基于此前在2004年1月15日申请的第2004-8303号和在2004年7月1日申请的、第2004-195731号日本专利申请，并要求保护优先权，这两份专利申请的全部内容通过引用结合于本文。

技术领域

本发明涉及一种半导体装置，具体而言，涉及包括在例如采用具有低的相对介电常数的材料的多层布线结构中的膺图形的结构和配置。

背景技术

图24是示出具有常规多层布线结构的半导体装置的平面图。图25是取自沿示于图24的直线XXV-XXV的截面图。正如图24和25所示，也称之为通路环，破裂抑制器，金属环即金属栅栏的芯片环103被形成于具有多层布线结构的半导体装置中。该芯片环由孔塞101和导线102的堆叠结构组成，并包围着芯片。通常，芯片环103沿切割线(划片线)形成，以便包围着装置区105。该芯片环起着防止在绝缘薄膜中破裂的发生，这些破裂是由在切割阶段的机械撞击，薄膜的剥离，以切割线104开口中的侧表面进入装置区中的水分或气体的渗透作用所造成的。不仅在装置区105上，而且还在切割线104上形成绝缘的夹层薄膜。还有，可在切割线上的绝缘夹层薄膜中形成开口106，起到例如在光刻工艺过程中用于对准位置的标记的作用。顺便提一下，示于图24的参考数字107表示功能块。

此外，已知的是一种半导体装置，在这装置中，采用具有相对介电常数k小于3的低介电常数材料(低k的材料)用于形成绝缘夹层薄膜，以便降低在相邻导线间的电容。在这种半导体装置中，必须采用芯片环103。在低介电常数薄膜上通常形成一层顶盖薄膜，以防止半导体基片在相继的工艺步骤中免受气体或化学溶液的影响。所用的顶盖薄膜在抗化学方面是优秀的，具有高的机械强度，且能防止气体或化学溶液经过它那里渗透。

有时候，在半导体装置的制作过程期间，在低介电常数的薄膜中混有灰尘，或者，例如在CMP(化学机械抛光)过程期间在低介电常数的薄膜中产生小的裂缝，在这种情况下，小的裂缝长成大的裂缝，或低介电常数薄膜108的粘合性被降低，因而造成低介电常数薄膜108如图26所示的那样被剥离。

此外，在低介电常数薄膜中，如果存在小的裂缝，则顶盖薄膜可能没有象理想的那样形成在各低介电常数的薄膜上。如果是这样，则顶盖薄膜往往会在相继的工艺步骤中遭受损伤。半导体装置产品的可靠性会被，例如，水分从半导体装置的上面薄层经过在上面指出的各个如损伤的顶盖薄膜的缺陷部分的渗透而降低。注意到，为包围该装置区而形成的芯片环103是没有能力来对付在低介电薄膜中发生的裂缝，低介电常数薄膜的剥离，和水分的渗透。

常规的多层布线结构导致另一个问题。一般，在半导体装置制作过程期间，水分或处理气体往往会被吸收进或积聚在低介电常数的薄膜上。在相继的工艺步骤中，水分和气体造成了问题。例如，低介电常数薄膜会被剥离。并且，不能象理想的那样来形成和加工低介电常数薄膜。另外，在低介电常数薄膜中不能获得良好的图形分辨率。通常，不合乎需要的积聚于低介电常数薄膜中的气体通过接触孔释放到外面来。所以，在孔塞密度是低的部分，即在几乎没有开口的低介电常数薄膜中这气体并不能充分地耗散。由气体引起的各个问题非常可能在这区域中发生。

当水分和处理气体从作为标记的开口106渗透并进入如图27所示的低介电常数薄膜108a时，在制作过程期间在切割线104中，也有类似于上述的问题产生在低介电常数薄膜108a。可以想象得到，正好在作为标记的开口106下面的区域中插入金属薄膜来防止水分和气体的扩散。但是，因为在蚀刻速率方面，金属薄膜与围绕在金属薄膜周围的绝缘薄膜是不同的，所以金属薄膜可能被蚀刻。结果，金属原子可能迁移到相邻的低介电常数薄膜108中，即对准位置的精确度可能会降低。

发明内容

根据本发明的第一方面，提供一种半导体装置，包括：具有主表面的半导体基片；第一绝缘层，设置在所述主表面上，并包括一个或多个子层(sublayer)并包括多个导电的第一导线和多个导电的第一孔塞，所述子层之一的相对介电常数小于3，多个第一导线在各个第一孔塞的顶部；导电的芯片保护部件，设置在所述第一绝缘层中，并在所述第一绝缘层的底部和顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状；设置在所述芯片区域的所述第一绝缘层内的多个功能块，具有电路的至少一部分，且使用所述第一导线的一个或多个和所述第一孔塞的一个或多个形成；以及设置在所述芯片区域的所述第一绝缘层内的导电的块保护部件，它包括第一部分和第二部分，所述第一部分的底平面与所述第一绝缘层的底部齐平，而所述第一部分的顶平面与每个所述第一孔塞的顶部齐平，所述第二部分的底平面与每个所述第一导线的底部齐平而所述第二部分的顶平面与所述第一绝缘层的顶部齐平，所述第二部分在所述第一部分上，所述块保护部件具有在所述主表面上围绕其中一个功能块的突出的形状。

根据本发明的第二方面，提供一种半导体装置，包括：具有主表面的半导体基片；第一绝缘层，设置在所述主表面上，包括一个或多个子层并包括多个导电的第一孔塞，所述子层之一的相对介电常数小于3；第二绝缘层，设置在第一绝缘层上，并包括多个导电的第二孔塞和多个第二导线，多个导线在各个第二孔塞的顶部；导电的芯片保护部件，设置在所述第一和第二绝缘层中，并在所述第一绝缘层的底部和所述第二绝缘层的顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状，所述第二绝缘层具有在所述芯片区域之外的范围且从所述第二绝缘层的顶部延伸到所述第二绝缘层的底部；以及设置在所述第一绝缘层内的导电的区域保护部件，它的底平面与所述第一绝缘层的底部齐平而其顶平面与所述第一绝缘层的顶部齐平，并具有在所述主表面上围绕在所述芯片区域之外的范围之下区域的突出的形状。

根据本发明的第三方面，提供一种半导体装置，包括：具有主表面的半导体基片；第一绝缘层，设置在所述主表面上，所述第一绝缘层包括一个或多个子层并包括多个导电的第一导线，所述子层之一的相对介电常数小于3；第二绝缘层，设置在所述第一绝缘层之上，所述第二绝缘层包括一个或多个子层并包括多个导电的孔塞和多个导电的第二导线，所述子层之一的相对介电常数小于3，多个第二导线在各个孔塞的顶部；导电的芯片保护部件，设置在所述第一和第二绝缘层中，并在所述第一绝缘层的底部和所述第二绝缘层的顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状；以及设置在所述芯片区域内的导电的加强部件，它围绕所述第一导线和第二导线并包括第一部分、第二部分和第三部分，所述第一部分的底平面与每个所述第一导线的底部齐平而所述第一部分的顶平面与每个所述第一导线的顶部齐平，所述第二部分的底平面与所述第二绝缘层的底部齐平而所述第二部分的顶平面与所述孔塞的顶部齐平，所述第三部分的底平面与每个所述第二导线的底部齐平而所述第三部分的顶平面与所述第二绝缘层的顶部齐平，且所述第三部分在所述第二部分上，所述第二部分具有在所述主表面上的突出的形状。

附图说明

图1示意地示出具有多层布线结构的典型半导体装置结构的剖视图；

图2是示意地示出根据本发明第一实施例半导体装置结构的平面图；

图3是示意地示出栅栏结构的剖视图；

图4是示意地示出根据本发明第二实施例半导体装置中的一部分结构的平面图；

图5是示意地示出根据第二实施例的半导体装置中的一部分结构的平面图；

图6是示意地示出根据第二实施例半导体装置结构的剖视图；

图7是示意地示出根据第二实施例另一示例半导体装置中的一部分结构的平面图；

图8是示意地示出根据本发明第三实施例半导体结构的中的一部分平面图；

图9是示意地示出根据本发明第四实施例半导体结构中的一部分的平面图；

图10是示意地示出根据本发明第五实施例半导体结构中的一部分的平面图；

图11是示意地示出根据第五实施例半导体结构中的一部分的平面图；

图12是示意地示出根据本发明第六实施例半导体装置结构的平面示意图；

图13是示出示于图12的半导体装置中的一部分结构的透视图；

图14是示出根据第六实施例半导体装置中的一部分结构的平面图；

图15是示出根据第六实施例半导体装置中的一部分结构的平面图；

图16、17、18和19是各示第六实施例修改的平面图；

图20是示意地示出根据本发明第七实施例半导体装置结构的平面图；

图21是示出示于图20的标记周围放大的样子的平面图；

图22是取自沿示于图21的直线XXII-XXII的剖视图；

图23是示出根据第七实施例半导体装置结构的，作为示例的剖视图；

第24是示出具有常规多层布线结构的半导体装置结构的平面图；

图25是取自沿示于图24的直线XXV-XXV的剖视图；

图26是示出在常规半导体装置中特有的问题的剖视图；

图27是示出在常规半导体装置中的标记的剖视图；

图28到33是各作为绝缘夹层薄膜示例的剖视图；

图34是示出栅栏结构的剖视图；

图35是示出根据本发明第八实施例半导体装置中的一部分的示意平面图；

图36是示出根据第八实施例半导体装置中的一部分的示意剖视图；

图37、38和39是说明用于第八实施例中加强部件的透视图；

图40是表示在第八实施例中通过利用加强部件得到的益处的图解；

图41是表示根据本发明第九实施例半导体装置的益处的图解；

图42、43、44和45是示出其它结构的加强部件的平面图；

图46是取自沿于图45的直线XLVI-XLVI的剖视图；

图47是示出根据本发明第十实施例半导体装置的剖示图；以及

图48和49是示出第十实施例的修改的剖视图。

具体实施方式

现在将参考附图来描述本发明的某些实施例。在所有附图中，具有相同功能的结构由相同的参考数字来指出，以避免重复描述。

在描述本发明实施之前，将参考典型的例子来描述半导体装置的多层布线结构。图1是示意地示出具有多层布线结构的半导体装置典型示例结构的剖视图。如图1所示，在半导体基片1中形成n势阱2和p势阱3。在半导体基片1的表面上、在n势阱2和p势阱3之间的边界处形成分隔元件的绝缘薄膜4。

在半导体基片1的表面上和分隔元件的绝缘薄膜5上形成MOS(金属氧化物半导体)晶体管5。每个MOS晶体管5包括栅电极6，侧壁绝缘薄膜7，以及源/漏扩散层8。

在半导体基片1上，一层接着一层的上面层压多层布线平面。顺便提一下，单个布线平面指出在由单个孔塞和层压在孔塞上的单个布线层构成的导线/孔塞结构的下表面和上表面之间的区域。在双镶嵌结构的情况下，这导线/孔塞结构是被整体形成的。

在形成于半导体基片1上的局部布线平面11内形成绝缘夹层薄膜12，布线层13和孔塞14s。每个布线层13和孔塞14由各个如W(钨)、Cu(铜)、银(Ag)，或Al(铝)的导电材料构成。孔塞14通过绝缘夹层薄膜12的下面部分延伸，以便把布线层13电连接到源/漏扩散层8。

中间布线平面被放置在局部布线平面11上。可把这中间布线平面形成任选的平面数。图1以设置有三个中间布线平面作为例子。每个中间布线平面21a、21b和21c包括绝缘夹层薄膜22，布线层23和孔塞24。可把绝缘夹层薄膜22构成筑成如图28到33所示的各种样子。

如图28到33所示，可把占据单个布线平面的绝缘夹层薄膜形成为任选的层数，并包括至少一层具有相对介电常数k小于3的绝缘薄膜201。

在图28到33中，绝缘薄膜201可由，例如，聚亚芳烃，甲基硅氧烷，有机聚合物，或SiOC来形成。在示于图31到33中的结构，采用由不同材料构成的绝缘薄膜201和201’。例如，绝缘薄膜201由一种有机聚合物构成，而绝缘层201’则由硅氧烷构成。防止包含在布线层23和孔塞24中金属原子扩散的防扩散薄膜抑制薄膜202由，例如，SiC，SiCH，SiOC，SiOCH，或SiN构成。顶盖薄膜203由，例如，SiO₂，SiOC或SiOCH构成。另外，蚀刻抑制薄膜204由，例如，SiO₂，SiC，SiCN，SiN，SiOC或SiOCH构成。

在蚀刻布线沟槽中，蚀刻抑制薄膜204起着抑制剂的作用。无需多言，示于图28到33中的结构不过是例子而已，而绝缘夹层薄膜可采取其它的层压结构。此外，可形成阻挡金属层205来包围布线层23和孔塞24。阻挡金属层205可由(例如)各个如具有高熔点的Ti(钛)，Ta(钽)，Nb(铌)或W(钨)，或高熔点金属的氮化物构成。

每个孔塞24经过每层绝缘夹层薄膜22延伸，以便把布线层33电连接到在布线层33下面的绝缘夹层薄膜12或22中的布线层13或23。

在中间布线平面21c上放置半球形接线平面。半球形布线平面由任选的平面数形成。图1示出设置两个半球形平台31a，31b的示例。每个半球形成线平面31a和31b包括绝缘夹层薄膜32，布线层33，和孔塞34。绝缘夹层薄膜32可具有如图28到33中所示的各种结构，并包括一层其相对介电常数比包括在图28到33所示结构中薄膜的相对介电常数为大的薄膜。布线层33和孔塞34由分别类似于布线层13和孔塞14的材料构成。每个孔塞34经过每层绝缘夹层薄膜32延伸，以便把布线层33电连接到在绝缘夹层薄膜32下面的绝缘夹层薄膜22或32中的布线层23或33。并且，孔塞34的横截面积大于在中间布线平面21a到21c中的孔塞24的横截面积。

在半球形成平面31b上设置球形布线平面。球形布线平面由任选的平面数形成。图1示出设置两个球形布线平面41a和41b的示例。每个球形布线平面41a和41b包括绝缘夹层薄膜42，布线层43，和孔塞44。每层绝缘夹层薄膜42主要由具有相对介电常数k不少于3并小于4的材料形成。或者，绝缘夹层薄膜42可以是包括至少具有如上面指出的这样一种相对介电常数k的一层薄膜的层压结构。布线层43和孔塞44分别由类似于布线层33和孔塞34的那些材料构成。每个孔塞44经过每层绝缘夹层薄膜42延伸，以便把布线层43电连接到在绝缘夹层薄膜32或42中的布线层33或43。并且，孔塞44的横截面积大于在半球形布线平面31a和31b中的孔塞34的横截面积。

在球形布线平面41b上形成绝缘保护薄膜45。如图28到33中的一样，可在局部布线平面半球形布线平，和球形布线平中形成阻挡金属层。顺便提一下，上述各薄层的用途只不过是一个示例，且不限于分布在从局部布线平面到球形布线平面范围内各个薄层的使用方式。

现在将描述可在示于图1的半导体装置的任选平面中适用的本发明的各实施例。

(第一实施例)

图2是示意地示出根据本发明第一实施例半导体装置结构的平面图。如图2所示，在半导体基片1的主表面上形成半导体芯片51(作为示例示出两片)。每片半导体芯片51由栅栏(芯片环)52(保护部件单元)所围着。较为具体地说，栅栏52在平行于半导体基片的主表面的平面(水平平面)上延伸，以便连接地围着对应于半导体芯片51的装置区(单元区)。此外，围着半导体芯片51整个一圈形成切割线(切割区)53。

在半导体芯片51之内形成各个功能线路模块54。每个功能线路模块54执行特有的独立功能，并对应于，例如，系统LSI(大规模集成电路)的宏观组织(核心)。在相邻的功能线路模块54之间存在边界区(无元件区)55。没有布线层和没有孔塞被形成在边界区55中。

连续作用的栅栏56(区域保护部件)包围着功能线路模块54。较为具体地说，栅栏56在平行于半导体基片1的主表面的平面上延伸，以便包围对应于各个功能线路模块54的区域(功能区)。换句话说，每个功能线路模块54仅在由栅栏56所围绕的区域内形成。

图34示意地示出栅栏56的剖面结构。对至少示于图1的一个任选平面形成栅栏56。如图34所示，栅栏56围绕着在布线平面211中构成功能块54的布线层212和孔塞213。栅栏56是由在布线平面211之内的布线层212和孔塞213构成的层压结构形成。特殊结构的栅栏56被配置来包围在某个布线平面中至少一个单一的功能线路模块54。对栅栏56，它还可能被形成在多个布线平面上延伸。

对栅栏56，它还可能被形成在整个布线平面上延伸。图3示意地示出栅栏52和56的剖面结构。附图的目标在于栅栏52在整个布线平面11，21a到21c，31a到31c，41a和41b上延伸的示例。如图3所示，每个栅栏52和56由孔塞14，24、34、44和布线层13、23、33、43形成，在分布在局部布线平面11和球形布线平面41b之间的范围内的区域上，与基片主平面表面形成一个角度的方向上延伸(一般，在与基片主表面垂直的方向上)。栅栏52和56的电位，一般是被固定在接地的电位，以避免栅栏52和56的电位有浮动是合乎需要的。

在图3中仅示出栅栏52的单一的列。但是，设置了平行的两上或更多的栅栏52。即使在一个栅栏52破裂后，这样能产生在本文稍后作描述的效应。这也适用于栅栏56。这描述也适用于在本文稍后作描述的实施例中。

一般不大可能有大量的水分和气体渗透到具有如上所述的不小于3的相对介电常数k(在下文中称它为非低k的材料)的材料的绝缘夹层薄膜中。所以，在具有相对介电常数k小于3的材料中，这问题不是如此严重。这就得出，不需要把栅栏56形成在由非低k材料构成的绝缘夹层薄膜之内。不过，因为某些材料相对地容易吸收水分和气体，且栅栏56能在设置栅栏56的薄膜中在CMP的阶段中增加机械强度，所以还是把栅栏56形成在由非低k材料构成的绝缘夹层薄膜之内是有利的。

在无元件区55之内，可把膺图形(未示出)形成于绝缘夹层薄膜12、22、32和42中，这膺图形分散即均衡了施加到对其进行CMP处理的绝缘夹层薄膜的负载。

在根据第一实施例半导体装置中，在半导体芯片51内的各个功能线路模块54在各包括至少一层低k材料的绝缘夹层薄膜12、22、32中的栅栏56围着。换句话说，功能块54仅在被栅栏56围着的区域内被形成。所以有可能防止在绝缘夹层薄膜12、22、32之内形成的裂缝和刻痕以免在制作过程期间越过栅栏56面传播。这样，即使在无元件区55之内产生了裂缝和刻痕，但这些裂缝和刻痕被防止以免扩展到功能线路模块54中。

此外，根据第一实施例，栅栏56防止水分和处理气体以免从在制作过程期间通过无意识地剥离绝缘夹层薄膜12、22和32而形成的小孔进入由栅栏56隔开的区域。另外，在水分和气体原来往往能容易地渗透进的低k材料薄膜内传输的水分和气体防止以免进入功能线路模块54。这就得出，可改善半导体装置的可靠性。

顺便提一下，在其中形成栅栏56的绝缘夹层薄膜的最下面层和最上面层可由具有薄膜密度不低于2的材料构成。例如，当栅栏56从在示于图1的结构中的局部布线平面11片断伸到半球形布线平面31b时，这两层相当于绝缘夹层薄膜12、32。还有，SiO，SiOC，SiOCN，SiN，SiCN，SiON和SiONH或它们的任何层压结构可被用作具有薄膜密度不低于2的材料使用。当采用这个结构时，也有可能防止水分和气体从被栅栏56包围着的区域的上面和下面部分的渗透。

(第二实施例)

第二实施例采用与第一实施例相结合。在第二实施例中，栅栏56在高的薄层的布线平面中部分地不连续。或者，栅栏56不在高的薄层中形成。

图4和图5是各示意地示出根据本发明第二实施例半导体装置中的一部分结构的平面图。如图4和5示出，该半导体装置包括，例如，基本上三个布线平面。更具体地说，在构成最低布线平面的第一布线平面上，相继地形成第二布线平面和第三布线平面。在第一和第二布线平面中的每个平面中的绝缘夹层薄膜由低k的材料构成。另一方面，在第三布线平面中的绝缘夹层薄膜由非低k材料构成。有可能形成第一列第三布线平面成为各自的由两个或更多布线平面组成的第一列第三布线平面群体。在示于图1的多层布线结构中，第一和第二布线平面相当于示于图1的在从局部布线平面11和半球形布线平面31a与31b的范围内分布的平面，而第三布线平面则相当于示于示于图1的球形布线平面41a，41b。

在第一和第二布线平面中，栅栏56是封闭的，而栅栏56连续地包围着功能线路模块54。另一方面，栅栏56不是封闭的而是不连续的，故在第三布线平面中形成开口61。电连接到功能线路模块54的块连接导线62，从开口61延伸到外面。布线层62把各个功能线路模块54彼此电连接起来。在第三布线平面相当于示于图1的球形布线平面41a，41b的地方，块连接布线62对应于示于图1的布线层43。

图6示出示出图4和5的结构的剖视图。如图6所示，对于第一布线平面63和第二布线平面64的功能线路模块在第三布线平面65中被彼此电连接起来。

此外，对栅栏56完全不形成于示于图7的第三布线平面中是可能的。在这个情况中，对第一和第二布线平面63、64的栅栏56也是封闭的。

在根据第二实施例半导体装置中，栅栏56包围着在其中绝缘夹层薄膜由低k的材料构成的第一和第二布线平面63，64中的功能线路模块54。所以，有可能获得与在第一实施例中同样的效果。

再根据第二实施例，栅栏56不是封闭的，以便在其中绝缘夹层薄膜由非低k的材料构成的第三布线平面65中形成开口61。在第三布线平面中的功能线路模块54由块连接导线62彼此电连接起来，这布线64从开口61延伸到外面。这样，通过第三布线平面65，把在第一布线平面63和第二布线平面64中的功能线路模块54电连接起来是可能的。

(第三实施例)

第三实施例是第二实施例的应用。在第三实施例中，栅栏56也包围着块连接导线62。

图8示意地示出根据第三实施例半导体装置结构的平面图。如图8所示，栅栏56连续地共同包围着由导线62和在第三布线平面中的块连接导线62彼此电连接起来的功能线路模块54。第一布线平面63和第二布线平面64的结构仍与第二实施例一样保持不变。

在根据第三实施例的半导体装置中，在可能获得与第二实施例同样的效果。另外，栅栏56没有开口，以便在第三布线平面65中形成封闭的结构。所以，有可能防止渗透到第三布线平面65的绝缘夹层薄膜中的水分和气体，以免进入同一层的功能线路模块54。

(第四实施例)

在第一实施例中，栅栏56的位置是根据功能线路模块54的位置来决定的。在第四实施例中，把功能线路模块54形成在事先由栅栏56分隔的区域之内。

图9是示意地示出根据第四实施例半导体装置中的一部分结构的平面图。如图9所示，由栅栏56包围着的区域再被栅栏52包围。换句话说，被栅栏52包围着的区域被栅栏56分隔为多个小块66。在每个小块66中，形成一个或多个功能线路模块54。通过结合第二或第三实施例，把功能线路模块54彼此电连接起来。在图9中，栅栏56形成一个格子。但是，并不具体地限制栅栏56的配置，只要栅栏56形成各具有合适尺寸的小块66就行。从第一到第三实施例的其余部分也保持不变。

在根据第四实施例的半导体装置中，被栅栏52包围着的区域被分隔成小块66，然后把功能线路模块54形成在块66中。这就造成与第一实施例同样的效果。另外，与第一实施例相比，在这实施例中，在不形成布线层13、23、33、43和孔塞14、24、34、44的绝缘夹层薄膜12、22、32的区域中，选择地形成栅栏56，则在第四实施例中可容易地形成栅栏56。

(第五实施例)

在第一到第四实施例中，栅栏56包围着整个功能线路模块54。在第五实施例中，栅栏56包围着布线层13、23、33和43。

图10是示意地示出根据第五实施例半导体装置中的一部分结构的平面图。如图10所示，栅栏56包围着布线13。布线层13在下面的描述中被接受作为代表。但是，该描述类似地应用于布线层23、33和43。

此处布线层13具有宽度为W，在布线层13和栅栏56之间在布线层13宽度方向的距离Sy等于宽度W。还有，在布线层13和栅栏56之间的在布线13纵向的距离Sx等于宽度W。

作为在宽度W和距离Sx、Sy之间关系的另一示例，有可能使得距离Sy大于距离Sx，如图11所示。如果在布线层13和栅栏56之间的距离是小的，则在其间的寄生电容要增加。如果布线层13和栅栏56相互面向的面积是大的，则寄生电容地会增加。情况既然如此，在布线层13和栅栏56彼此在长距离上面对着的部分，即栅栏56面朝布线层13长度方向一侧的部分中，在栅栏56和布线层13之间的距离增加。这样，有可能抑制在栅栏56和布线13之间的寄生电容。通过与第二或第三实施例的结合，可获得在不同的布线层13之间的电连接。

在根据第五实施例的半导体装置中，栅栏56包围着布线层13、23、33和43。这造成与第一实施例布线层13、23、33和43的单元中同样的效果。此外，有可能把刻痕和在绝缘夹层薄膜12、22、32、42中产生的薄膜剥离的传播或水分和气体的扩散限制在一个小的范围中。

此外，根据第五实施例的另一示例，在栅栏56和在栅栏56面朝布线层13、23、33或43的长的一边部分中的布线层13、23、33或44之间的距离Sy大于在栅栏面朝布线层13、23、33或43的短的一边部分中的布线层13、23、33或44之间的距离。所以，有可能把在栅栏56和布线层13、23、33或44之间的寄生电抑制到一个小的值。

(第六实施例)

第六实施例采用与第一实施例相结合。在第六实施例中，象栅栏56一样形成的栅栏以网格的形式形成于元件区55中。

图12是示意地示出根据本发明第六实施例半导体装置结构的平面图。如图12所示，除了根据第一实施例的结构之外，在装置区内的无元件区55中，形成栅栏(膺图形)71。如在图12中作为例子示出的，形成了在纵向和横向延伸的栅栏71。以便形成网格的形状。所以，无元件区55被栅栏71分隔成小区域。可把网格的形状做成。例如，如格架那样。可把栅栏71形成在整个区域55上，或只在元元件区55中的一部分上。

图13示出作为示例的做成如格架那样的栅栏71结构的透视图。如图13所示，栅栏71是象栅栏52和56这样来构筑的。使得布线层13、23、33、43和孔塞14、23、34、44在另一层上层压一层。栅栏71的电位如栅栏52、56那样被固定是合乎需要的。

图14是示意地示出在下面的薄层(例如局部布线平面11或中间布线平面21a到21c)中栅栏71结构的平面图。图15是示意地示出在上面的薄层(例如半球形布线平面31a，31b或球形布线平面41a，41b)中栅栏71结构的平面图。如前面所描述的，布线层的宽度随着布线平面的升高的增加。所以，在下面薄层的栅栏71具有精细的网格，如图14所示。更具体地说，形成网格的线是精细的，而由这精细的线包围着的区域具有小的面积。另一方面，在上面薄层的栅栏具有粗糙的网格。换句话说，形成网格的线是粗的，而被该粗线包围着的区域具有大的面积。

现在可参考图16到19来描述在平面上关于栅栏71形状的修改。在平面上栅栏71的形状并不必须是线性的。它满足栅栏71在平面上正常地扩展并把无元件区55分隔成小的区域。更为具体地说，栅栏71延伸的方向可能具有呈乙字形的形状，并从全盘来考虑在某个方向上延伸。就是说，栅栏71可交替地沿着两根平行的主笔直的直线延伸，这两根直线沿着栅栏延伸的方向延伸，如图16所示。对栅栏71来说，也有可能沿着三根主笔直的直线交替地延伸，如图17所示。栅栏71可具有如图18所示的锯齿形的形状。就是说，这主笔直的直线在与该栅栏延伸方向的不同方向上延伸。另外，在一平面上，布线层13、23、33、43在形状上可不同于孔塞14、24、34、44。例如，布线层13、23、33、43可能具有线性的形状，而孔塞14、24、34、44可能具有如图16到19的形状。

也有可能根据栅栏配置的位置上的机械强度来改变被栅栏71包围着的区域形状。更具体地说，装置区被在作为范例示于图19的装置区中心附近的格架的形状分隔。另一方面，例如，装置区域在栅栏52(和栅栏56)附近的正六边形状分隔。如果是这样，由栅栏71和栅栏52的端部组成的夹角根据它们的位置彼此不同。

在根据第六实施例的半导体装置中，有可能获得与在第一实施例中的同样效果。在第六实施例中，栅栏71把无元件区55分隔成小区域。结果，在绝缘夹层薄膜12、22、32、42中产生的裂缝和刻痕被保持在被分隔的区之内，以防止裂缝和刻痕免得扩得出来。当被栅栏71分隔的区是较小时，由裂缝和刻痕造成的损伤可被限于小范围中(在单一的小区域之内)。还有，有可能防止在绝缘夹层薄膜12、22、32、42中水分和气体的扩散。

此外，根据第六实施例，有可能获得由常规膺图形获得的同样的效果。更具体地说，因为在具有栅栏71的无元件区55中的状态等于膺图形均匀地形成处的状态，所以在CMP阶段中所加的压力可以被均匀地分散。所以，有可能使各个如对其施加CMP的绝缘夹层薄膜12的薄膜满意地平面化。还有，有可能改善作为通过RIE(离子反应蚀刻)蚀刻的结果而获得的图形的均匀性。

此外，根据第六实施例，栅栏71是在宽大的范围上形成的，因此，在制作过程期间形成了许多接触小孔。所以，积聚在由低k材料构成的绝缘夹层薄膜12、22、32中的气体可被有效地释放。

另外，根据第六实施例，栅栏71的各个端部以各种的角度到达栅栏52。如果栅栏71的所有端部以相同的角度到达栅栏52，则栅栏71用这个力拉栅栏52被集中于一个方向上，因此，力就增加了。结果，栅栏52可能破损而在栅栏52的附近破碎绝缘夹层薄膜。另一方面，根据第六实施例的修改，加到栅栏52上力的方向被分散来防止栅栏52以免破损。还有，通过在平面上改变栅栏的布局，有可能分散加到栅栏71之间的力的方向。所以，有可能防止栅栏71的免变形。

(第七实施例)

在第七实施例中，在作为标记的开口周围形成一个环。图20是示意地示出根据本发明第七实施例半导体装置结构的平面图。如图20所示，在半导体基片上形成包围着装置区的切割线。在切割线53上的绝缘夹层薄膜中形成标记部分81。在标记部分81的周围形成环82。

图21是以放大的形式示出于图20的标记部分81的周边的平面图，而图22示出取自沿示于图21的直线XXII-XXII的结构的剖视图。如图21和22所示，在抑制薄膜上形成绝缘夹层薄膜85，这抑制薄膜形成在绝缘夹层薄膜83上。绝缘夹层薄膜83和85由低k的材料组成。把作为标记的接触小孔86(开口)形成在标记部分81内的绝缘夹层薄膜85中。接触小孔86从绝缘夹层薄膜85的上表面延伸到绝缘夹层薄膜83。在绝缘夹层薄膜83内形成环82(第一保护部件)。环82从绝缘夹层薄膜83的上表面延伸到绝缘夹层薄膜83的下表面，并在平面上连续地包围着接触孔86。在接触孔86和环82之间不形成布线层或孔塞。通常，环82具有结构等于形成于绝缘夹层薄膜85中的孔塞(未示出)。

图23示意地作为范例示出根据第七实施例半导体装置的剖面结构。如图23所示，在绝缘夹层薄膜85内除了接触孔86之外，形成了环91。环91从绝缘夹层薄膜85的上表面延伸到绝缘夹层薄膜85的下表面，并连续地包围着在绝缘夹层薄膜85内的一个区域中的一部分。另外，在被环91包围着的区域上面的绝缘夹层薄膜87内形成作为标记的接触孔92。

在绝缘夹层薄膜87中除了接触孔92之外，形成了环93。环93从绝缘夹层薄膜88的上表面延伸到绝缘夹层薄膜87的下表面，而其中薄膜88形成于在绝缘夹层薄膜87上形成的抑制薄膜83上。环93连续地包围着在绝缘夹层薄膜87和88之内的区域中的一部分。在由环93包围着的绝缘夹层薄膜88的那个区域内形成作为标记的接触孔94。通常，环92和94在结构方面等于在相同平台的绝缘夹层薄膜87和88内的孔塞。

在根据第七实施例的半导体装置中，环82连续地包围着在绝缘夹层薄膜83中的接触孔86，其中薄膜83位于在其中形成作为标记的接触孔86的绝缘夹层薄膜85的下面。结果，渗透进绝缘夹层薄膜83中的水分和气体从作为标记的接触孔86的扩散被限制在由环82包围着的区域之内，可防止水分和气体扩散到宽大的范围上。所以，有可能避免绝缘夹层薄膜83的机械强度降低以及绝缘夹层薄膜83的剥离。

并且，根据第七实施例，不需在作为标记的接触孔86下面形成金属膜，以便防止水分和气体的扩散。所以，不需要为金属原子从金属薄膜迁移到绝缘夹层薄膜83中而担扰了。

(第八实施例)

将讨论本发明的第八到第十实施例。这些实施例具有多层的金属线结构，这结构包括用作绝缘夹层薄膜的低k薄膜，具其有改善的强度和平坦度。

通常，低k薄膜在机械上是弱的，具有小的杨氏模量。它们具有低极性的层结构来降低介电常数。这就是为什么它们不能稳定地接触其它的薄膜。因此，当进行热工艺时，在通路孔塞处发生介质体破损而造成短路。另外，当进行焊接或用探针检查时，在焊接台下面的绝缘薄膜可能会破裂。

金属线由Cu构成，而阻挡金属层则由各个如Ta，Ti之间的金属组成。在高温工艺期间，在Cu和各个如Ta，Ti之类的金属之间的线膨胀系数的差异，导致在阻挡金属层中显著的热应力。这热应力可能在阻挡金属层中造成裂缝。因为低k薄膜只具有小的破损强度，所以这裂缝将延伸到绝缘夹层薄膜中。这金属线的材料滑移进入裂缝内，不可避免地引起短路。薄膜的介电常数越低，在阻挡金属层中的热应力越大。热应力越大，短路的可能性就越大。

由于在焊接台下面发展的应力，在焊接或用探针检查时可使绝缘薄膜破裂。这个现象是显著的，它与绝缘薄膜的相对介电常数成反比。

正如上面所指出的，可采用低k的薄膜用作绝缘夹层薄膜。如果是这样，关键性的缺陷很可能在各个如通路孔塞的导电元件中发展，或设置在焊接台下面的绝缘薄膜可能被破裂。如果发生了这种情况，则制作半导体装置的工艺过程是有隐患的，而由这工艺制造的半导体装置将是有缺陷的。

将参考图35和36，描述根据第八实施例的半导体装置。图35是示意地示出根据第八实施例半导体装置中的一部分的剖视图。图36是取自沿示于图35的直线XXXVI-XXXVI的剖视图。这是一个具有，例如，多层Cu导线结构半导体装置的实施例。在该实施例中，在其上设置有效金属线的绝缘薄膜(绝缘夹层薄膜)中的至少一层薄膜是具有介电常数为3.4或更小的低k薄膜。该半导体装置具有在有效金属线附近设置的膺金属线并具有通路栅栏结构。

如图35所示，在半导体基片上面设置绝缘夹层薄膜111。这薄膜111是由两层绝缘夹层薄膜111a和111b组成的。把薄膜111a形成在半导体基片上，而把薄膜111b形成在薄膜111a上。绝缘夹层薄膜111a是内，例如，聚甲基硅氧烷(具有2.8的相对介电常数)构成的低k的薄膜。相反，绝缘夹层薄膜111b则是由，例如，氧化硅构成的高强度的薄膜。在绝缘夹层薄膜111的表面中设置布线层112。在绝缘夹层薄膜111和布线层112上，设置蚀刻抑制层113。蚀刻抑制层113由，例如，氧化硅(具有7.0的相对介电常数)构成。在蚀刻抑制层113上设置绝缘夹层薄膜114。绝缘夹层薄膜114是可由聚甲基硅氧烷(具有2.8的相对介电常数)构成的低k的薄膜。或者，薄膜114可由具有介电常数为3.4或更小的材料构成。这种材料的例子是含氢的硅酸盐，含碳的SiO₂(SiOC)，多孔硅石，高分子材料，和无定形碳(掺氟的)。否则，绝缘夹层薄膜114可以是一种由两种或多种由作为范例已示出过的材料中的至少一种材料构成的多层薄膜。

把氧化硅薄膜116设置在绝缘夹层薄膜114上。在蚀刻抑制薄膜113和绝缘夹层薄膜114中形成孔塞(通路孔塞)115。把孔塞115连接到布线层112。在绝缘夹层薄膜114和氧化硅薄膜116中形成布线层117。在布线层117的底部处把它连接到孔塞115。通过制作在蚀刻抑制薄膜113和绝缘夹层薄膜114中的通路孔和制作在绝缘夹层薄膜114中的布线凹槽中填入导电材料已形成了孔塞115和布线层117。导电材料可以是Cu，Al或含有Cu或Al的合金。可设置阻挡金属层(未示出)。它如示于图28的阻挡金属层205一样，沿着用于形成布线层117的布线凹槽和用于形成孔塞115的通路孔的表面延伸。在氧化硅薄膜116和布线层117上设置保护薄膜120a。在保护薄膜120上设置保护薄膜120b。保护薄膜120a和120b可以分别是，例如，氮化硅薄膜和氧化硅薄膜。

在保护薄膜120b上形成焊接台121。焊接包121由，例如，Al构成。在保护薄膜120a和120b中设置孔塞123。孔塞123把焊接台121连接到布线层117。可设置包围着孔塞123的阻挡金属(未示出)。设置包围着形成在保护薄膜120a上的焊接台121的保护薄膜122a。保护薄膜122a可由，例如，氮化硅构成。在保护薄膜122a上设置保护薄膜122b，而在保护薄膜122c上设置保护薄膜122c。薄膜122b和122c有一暴露焊接台121的开口130。保护薄膜122b和122c可由，例如，氧化硅或氮化硅构成。

在其中未形成布线层112或117的绝缘夹层薄膜111和114薄膜，蚀刻抑制层113和氧化硅薄膜116的那些部件中设置了加强部件。将在稍后描述加强部件。

如图36所示，在设置加强部件的区域(加强部件的区域131)包围着，例如，布线层112和117。更确切地说，加强部件的区域131包围着布线层112和117，它们彼此相隔，例如，1.2μm的距离。

示于图35和36中的结构被设置在由图2和3中图示说明的类型的栅栏(芯片环)52所包围的芯片区(半导体芯片51)中。

将参考图37到39来描述这加强部件。加强部件由设置在多个薄层中的布线层和通路组成。在本实施例中，这加强部件具有示于图37到39中的三种类型的结构。

如图37所示出的，第一类型的加强部件132a由加强的布线层133和加强的通路栅栏134组成。与在第一实施例中使用的栅栏52一样，加强的布线层133和加强的通路栅栏134具有呈壁状的交叉部分。它们在水平平面上形成似网格的结构。这似网格的结构包括在平行于第一方向延伸的第一线，和与第一线相交的、在平行于第二方向延伸的第二线。加强的布线层133的宽为，例如，0.3μm。加强的通路栅栏134的宽为，例如，0.1μm。布线层133和通路栅栏134限定了正方形的开口，其尺寸为，例如，1.03μm×1.03μm。因此，加强部件132a覆盖了，例如，加强部件区131的40％。

图38示出第二类的加强部件132b。这加强部件132b由加强的布线层133和加强的孔塞135组成。布线层133在水平平面上形成似网格结构。薄层133中一部分与其余的薄层133相交。加强的孔塞135被配置在各个布线层133相交之处。似网格结构的正方形开口具有在第一类(图37)的加强部件132a相同的尺寸。如在第一类(图37)中一样，加强部件132a覆盖了，例如，加强部件区131的40％，加强的通路孔塞135具有的直径为，例如0.1μm。

图39示出第三类的加强部件132c。加强部件132c仅由加强的布线层133组成。布线层133在水平平面上形成似网格的结构。加强的布线层133具有与第一类加强的部件(图37)的那些相同的宽度。这似网格结构的正方形开口具有如在第一类(图37)加强部件132a中相同的尺寸。如第一类加强部件(图37)一样，加强部件132c覆盖了加强部件区131的40％。

将描述具有在上面提及的三个类型中的任一类加强部件的图35和36结构的优点。为说明这结构的优点，分别具有第一到第三类加强部件的三个结构，与不具有中强部件的参考一起做了测试。

更准确地说，这四个结构受到四次测试。第一次测试是测量在进行CMP之后观察到的布线层117的形成凹坑的数目。第二次测试是决定在烧结时包围着孔塞115的绝缘夹层薄膜114是否破裂。第三次测试是决定在焊接时在焊接台121下面的绝缘夹层薄膜114是否破裂。第四次测试是在切割和封装之后进行的温度循环测试(TCT)。

将详细讨论示于图36结构的制作方法和测试相同物件的方未能以决定采用加强部件132a到132c的优点。

首先，一层接着一层沉积形成绝缘夹层薄膜111的绝缘夹层薄膜111a和111b。然后，在它的表面上形成埋在绝缘夹层薄膜111中的具有阻挡金属层的布线层112。用，例如，等离子全CVD方法形成蚀刻抑制薄膜113。

形成绝缘夹层薄膜114。更准确地说，清漆是被旋转涂膜到最后得到结构的上表面上的，即，蚀刻抑制薄膜113是通过使用涂膜器的。清漆是在溶剂中溶解薄膜113的材料或它的cursor(聚甲基硅氧烷)来制备的。然后，把最后得到的结构安装在维持着80℃的热板上并加热一分钟。然后把这结构放在维持着200℃的热板上并加热一分钟。最后，把这结构放在维持着450℃的热板上并在氮气的气氛中加热30分钟。

另外，用，例如，等离子体CVD法在绝缘夹层薄膜114上形成氧化硅薄膜116。

用，例如，各个如PIE的金属版印刷术和蚀刻在绝缘夹层薄膜114和氧化硅薄膜116中制作用于形成孔塞115的通路孔。用，例如，各个如RIE的光刻和蚀刻，在具有如此制作于绝缘夹层薄膜114和氧化硅薄膜116中的通路孔的区域中制作用于形成布线层117的布线凹槽。把蚀刻抑制薄膜113从通路孔的底部除去。因此就暴露出布线层112。

在最后得到结构的上表面上(即，在氧化硅薄膜116上，且在布线凹槽中)在150℃沉积阻挡金属层。在通路孔和布线凹槽中沉积铜(Cu)，因此提供了用于电镀布线层117的晶种。通过电镀，于是把铜埋于通路孔和布线凹槽中。最后得到的结构要经过退火，它是在电炉中或热板上进行的。更确地说，退火是在电炉中150℃到300℃时间为约1小时，或在热板上的1分钟到5分钟下进行的。

过剩的阻挡金属层和布线层117那部分用，例如，CVD从氧化硅薄膜116除去。测量了具有通路栅栏的加强部件(图37)，具有通路孔塞的加强部件(图38)，不具有通路孔塞或通路栅栏(图39)的加强部件(图39)，和不具有加强部件的结构的凹坑数。其结果示于图40。在图40中，标记“○”指出在芯片中具有台阶为40nm或更小的任何合格的结构，而记号“X”指出具有台阶超过40nm的任何不合格的结构。如从图40看到的，分布具有加强的部件132a，132b和132c的三种结构是合格的，而没有加强的部件的结构是不合格的。

下一步，在380℃进行等离子体CVD形成保护薄膜120a和120b。接着，用各个如金属版印刷术和RIE之类的方法在保护薄膜120a和20b中制作用于形成孔塞123的通路孔。在温度为，例如，150℃，在最后得到结构的上表面上(即，保护薄膜120b的上表面上)沉积覆盖通路孔表面的阻挡金属层205的材料。另外，通过，例如，溅射沉积焊接台121的材料。用各个如金属版印刷术和RIE之类的方法来蚀刻阻挡金属层205和焊接台材料的薄膜。由此形成了焊接台121。

然后，在温度为(例如)380℃进行等离子体CVD，在最后得到结构的整个上表面上形成保护薄膜122a，122b。把这结构放入电炉中在形成气体的气氛下经历370℃、60分钟的烧结。所有烧结过的具有通路栅栏的加强部件，具有通路孔塞的加强部件，和不具有通路孔塞或通路栅栏的加强部件，以及没有加强部件的结构都在光学显微镜下作观察来决定包围着孔塞115的绝缘夹层薄膜114是否已破裂。其结果示于图40。在图40中，标记“○”指出在其中薄膜114未破裂的任何合格的结构，而标记“X”指出在其中薄膜114已破裂的不合格的结构。如从图40证实的，在具有带着通路栅栏的加强部件的结构和具有带着通路孔塞的加强部件的结构中的薄膜114来破裂，所以是合格的结构。但是，在具有但不带着通路栅栏或通路孔塞的结构中和在没有加强总部件的结构中，薄膜114已破裂。

然后，用各个如金属版印刷术和RIE之类的方法，把保护薄膜122c和122b从焊接台121除去。由此提供示于图36中的结构。

在最后得到的结构上进行切成芯片的切割。每片芯片被安装到封装基座。在负载为50gf下进行焊接。由此制成了半导体装置。

从如此制作的装置中选出几个作为样品，通过湿蚀刻把导线和焊接台121从这些样品中除去。另外，通过化学干蚀刻(CDE)把在焊接台121下面的阻挡金属层除去。通过光学显微镜检查这些样品来查看在焊接台121下面的绝缘薄膜是否已破裂，其结果也示于图40，在图40中，标记“○”指出在其中绝缘薄膜未破裂的任何合格的结构，而标记“X”指出在其中绝缘薄膜已破裂裂的任何不合格的结构。如图40所示，具有带着通路栅栏的加强部件结构是合格的结构，而具有带着通路小孔的加强部件结构，具有不带着通路孔塞或通路栅栏的加强部件结构，以及设有加强部件的结构是不合格的结构。

没有选出作样品的半导体装置被包装即密封于树脂胶囊中并受到TCT测试。这TCT测试要重复1000次，每次从温度-40℃改变到120℃，以决定各半导体装置的热滞后现象。TCT的结果示于图40，在图40中，标记“○”指出在其中任何绝缘薄膜，例如，未曾剥离的任何合格结构，而标记“X”指出在其中绝缘薄膜已经剥离的任何不合格的结构。如图40所显示的，具有带着通路栅栏的加强部件的结构是合格的结构，而具有带着通路孔塞的加强部件结构，具有不带有通路孔塞或通路栅栏的加强部件结构，和没有加强部件的结构是不合格的结构。

在本发明第八实施例的半导体装置中，加强部件32a，例如，包围着各个如布线层112和117之类的薄层。这半导体装置证明是合乎需要的，因为在CMP时有小的凹坑数，在烧结或焊接时介质体破裂穿的低可能性。更确切地说，这装置具有多层Cu的布线结构，它包括具有3.4或更小的低k的绝缘夹层薄膜114，且包括带着通路栅栏的加强部件132。因此，该半导体装置在质量，性能，可靠性的生产率方面有优势。

低k的薄膜在它们的相对介电常数下降时，往往会有较小的机械强度，所以，带有通路栅栏的加强部132a在烧结和焊接时可抑制低k薄膜的介质体破裂，尤其是，这低k的薄膜具有的相对介电常数为2.6或更小时。

(第九实施例)

第九实施例中，具有通路栅栏的加强部件132a在加强部件区上的覆盖范围，导线的宽度，和通路栅栏的宽度方面不同于第八实施例的对应物。

除了加强部件132的性质之外，第九实施例等同于第八实施例。另外，第九实施例是用与第八实施例相同的方法制作的。制作了加强部件132a的各种样品以供第九实施例之用，这部件132a在加强部件区131上的覆盖范围，加强布线层133的导线宽度，和通路栅栏134的宽度方面有不同。对这些样品的平坦度及它们抑制介质体破裂的能力作了检查。

第九实施例采用于图37具有构成似网格结构的通路栅栏的加强总值年132a。制作了部件132a的样品。这些样品在加强部件区131上的覆盖范围，加强布线层133的宽度，和通路栅栏134的宽度方面有不同。在区域131上的覆盖范围在从10％到90％的范围内。薄层133的宽度在从0.3μm到10μm的范围内。通路栅栏134的宽度在从0.1μm到1.0μm的范围内。各个样品的物理性质示于图41。

为了说明加强部件132a的优点，各个样品受到与在第八实施例中进行的那些相同的四次测试。其测试结果也示于图41。

(1)对在区域131上覆盖范围的测试

制作了加强部件132a的各个样品。它们在导线宽度为0.3μm和通路栅栏宽度为0.1μm(边条为0.1μm)方面是相同的。它们有不同的覆盖范围。分别为10％，20％，30％，40％，60％，80％和90％。

对部件132a的这些样品对它们作了在CMP时的凹坑数测试。在图41中，标记“○”指出具有最大台阶小于40nm的任何样品，标记“Δ”指出具有最大台阶为40nm到100nm的任何样品，而标记“X”指出具有最大台阶为超过100nm的任何样品。从图41可看到，覆盖着加强部件区131的10％和90％的样品具有超过100μm的最大台阶(标记“X”)；覆盖着区域131的20％和80％的样品具有从40nm到100nm范围内的最大台阶(标记“Δ”)；覆盖着区域131的30％，40％和60％的样品具有小于40nm的最大台阶(标记“○”)。

按照在通路孔塞周围的介质体破裂，它可能在烧结时发生，覆盖着区域131的10％的样品是一种不合格的结构。尽管如此，任何其它的样品是合格的结构。注意，与在第八实施例中一样，烧结是在形成气体的气氛中，温度为370℃的电炉中进行60分钟。

为决定在焊接时是否发生在焊接台下面的介质体破裂，该测试施加50gf和26gf的两种焊接负载来进行。在图41中，标记“○”指出在其中没有观察到在焊接负载为50gf时的介质体破裂的任何样品。标记“Δ”指出在其中观察到在焊接负载为50gf时的介质体破裂的任何样品，但在焊接负载为26gf时没有观察到有介体破裂的任何样品。标记“X”指出在其中观察到即使在焊接负载为26gf时的介质体破裂的任何样品，如图41所示，覆盖着区域13110％的样品是不合格的结构(X)，覆盖着区域13120％的样品是还算合格的结构(Δ)，而覆盖着区域131至少30％的样品是合格的结构(○)。

至于TCT测试，标记“○”指出在它们温度已被改变1000次，每次从-40℃变到125℃之后仍然是合格的任何样品。标记“Δ”指出在它的温度已被改变500到1000次，每次从-40℃变到125℃之后变得不合格的任何样品。标记“X”指出在它的温度已被改变500到小于500次，每次从-40℃变到125℃之后变得不合格的任何样品。从图41可看到，覆盖着区域13110％的样品是不合格的结构(X)；覆盖着区域13120％的样品是算可以合格的结构(Δ)；覆盖着区域13130％或更多的样品是合格的结构(○)。

正如上面所指出的，具有能路栅栏的膺布线结构的任何样品，在CMP时具有足够的平坦度，在烧结焊接时不受到介质破裂，且如果它覆盖着加强部件区131的20％到80％，则通过TCT测试。按照在CMP时的平坦度，对介质体破裂的抗力和TCT测试的结果，可证明任何覆盖区域13130到60％的样品是更为合乎需要的结构。

(2)对加强布线层宽度的测试

制备了加强布线层133的各个样品。它们在加强部件区131上的覆盖范围是相同的，每个样品覆盖区域131的40％。它们具有不同的宽度，分别为0.3μm，0.5μm，1.5μm和10μm。各个样品在区域131上具有相同的覆盖范围。所以，根据样品的宽度，各样品的薄层133形成不同的似网格结构的正方形开口，将作如下的描述：

1、当布线层导线宽度为0.3μm时，开口为1.03μm×1.03μm。

2、当布线层导线宽度为0.5μm时，开口为1.72μm×1.72μm。

3、当布线层导线宽度为1μm时，开口为3.44μm×3.44μm。

4、当布线层导线宽度为5μm时，开口为17.18μm×17.18μm。

5、当布线层导线宽度为10μm时，开口为34.36μm×34.36μm。

边条宽度被固定在0.1μm。每个样品的加强通路134具有的宽度示于图41。

从图41可以看到，按照在CMP时的凹坑数，具有布线层10μm宽度的样品还可以算是合格的结构(Δ)，且其它样品是合格的结构(0)。

至于在烧结时，在通路孔塞周围的介质体破损，所有样品证明是合格的结构，因为没有介质体被破裂。

至于在焊接时，在焊接台下面的绝缘薄膜处的介质体破裂，具有10μm宽度的布线层的样品不是合格的结构(X)，具有5μm宽度的布线层的样品还可以算是合格的结构(Δ)，而所有其它的样品是合格的样品(0)。

TCT测试示出具有10μm宽度的布线层的样品是不合格的(X)，具有5μm宽度的布线层的样品还可算是合格的(Δ)，而所有其它的样品是合格的。

还如上面所指出的，如果加强部件132a包括具有宽度为5μm或更小的加强布线层133，根据在CMP时的平坦度，在烧结和焊接时的介质体破裂，和TCT测试的结果，则部件132a是合格的。另外，如果加强布线层133具有1μm或更小的宽度，则加强部件132a将更为有利。

(3)对边条宽度的测试

为说明边条宽度如何影响加强部件132a的质量，制备了几个样品并作了测试。各个样品在加强布线层133覆盖着加强部件区131的40％和具有1μm的宽上是相同的。它们在边条宽度和通路栅栏宽度上有区别。某个样品具有的边条宽度是薄层宽度的45％，而几个其它样品具有的边条宽度是薄层宽度的35％，而还有几个样品具有边条宽度是薄层宽度的25％，某个其它样品具有边条宽度是薄层宽度的10％，以及余下的样品是无边界的(根本没有边条)。这些样品的通路栅栏宽度示于图41。注意，具有45％的边条宽度的样品具有通路栅栏宽度为0.1μm；具有35％的边条宽度的样品具有通路栅栏宽度为0.3μm；具有25％的边条宽度的样品具有通路栅栏宽度为0.5μm；具有10％的边条宽度的样品具有通路栅栏宽度为0.8μm；不具有边条的样品具有通路栅栏宽度为1μm。

所有样品要根据在CMP时的凹坑数，在烧结时，在通路孔塞周围的介质体破裂，和TCT测试的结果来证明是合格的。

根据在焊接台下面的绝缘薄膜的介质体破裂，具有45％的边条宽度的样品是不合格的(X)，具有35％的边条宽度的样品还可算是合格的(Δ)，而具有小于35％的边条宽度的余下的样品是合格的(0)。

可从上述中得知，根据在CMP^*时的平坦度，在烧结和焊接时的介质体破裂和TCT的结果，带有具有其35％的边条宽度的通路栅栏的加强部件132a是合格的。如果它具有25％或更小的边缘宽度的话，则加强部件132a更是合于需要的。

根据在CMP时的凹坑数，在烧结和焊接时介质体破裂和TCT测试结果，如果加强布线层133覆盖着加强部件区131的20到80％，并具有5μm或更小的宽度，以及如果加强部件132a具有的边条宽度为加强布线层133的35％或更小，则根据第九实施例的半导体装置是合格的。如果加强布线层133覆盖着加强部件区131的30到60％，并具有1μm或更小的宽度，以及如果加强部件132a具有的边条宽度为加强布线层133的25％的话，则加强部件132a会更合于需要。结果，该半导体装置在质量，性能，可靠性和生产率方面是有优势的。

本描述是对加强部件132a在水平平面上形成似网格结构的情况下给出的。尽管如此，如果加强布线层133覆盖加强部件131的20到80％，并有5μm或更小的宽度，以及如果加强部件132a具有的边条宽度为加强布线层133的35％或更小的话，则加强部件132a不必要具有似网格的结构。例如加强布线层133可以是笔直的薄层，在一个方向上且彼此平行延伸，如图42所图示说明的。或者，加强布线层133可以是呈L形的，每层弯曲成直角，如图43所示。图42和43的结构获得与似网格结构同样的优点。

加强布线层133可向实际敷设的布线层倾斜(即，各个如布线层112和117之类的布线层)。如果是这样，加强部件132a也获得如上面说明的同样优点。就是说，如图44所示，薄层133既不与布线层112和117成直角，亦不平行于它们延伸。当薄层133以45°向布线层112和117倾斜时，可获得显著的优点。由于布线层117在一个方向延伸，而加强布线层133则沿另一方向延伸，所以从布线层117的热膨胀引起的应力被分散掉。这就是为什么加强部件132比在加强部件132和布线层117在相同方向延伸的场合下更能抗热应力的原因。如果是这样，具有通路栅栏的加强部件132可以不论是图37中似网格结构，还是图42或43中的似条状结构。

如图45和46所示，可把加强部件132a在水平平面上作如此的移动，使得下面部件132a的布线层133a不与上面部件132a的布线层133b重叠。加强部件132a的这种配置获得了上面提及的相同优点。图46是取自沿示于图45直线XLVI-XLVI的剖视图。在图45和46的结构中，在任何导电层和下加强部件132a的相邻绝缘层之间的界面不与在任何导电层和上加强部件132b的相邻绝缘层之间的界面重叠，而在前者的界面上，在焊接，用探针作检查和切割时被施加应力。因此图45和46中的结构，比下部件132a的布线层133a与上部件132b的布线层133b相重叠的场合下更能抗应力。如果是这样，具有通路栅栏的加强部件132a可以是不论图37中的似网格结构，还是图42或43中的似条状结构。而且，加强布线层133可向布线层133和117倾斜，如图44所图示说明的。

(第十实施例)

本发明的第十实施例目的在于加强一种包括一层敷设有另一层上，每层具有低K的多层绝缘夹层薄膜结构的强度和平坦度。

将参考图47讨论根据第十实施例的半导体装置。图47是示意地示出该半导体装置的剖视图。如图47所示，把具有介电常数为，例如，2.6或更小的绝缘夹层薄膜143设置在半导体基片1上。绝缘夹层薄膜143可以是由，例如，聚甲基硅氧烷(相对介电常数＝2.3)或聚亚芳烃(介电常数＝2.2)构成多孔薄膜。或者，绝缘夹层薄膜143可以是由两层或更多的绝缘薄膜，其中至少一层的介电常数为2.6或更小构成的多层薄膜。如果是这样，最上面的薄膜可用通过，例如，等离子体CVD形成的氧化硅薄膜或氮化硅薄膜覆盖。示于图47的薄膜143包括两层薄膜143a和143b，后者形成在前者上面。在绝缘夹层薄膜143中设置布线层141。

在绝缘夹层薄膜143上设置另一绝缘夹层薄膜143，即上绝缘夹层薄膜。在上绝缘夹层薄膜143中设置布线层142。孔塞161连接布线层141和142。

在上绝缘夹层薄膜143上设置绝缘夹层薄膜146。薄膜146的介电常数为，例如，3.4或更小。薄膜146可由，例如，聚甲基硅氧烷构成。或者，薄膜146可以是有机绝缘薄膜，含氢的硅酸盐薄膜，含碳的SiO₂薄膜，多孔硅石薄膜，或高分子薄膜。另外，薄膜146可以是包括一层或更多的这些薄膜的多层薄膜。如果是这种情况，则最上的薄层可用通过，例如，等离子体CVD形成的氧化硅薄膜或氮化硅薄膜覆盖。在绝缘夹层薄膜146中设置布线层144。孔塞162把布线层144连接到设置在上绝缘夹层薄膜143中的布线层142。

在绝缘夹层薄膜146，即下绝缘夹层薄膜上设置另一绝缘夹层薄膜146，即上绝缘夹层薄膜。在上绝缘夹层薄膜146中设置布线层145。孔塞163把布线层145连接到设置在下绝缘夹层薄膜146中的布线层144。

在下绝缘夹层薄膜146上设置具有介电常数为，例如，3.5或更大的绝缘夹层薄膜。在绝缘夹层薄膜148中形成布线层147。孔塞164把布线层147连接到设置在上绝缘夹层薄膜146中的布线层145。

在绝缘夹层薄膜148上设置保护薄膜149a。在保护薄膜148a设置保护薄膜149b。保护149a和149b分别由氮化硅和氧化硅构成。薄膜149a和149b构成了保护薄膜149。

在保护薄膜149b上形成焊接台150。焊接台150有一部分填入制作在保护薄膜149中的开口。所以，焊接台150被电连接到布线层147。或者，可通过制作在保护薄膜149中的孔塞把焊接台150与布线层147连接。在保护薄膜149上设置保护薄膜151a。在保护薄膜151a上设置保护薄膜151b。薄膜151a和151b分别由氮化硅和氧化硅构成，并构成保护薄膜151。保护薄膜151具有暴露焊接台150的开口。

在其中根本没有形成布线属的绝缘夹层薄膜143和绝缘夹层薄膜146的那些部分中设置加强每个都有通路栅栏的加强部件132a。加强部件132a包围着布线层141，142，144，和145，用间距为，例如，1.2μm把它们隔开。或者，只有一些加强部件132a可包围着一些布线层。或者，每个加强部件132a可包围着一层布线层，且可在其中不形成布线层的绝缘夹层薄膜的那部分中尽可能多的延伸。

在芯片区，即半导体芯片51中设置图47的结构，它是被示于图2和3中的类型的栅栏(芯片环)52包围着的。对图48和49中的结构的相同情况仍保持准确，它将在稍后作描述。

根据加强部件132a的加强布线层133的宽度，加强部件132a的加强栅栏134的宽度和在加强部件区131上的部件132a覆盖范围，第十实施例与第九实施例是相同的。尽管如此，如果布线层133具有0.3μm的宽度，通路栅栏具有0.1μm的宽度且覆盖范围为40％的话，则由加强部件132a造成的优点更为重要。如果是这样，由布线层133组成的似网格的正方形开口的尺寸为，例如，1.03μm×1.03μm。

为说明加强部件132a获得的优点，对第十实施例的样品实施了对第八实施例进行的那些相同的四次测试。各样品包括具有宽度为0.3μm的布线层133，具有宽度为0.1μm的加强通路栅栏134，和覆盖40％的加强部件区131的加强部件132a。它四次测试示出没有一个样品是不合格的。

在上面描述的实施例包括设置在绝缘夹层薄膜143和146上的具有通路栅栏的加强部件132a。本发明并不限于这种实施例。在具有低K的绝缘夹层薄膜143中设置具有通路栅栏的加强部件132a，和在具有高介电常数的绝缘夹层薄膜146中设置不论是没有通路栅栏的加强部件132a，还是带有通路孔塞的加强部件132b。在不是主要由高介电常数材料制成的绝缘夹层薄膜148中设置具有通路孔塞的加强部件132a。

根据绝缘夹层薄膜的相对介电常数可改变布线层133的宽度和在区域131上部件132a的覆盖范围。然后，设置在绝缘夹层薄膜146中的布线层133可比设置在绝缘夹层薄膜143中的布线层133宽，而设置在绝缘夹层薄膜146中的部件132a的覆盖范围可比设置在绝缘夹层薄膜143中的加强部件132a的覆盖范围小。

如图48所示，具有通路栅栏的加强部件132a可包括两个部分132-1和132-2。第一部分132-1包围着布线层141，142，144和145并位于焊接台150的下面。第二部分132-2不与第一部分132-1电连接。不是位于焊接台150下面的第一部分132-1的那个部分不需具有通路栅栏。

如图49所示出的，位于焊接区150下面的第一部分132-2^*的那个部分可通过孔塞161被连接到布线层147。如果是这样，根本就不设置加强部件132a的第二部分132-2最下面的通路栅栏134，第二部分132-2不与半导体基片1电连接。结果，第二部分132-2与布线层147处于同电位。所以，在用探针检查或焊接时如果发生介质体破裂亦不会产生短路。

对本领域中的技术人员将容易地产生另外的优点和修改。所以，本发明在它的较宽广的方面并不限于在本文所描述的专门细节和代表性的实施例。因此，在不违背在所附的权利要求书和它们的等价方案中所规定的一般发明的概念的实质和范围的情况下，可作出各种修改。

Claims (30)

1.一种半导体装置，包括：

具有主表面的半导体基片；

第一绝缘层，设置在所述主表面上，并包括一个或多个子层(sublayer)并包括多个导电的第一导线和多个导电的第一孔塞，所述子层之一的相对介电常数小于3，多个第一导线在各个第一孔塞的顶部；

导电的芯片保护部件，设置在所述第一绝缘层中，并在所述第一绝缘层的底部和顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状；

设置在所述芯片区域的所述第一绝缘层内的多个功能块，具有电路的至少一部分，且使用所述第一导线的一个或多个和所述第一孔塞的一个或多个形成；以及

设置在所述芯片区域的所述第一绝缘层内的导电的块保护部件，它包括第一部分和第二部分，所述第一部分的底平面与所述第一绝缘层的底部齐平，而所述第一部分的顶平面与每个所述第一孔塞的顶部齐平，所述第二部分的底平面与每个所述第一导线的底部齐平而所述第二部分的顶平面与所述第一绝缘层的顶部齐平，所述第二部分在所述第一部分上，所述块保护部件具有在所述主表面上围绕其中一个功能块的突出的形状。

2.如权利要求1所述的装置，还包括另外的块保护部件，它们与所述块保护部件相同，且每一个具有在所述主表面上围绕各个其它功能块的突出的形状。

3.如权利要求1所述的装置，还包括设置在所述第一绝缘层上的第二绝缘层，且其中

所述第二绝缘层包括多个导电的第二孔塞和多个导电的第二导线，多个第二导线在各个第二孔塞的顶部，

所述块保护部件还包括第三部分和第四部分，

所述第三部分的底平面与所述第二绝缘层的底部齐平而所述第三部分的顶平面与每个所述第二孔塞的顶部齐平，所述第三部分在所述第二部分上，以及

所述第四部分的底平面与每个所述第二导线的底部齐平而所述第四部分的顶平面与所述第二绝缘层的顶部齐平，所述第四部分在所述第三部分上。

4.如权利要求1所述的装置，还包括：

设置在所述第一绝缘层上且相对介电常数大于3的第二绝缘层；以及

连接导线，设置在所述第二绝缘层内并电连接设置在第一所述功能块内的电路和设置在第二所述功能块内的电路。

5.如权利要求1所述的装置，其特征在于，所述块保护部件的突出的形状具有开口。

6.如权利要求1所述的设置，其特征在于，

设置在第一所述功能块内的电路和设置在第二所述功能块内的电路通过设置在所述第一绝缘层内的连接导线电连接，以及

所述块保护部件沿所述连接导线和第一和第二所述功能块的边缘延伸，使得所述块保护部件在所述主表面的突出的形状围绕所述连接导线和所述第一和第二所述功能块。

7.如权利要求1所述的装置，其特征在于，

所述块保护部件沿所述主表面延伸以将所述芯片区域分成由所述块保护部件围绕的多个范围，以及

在所述范围之一设置每个所述功能块。

8.如权利要求1所述的装置，其特征在于，

设置在被所述块保护部件围绕的其中一个功能块内的所述第一导线之一具有在所述主表面的突出的形状，所述主表面具有有较长边和较短边的矩形形状。

9.如权利要求1所述的装置，其特征在于，所述块保护部件也位于边界区域内，该边界区域是两个功能块之间的区域且既不包含导线也不包含孔塞。

10.如权利要求9所述的装置，其特征在于，当从上面观看时，所述块保护部件在所述主表面上的突出的形状具有在所述边界区域内的网格形状。

11.如权利要求10所述的装置，其特征在于，所述块保护部件在所述主表面上的突出的形状的所述网格形状在靠近所述芯片保护部件的末端和其它位置之间有不同的形状。

12.如权利要求3所述的装置，其特征在于，

当通过交叉所述第一和第三部分的虚平面观看时，所述第三部分的横截面比所述第一部分的横截面大，以及

当通过交叉所述第二和第四部分的虚平面观看时，所述第四部分的横截面比所述第二部分的横截面大。

13.如权利要求1所述的装置，还包括：

第二绝缘层，在其顶部设置所述第一绝缘层，所述第二绝缘层包括薄膜密度为2或更大的子层；以及

第三绝缘层，在其顶部设置所述第一绝缘层，所述第三绝缘层包括薄膜密度为2或更大的子层。

14.如权利要求1所述的装置，其特征在于，相对介电常数小于3的所述子层之一基本上包括从包括SiO、SiOC、SiOCN、SiN、SiCN、SiON以及SiONH构成的组中选出的材料。

15.如权利要求1所述的装置，其特征在于，所述块保护部件具有固定的电位。

16.一种半导体装置，包括：

具有主表面的半导体基片；

第一绝缘层，设置在所述主表面上，包括一个或多个子层并包括多个导电的第一孔塞，所述子层之一的相对介电常数小于3；

第二绝缘层，设置在第一绝缘层上，并包括多个导电的第二孔塞和多个第二导线，多个导线在各个第二孔塞的顶部；

导电的芯片保护部件，设置在所述第一和第二绝缘层中，并在所述第一绝缘层的底部和所述第二绝缘层的顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状，所述第二绝缘层具有在所述芯片区域之外的范围且从所述第二绝缘层的顶部延伸到所述第二绝缘层的底部；以及

设置在所述第一绝缘层内的导电的区域保护部件，它的底平面与所述第一绝缘层的底部齐平而其顶平面与所述第一绝缘层的顶部齐平，并具有在所述主表面上围绕在所述芯片区域之外的范围之下区域的突出的形状。

17.一种半导体装置，包括：

具有主表面的半导体基片；

第一绝缘层，设置在所述主表面上，所述第一绝缘层包括一个或多个子层并包括多个导电的第一导线，所述子层之一的相对介电常数小于3；

第二绝缘层，设置在所述第一绝缘层之上，所述第二绝缘层包括一个或多个子层并包括多个导电的孔塞和多个导电的第二导线，所述子层之一的相对介电常数小于3，多个第二导线在各个孔塞的顶部；

导电的芯片保护部件，设置在所述第一和第二绝缘层中，并在所述第一绝缘层的底部和所述第二绝缘层的顶部之间延伸，并具有在所述主表面上围绕芯片区域的突出的形状；以及

设置在所述芯片区域内的导电的加强部件，它围绕所述第一导线和第二导线并包括第一部分、第二部分和第三部分，所述第一部分的底平面与每个所述第一导线的底部齐平而所述第一部分的顶平面与每个所述第一导线的顶部齐平，所述第二部分的底平面与所述第二绝缘层的底部齐平而所述第二部分的顶平面与所述孔塞的顶部齐平，所述第三部分的底平面与每个所述第二导线的底部齐平而所述第三部分的顶平面与所述第二绝缘层的顶部齐平，且所述第三部分在所述第二部分上，所述第二部分具有在所述主表面上的突出的形状。

18.如权利要求17所述的装置，其特征在于，所述第二部分在所述第一部分之上。

19.如权利要求18所述的装置，其特征在于，所述加强部件在所述主表面上的突出的形状具有网格形状。

20.如权利要求19所述的装置，其特征在于，加强布线层占据其中设置有加强部件的区域的20到80％的面积。

21.如权利要求19所述的装置，其特征在于，加强布线层占据其中设置加强部件的区域的30到60％的面积。

22.如权利要求18所述的装置，其特征在于，所述第一部分和所述第三部分的每一个在所述主表面上的突出的形状具有最多为5μm的宽度。

23.如权利要求18所述的装置，其特征在于，所述第一部分和所述第三部分的每一个在所述主表面上的突出的形状具有最多为1μm的宽度。

24.如权利要求18所述的装置，其特征在于，所述第二部分在所述主表面上的突出的形状的宽度至少是所述第一部分或第三部分在所述主表面上的突出的形状的宽度的30％。

25.如权利要求18所述的装置，其特征在于，所述第二部分在所述主表面上的突出的形状的宽度至少是所述第一部分或第三部分在所述主表面上的突出的形状的宽度的50％。

26.如权利要求18所述的装置，其特征在于，所述第三部分在所述主表面上的突出的形状的宽度比所述第一部分在所述主表面上的突出的形状的宽度大。

27.如权利要求18所述的装置，其特征在于，所述第三部分在所述主表面上的突出的形状比所述第一部分在所述主表面上的突出的形状占据的面积大。

28.如权利要求18的所述装置，还包括在所述第一绝缘层上设置并电连接到所述第一导线之一的焊盘，其中

所述加强部件包括分离的第一部分和第二部分，且

所述第一部分位于所述焊盘之下并电连接到所述焊盘。

29.如权利要求17所述的装置，其特征在于，所述加强部件围绕所述第一导线之一并在与所述第一导线之一延伸的方向交叉的方向上延伸。

30.如权利要求17所述的装置，其特征在于，

所述加强部件还包括第四部分，所述第四部分的底平面与所述第一导线的底部齐平而所述第四部分的顶平面与所述第一导线的顶部齐平，且

所述第二部分和第三部分设置在所述第一部分和所述第四部分之间的区域上。

Images