JP4785060B2 - 半導体装置とその製造方法、およびそのパターン生成方法 - Google Patents

Description

本発明は、半導体装置、その製造方法、およびそのパターン生成方法に関する。

近年、半導体集積回路基板の層間絶縁膜に、比誘電率が３以下の絶縁材料が用いられるようになり、絶縁膜中に残留したＨ_２Ｏ等のガスにより層間絶縁膜中の銅配線のバリアメタルが腐食し、信頼性が劣化するという問題が発生している。通常、半導体製造プロセスにおいては、残留ガスはバリアメタル形成プロセス前に脱ガス処理をされるが、脱ガスは、主に、層間絶縁膜中の配線溝が形成された領域を通して行われる。そして、多層配線を施した半導体装置には、インダクターに対応する上下の配線層に設けられる配線禁止領域、ワイヤボンディング用のパッド部の下に対応する配線禁止領域、及び、ヒューズ下に設けるリダンダンシー領域等が存在する。これらの領域は、配線パターンの被覆率が極端に少なく、この領域では層間絶縁膜中の配線溝が多くは形成されないので、配線溝あるいは配線溝の下に形成されるビア孔を介して層間絶縁膜中から脱ガスが十分に行われない。この領域に残留したガスは配線パターンのバリアメタルを腐食し、配線導通不良あるいはビア導通不良を発生させ、半導体装置の信頼性を劣化させるという問題がある。

ところで、従来の半導体装置として、耐湿リングを多重に形成し、これらを複数の高さレベルで、チップ外周に沿って延在する導体パターンにより架橋することで、外部からの水分あるいはガスの侵入を阻止できる耐湿リングを備えた半導体装置が提案されている（例えば、特許文献１）。

また、従来の半導体装置として、回路形成部を囲むシールリングにより耐湿性を向上させるため、複数の層間絶縁膜にそれぞれ回路形成部を囲むように半導体チップの外周に沿って配線溝が形成されて、配線溝内に第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ導電層は互いが接続されるように埋設され、複数の層間絶縁膜の相互間に第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されている半導体装置が提案されている（例えば、特許文献２）。

しかし、特許文献１及び特許文献２は、耐湿リング等によって半導体装置の外部からの水分あるいはガスの侵入を阻止することはできるものの、耐湿リング等の内部で発生する残留ガスによる配線導通不良あるいはビア導通不良を防止することはできない。
特開２００４−２９６８４３号公報 特開２００４−２９７０２２号公報

本発明の目的は、例えば、層間絶縁膜、特にＬｏｗ−ｋ膜を用いた場合の絶縁膜中の残
留ガスによるバリアメタル等の劣化を抑制し、信頼性の高い半導体装置、その製造方法、およびパターン生成方法を提供することにある。

本発明の一態様は、半導体基板上に形成された層間絶縁膜と、この層間絶縁膜上に形成された層間絶縁膜よりも高い密度を有する保護膜と、これら層間絶縁膜および保護膜内に形成された配線およびダミー配線の少なくとも一方と、を含む配線層と、前記層間絶縁膜内で、前記配線および前記ダミー配線の被覆密度の合計が所定の規定値よりも低い低密度領域を取り囲んで他の領域と分離する分離壁と、を備え、前記分離壁は、前記配線、および前記配線と接続されたビアと同じ構成を有する金属壁であることを特徴とする半導体装置を提供する。

本発明の他の一態様は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、前記層間絶縁膜よりも高い密度を有する保護膜を形成する工程と、前記保護膜および前記層間絶縁膜の所定の部分を除去して第１の溝を形成し、前記第１の溝内に配線およびダミー配線の少なくとも一方を形成し、前記層間絶縁膜内の前記第１の溝の開口率が所定の規定値よりも低い低密度領域を囲んで第２の溝を形成し、前記第２の溝内に分離壁を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。

本発明の他の一態様は、半導体基板上に形成された層間絶縁膜と、この層間絶縁膜上に形成され、この層間絶縁膜よりも高い密度を有する保護膜とを備える半導体装置のパターン生成方法であって、配線レイアウトデータに基づいて、層間絶縁膜内に形成されるべき配線パターンおよびダミー配線パターンの少なくとも一方を発生するステップと、前記層間絶縁膜内の所定の領域毎に前記配線パターンおよびダミー配線パターンの被覆密度を計算するステップと、配線パターンおよびダミー配線パターンの前記被覆密度の合計が所定の規定値より低い低密度領域を抽出するステップと、前記配線パターン、および前記配線パターンと接続されたビアパターンと同じ構成を有する金属壁パターンを、抽出された少なくとも１つの前記低密度領域を取り囲むように発生するステップと、を含むことを特徴とする半導体装置のパターン生成方法を提供する。

本発明の実施の態様によれば、例えば、層間絶縁膜、特にＬｏｗ−ｋ膜を用いた場合の絶縁膜中の残留ガスによるバリアメタル等の劣化を抑制し、信頼性の高い半導体装置、その製造方法、およびパターン生成方法を提供することが可能となる。

〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る半導体装置１０の有する所定の配線層１１ｃの平面図である。半導体装置１０は、表面に半導体素子が形成された半導体基板（図示しない）と、半導体基板上に積層された複数の配線層を有し、その複数の配線層のうち、配線層１１ｃが図１に示されている。配線層１１ｃには、ダイシング時のクラックの発生等を抑えるためにダイシングライン１２の内側にチップリング１３が形成される。

チップリング１３に囲まれた領域内には、配線１４が所定のパターンで形成される。また、配線の被覆密度（所定の領域の面積に対する、その領域内に設置される配線が占める面積の割合）を均一にするために、回路に属さないダミー配線１５が形成される。配線の被覆密度が均一でない場合、半導体装置１０の製造プロセスにおけるＲＩＥ（Reactive Ion Etching）処理やＣＭＰ（Chemical Mechanical Polishing）処理が配線層内で均一に施されないという問題や、ＣＭＰ処理により配線層が剥がれるという問題が生じるおそれがあるからである。

一方、配線層１１ｃの上層または下層にインダクター、ワイヤボンディング用のパッド部等の部材が存在する場合には、電気容量の増加やクロストーク等のノイズを抑えるために、これらの部材の位置に対応する配線層１１ｃの領域に、配線１４およびダミー配線１５の被覆密度の合計が所定の規定値よりも低い低密度領域１７が設けられる。この所定の規定値は、例えば、２０％である。また、配線層１１ｃ内でこの低密度領域１７を取り囲んで、他の領域（例えば、配線１４およびダミー配線１５の被覆密度の合計が２０％以上の領域）と分離するように金属壁１６が形成されている。

なお、配線１４、ダミー配線１５等の配置は、設計規則あるいは配線レイアウトデータ等が保存されている設計情報ファイルを参照して、回路設計及びパターンレイアウト設計等により決定される。

図２は、本発明の第１の実施の形態に係る半導体装置１０の断面図である。図２は、図１の破線II−IIにおける配線層の断面を示す。なお、配線層１１ａ、１１ｂ、１１ｃの３層を例として示すが、配線層の層数は３層に限られない。

配線層１１ａ、１１ｂ、１１ｃは、それぞれ配線１４、ビア１８等が形成された層間絶縁膜２０を主体として構成される。配線１４およびビア１８は、内部の金属の層間絶縁膜２０への拡散等を防ぐために、バリアメタル１９およびキャップ膜２２により表面を覆われている。また、ＣＭＰ処理の際のストッパ等として、保護膜２１が配線層１１ａ、１１ｂ、１１ｃの層間絶縁膜２０上にそれぞれ形成されている。なお、図２においては、ダミー配線１５の図示を省略する。

配線層１１ｃの低密度領域１７と、その付近の配線１４の間には、配線１４ｗ、ビア１８ｗ、およびバリアメタル１９ｗから構成される金属壁１６が形成されている。金属壁１６は、低密度領域１７を取り囲むように形成され、低密度領域１７内に多く含まれるＨ_２Ｏ等の残留ガスが配線１４の位置に移動することを防ぐ。なお、金属壁１６と、金属壁１６の形成された配線層の上下層の配線層内の配線１４およびビア１８は、互いに電気的に接続しない位置に形成されることが好ましい。一方、図９に示すように、金属壁１６の形成された配線層１１ｃの下層の配線層１１ｂに、金属壁１６と互いに接続するようにダミー配線１５を形成してもよい。これにより、配線層１１ｃに金属壁１６を形成するための溝を形成する際に、配線層１１ｂのダミー配線１５がストッパとなり、溝が配線層１１ｂの層間絶縁膜２０にまで達してしまうことを防ぐことができる。また、金属壁１６は、異なる２層以上の配線層に形成されてもよく、この場合は、上下層の配線層内の金属壁１６は、互いに接続されていても接続されていなくてもよい。

ここで、金属壁１６により取り囲まれる低密度領域１７の層間絶縁膜２０の面方向の面積は、例えば、４００μｍ^２以上である。これは、４００μｍ^２未満の場合には低密度領域１７内に残留するガスの量があまり問題とならないためである。

ここで、層間絶縁膜２０は、ＳｉＯＣ、メチルシロキサン、ポリアリーレン等の、比誘電率が３以下である絶縁材料からなる。また、配線１４およびダミー配線１５は、Ｃｕ等からなる。また、保護膜２１は、ＳｉＯ_２、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣＮ等の、層間絶縁膜２０よりも密度（単位体積あたりの質量密度）の高い絶縁材料からなる。また、キャップ膜２２は、ＳｉＣ、ＳｉＮ等の絶縁材料からなる。また、バリアメタル１９は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＷＮや、これらの積層構造等からなる。また、配線１４ｗは配線１４と同じ材料からなるものであってもよく、また、ビア１８ｗはビア１８と同じ材料からなるものであってもよく、また、バリアメタル１９ｗはバリアメタル１９と同じ材料からなるものであってもよい。

図３Ａ〜３Ｃは、本発明の第１の実施の形態に係る半導体装置１０の製造ステップを示す断面図である。

図３Ａに示すように、表面に半導体素子が形成された半導体基板（図示しない）上に、配線層１１ａ、１１ｂを形成した後、配線層１１ｂ上に配線層１１ｃの層間絶縁膜２０および保護膜２１を形成する。層間絶縁膜２０内にはＨ_２Ｏ等のガスが含まれるが、表面に形成された保護膜２１の密度が高いために、加熱による脱ガス処理を行っても、このガスが保護膜２１を通り抜けることができず、外部に放出されない。

次に、図３Ｂに示すように、配線１４等を形成するための配線溝２３を形成する。配線溝２３が形成された箇所は保護膜２１が除去されるので、バリアメタル形成プロセス前に施される脱ガス処理により、層間絶縁膜２０内の配線溝２３付近のガスがこの箇所から外部に放出される。しかし、配線層１１ｃの低密度領域１７のように、形成される配線溝２３の数が少ない領域では、ガスが外部に十分に放出されず、層間絶縁膜２０内に多く残留する。なお、配線１４ｗ、ビア１８ｗを形成するための配線溝２３は、配線１４、ビア１８を形成するための配線溝２３の層間絶縁膜２０内の開口率（所定の領域の面積に対する、その領域内に形成される配線溝２３が占める面積の割合）が規定値よりも低い領域（低密度領域１７となる領域）を囲んで形成される。

次に、加熱による層間絶縁膜２０の脱ガス処理を行った後、図３Ｃに示すように、配線溝２３内にバリアメタル１９、１９ｗの材料、ビア１８、１８ｗの材料、および配線１４、１４ｗの材料を堆積させ、保護膜２１をストッパとしてＣＭＰ処理を施すことにより、配線層１１ｃにバリアメタル１９、１９ｗ、ビア１８、１８ｗ、配線１４、１４ｗを形成する。なお、配線１４ｗ、ビア１８ｗおよびバリアメタル１９ｗは金属壁１６を構成する。

続いて、配線層１１ｃの配線１４、１４ｗおよび保護膜２１の上にキャップ膜２２を形成することにより、図２に示した半導体装置１０が形成される。

図４は、参考例としての金属壁１６が形成されない場合の半導体装置１０の断面図である。この場合、配線層１１ｃにおいて、配線１４およびビア１８と、残留ガスＧを多く含む低密度領域１７との間に金属壁１６がないため、残留ガスＧが配線１４およびビア１８の位置まで達する。このため、例えば、バリアメタル１９の腐食に起因する配線１４およびビア１８への悪影響が懸念され、特にビア１８の導通不良が発生するおそれが大きくなる。

一方、本発明の第１の実施の形態によれば、配線１４およびビア１８と、低密度領域１７との間に金属壁１６が形成されるため、残留ガスＧが配線１４およびビア１８の位置まで達せず、残留ガスＧによる配線１４およびビア１８への悪影響を抑えることができる。

なお、配線１４およびダミー配線１５と、金属壁１６の形成は、別工程で行うことができる。具体的には、配線１４およびダミー配線１５を形成するための配線溝２３を形成して、配線１４およびダミー配線１５の材料である金属を堆積させ、平坦化により配線１４およびダミー配線１５を形成する工程と、金属壁１６を形成するための配線溝２３を形成して、金属壁１６の材料である金属を堆積させ、平坦化により金属壁１６を形成する工程を別に行う。この場合、配線１４およびダミー配線１５と、金属壁１６を異なる材料から形成してもよく、また、層間絶縁膜２０内の残留ガスＧの障壁となり得る部材であれば、金属壁１６の代わりに金属以外の絶縁材料等を用いた分離壁を用いることができる。

〔第２の実施の形態〕
図５は、本発明の第２の実施の形態に係る半導体装置１０の断面図である。本発明の第２の実施の形態は、ダミー禁止領域２５および配置禁止領域２６の周囲に金属壁１６が形成される点において、第１の実施の形態と異なる。なお、各部の材料や構成等、第１の実施の形態と同様の点については、説明を省略する。

図５に示されるように、コイル形状を有するインダクター２４が配線層１１ｂに形成される。インダクター２４の上下に導電材料があると電気容量が増加してしまうため、上下層の配線層には必要最低限の配線１４のみを形成し、ダミー配線１５は形成しないことが好ましい。

配線層１１ｂにはインダクター２４が形成され、その直下にある配線層１１ａ内の配線１４と接続されている。このため、配線層１１ａのインダクター２４の直下に位置する領域は、ダミー禁止領域２５とすることが好ましい。ダミー禁止領域２５は、低密度領域１７のうち、ダミー配線１５の設置が禁止された領域である。本実施例においては、ダミー禁止領域２５には、ダミー配線１５は形成されず、配線１４はインダクター２４に接続されるもののみが形成される。

また、配線層１１ｃのインダクター２４の直上に位置する領域は、配置禁止領域２６とすることが好ましい。配置禁止領域２６は、低密度領域１７のうち、配線１４およびダミー配線１５の両方の設置が禁止された領域である。

ダミー禁止領域２５および配置禁止領域２６においては、低密度領域１７と同様に、配線１４およびダミー配線１５が無い、または数が少ないため、多くの残留ガスＧが含まれる。

配線層１１ａにおけるダミー禁止領域２５と、その付近の配線１４の間、および配線層１１ｃにおける配置禁止領域２６と、その付近の配線１４の間には、金属壁１６が形成されている。金属壁１６は、ダミー禁止領域２５および配置禁止領域２６を取り囲むように形成され、ダミー禁止領域２５および配置禁止領域２６内に多く含まれるＨ_２Ｏ等の残留ガスＧが配線１４およびビア１８の位置に移動することを防ぐ。

本発明の第２の実施の形態によれば、配線層１１ｃ、１１ａにおけるインダクター２４の直上および直下の領域に形成される配置禁止領域２６およびダミー禁止領域２５内の残留ガスＧが配線１４およびビア１８の位置まで移動することを抑えることができる。

なお、配置禁止領域２６およびダミー禁止領域２５の形成される位置は、第２の実施の形態で示した位置に限られない。

また、金属壁１６により取り囲まれるダミー禁止領域２５および配置禁止領域２６の層間絶縁膜２０の面方向の面積は、例えば、４００μｍ^２以上である。これは、４００μｍ^２未満の場合にはダミー禁止領域２５および配置禁止領域２６内に残留するガスの量があまり問題とならないためである。

〔第３の実施の形態〕
図６は、本発明の第３の実施の形態に係る半導体装置１０の断面図である。本発明の第３の実施の形態は、配線禁止領域２７の周囲に金属壁１６が形成される点において、第１の実施の形態と異なる。なお、各部の材料や構成等、第１の実施の形態と同様の点については、説明を省略する。

図６に示されるように、ワイヤボンディングパッド２８が配線層１１ｃに形成される。ワイヤボンディングパッド２８の下に配線１４があると、ワイヤをボンディングする際の圧力により損傷を受けるおそれがあるため、下層の配線層には配線１４が形成されないことが好ましい。なお、ダミー配線は圧力による損傷を受けても問題がないため、ワイヤボンディングパッド２８の下に形成されてもよい。

配線層１１ｃにはワイヤボンディングパッド２８が形成されている。このため、配線層１１ｂのワイヤボンディングパッド２８の直下に位置する領域は、配線禁止領域２７とすることが好ましい。配線禁止領域２７は、低密度領域１７のうち、配線１４の設置が禁止された領域である。

配線禁止領域２７においては、低密度領域１７と同様に、配線１４およびダミー配線１５が無い、または数が少ないため、多くの残留ガスＧが含まれる。

配線層１１ｂにおける配線禁止領域２７と、その付近の配線１４の間には、金属壁１６が形成されている。金属壁１６は、配線禁止領域２７を取り囲むように形成され、配線禁止領域２７内に多く含まれるＨ_２Ｏ等の残留ガスＧが配線１４およびビア１８の位置に移動することを防ぐ。

本発明の第３の実施の形態によれば、配線層１１ｂにおけるワイヤボンディングパッド２８の直下の領域に形成される配線禁止領域２７内の残留ガスＧが配線１４およびビア１８の位置まで移動することを抑えることができる。

なお、配線禁止領域２７の形成される位置は、第３の実施の形態で示した位置に限られない。また、金属壁１６により取り囲まれる配線禁止領域２７の層間絶縁膜２０の面方向の面積は、例えば、４００μｍ^２以上である。これは、４００μｍ^２未満の場合には配線禁止領域２７内に残留するガスの量があまり問題とならないためである。

〔第４の実施の形態〕
図７は、本発明の第４の実施の形態に係る半導体装置１０のパターン生成方法を実現するハードウエア構成を示す。半導体装置のパターン生成方法を実施する装置、例えばＣＡＤ（Computer Aided Design）装置は、演算処理制御部１０２により所定のアルゴリズムで、素子配置処理部１０３、配線パターン発生処理部１０４、被覆密度計算処理部１０５、低密度領域抽出処理部１０６、及び金属壁パターン発生処理部１０７を制御する演算処理装置１０１と、演算処理装置１０１とＩ／Ｏインターフェイス１０９を介して入力あるいは出力を行う入力装置１１０、出力装置１１１、及び、半導体素子の配置、配線パターン、配線禁止領域等の設計規則あるいは配線レイアウトデータ等が保存されている設計情報ファイル１１２とから構成されている。

図８は、本発明の第４の実施の形態に係る半導体装置１０のパターン生成方法を示すフロー図である。これに従って、半導体装置１０のパターン生成方法を説明する。

入力装置１１０から演算処理装置１０１へパターンレイアウトを実施する命令がなされると、演算処理制御部１０２は、設計情報ファイル１１２から半導体素子の配置情報を読込み、これに基づいて、素子配置処理部１０３により、半導体素子を半導体基板上に所定のレイアウトで配置する素子配置ステップＳ２０１を実施する。

次に、設計情報ファイル１１２から配線レイアウトデータを読込み、これに基づいて、配線パターン発生処理部１０４により、半導体基板上の層間絶縁膜２０内に形成されるべき配線１４およびダミー配線１５のパターンを発生させる配線パターン発生ステップＳ２０２を実施する。配線１４およびダミー配線１５のパターンは、半導体素子の配置に基づき、特に制限がない場合は、例えば配線１４およびダミー配線１５の被覆密度の合計が４０％となるように発生される。

次に、被覆密度計算処理部１０５により、所定の領域毎に配線１４およびダミー配線１５の被覆密度を計算する被覆密度計算ステップＳ２０３を実施する。所定の領域は、例えば、２０μｍ×２０μｍの領域であるが、基板面積、配線１４の線幅、層間絶縁膜２０の材質等により、変更することができる。

次に、低密度領域抽出処理部１０６により、被覆密度計算ステップＳ２０３で計算した配線１４およびダミー配線１５の被覆密度の合計が所定の規定値より低い低密度領域１７を抽出する低密度領域抽出ステップＳ２０４を実施する。所定の規定値は、例えば、２０％であるが、基板面積、配線１４の線幅、層間絶縁膜２０の材質等により、変更することができる。

次に、金属壁パターン発生処理部１０７により、低密度領域抽出ステップＳ２０４で抽出された低密度領域１７を取り囲むように層間絶縁膜２０内に金属壁１６のパターンを発生させる金属壁パターン発生ステップＳ２０５を実施する。このステップでは、互いに隣接した低密度領域１７が抽出された場合は、それら隣接する低密度領域１７を一群として、規定した面積、例えば、２０μｍ×２０μｍよりも大きい領域を取り囲むように金属壁１６のパターンを発生させることができる。上記の面積は、基板面積、配線１４の線幅、層間絶縁膜２０の材質等により、変更することができる。

本発明の第４の実施の形態に係る半導体装置１０のパターン生成方法によれば、配線１４およびダミー配線１５の被覆密度が所定の規定値より低い低密度領域１７を抽出でき、これをもとにして半導体装置１０のパターンレイアウトを設計できる。これにより、低密度領域１７内の残留ガスＧの配線１４およびビア１８の位置への移動を妨げるような位置に金属壁１６を形成することができる。このことにより、配線１４およびビア１８の導通不良等の発生を防止することができ、半導体装置１０の動作信頼性を向上させることが可能となる。

なお、低密度領域１７のうち、ダミー禁止領域２５、配置禁止領域２６、配線禁止領域２７をそれぞれ抽出し、これらを取り囲むように金属壁１６を形成することができる。ダミー禁止領域２５は、低密度領域抽出処理部１０６が配線パターン発生ステップＳ２０２においてダミー配線１５の形成されていない領域を探すことにより抽出され得る。また、配置禁止領域２６は、低密度領域抽出処理部１０６が配線パターン発生ステップＳ２０２において配線１４およびダミー配線１５の形成されていない領域を探すことにより抽出され得る。また、配線禁止領域２８は、低密度領域抽出処理部１０６が配線パターン発生ステップＳ２０２において配線１４の形成されていない領域を探すことにより抽出され得る。

なお、上記各実施例は一実施例に過ぎず、本発明はこれらに限定されずに、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

例えば、半導体装置１０にヒューズ配線を有するリダンダンシー回路が形成されている場合、ヒューズ配線の切断予定箇所の下層は、配線禁止領域２８とする。これは、ヒューズ配線がレーザー光により切断される際に、切断する箇所の下に位置する領域もレーザーの照射を受けるため、配線１４が存在した場合に損傷を受けるおそれがあるからである。そして、この配線禁止領域２８を取り囲むように金属壁１６を形成することができる。

また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。

本発明の第１の実施の形態に係る半導体装置の有する所定の配線層の平面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造ステップを示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造ステップを示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造ステップを示す断面図である。 参考例としての金属壁が形成されない場合の半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置のパターン生成方法を実現するハードウエア構成を示す。 本発明の第４の実施の形態に係る半導体装置のパターン生成方法を示すフロー図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。

符号の説明

１０ 半導体装置
１４、１４ｗ 配線
１５ ダミー配線
１６ 金属壁
１７ 低密度領域
１８、１８ｗ ビア
１９、１９ｗ バリアメタル
２０ 層間絶縁膜
２１ 保護膜
２２ キャップ膜
２３ 配線溝

Claims (4)

1. 半導体基板上に形成された層間絶縁膜と、この層間絶縁膜上に形成された層間絶縁膜よりも高い密度を有する保護膜と、これら層間絶縁膜および保護膜内に形成された配線およびダミー配線の少なくとも一方と、を含む配線層と、
   前記層間絶縁膜内で、前記配線および前記ダミー配線の被覆密度の合計が所定の規定値よりも低い領域として抽出された低密度領域を取り囲んで他の領域と分離する分離壁と、
   を備え、
   前記分離壁は、前記配線、および前記配線と接続されたビアと同じ構成を有する金属壁であることを特徴とする半導体装置。
2. 半導体基板上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜上に、前記層間絶縁膜よりも高い密度を有する保護膜を形成する工程と、
   前記保護膜および前記層間絶縁膜の所定の部分を除去して第１の溝を形成し、前記第１の溝内に配線およびダミー配線の少なくとも一方を形成し、前記層間絶縁膜内の前記第１の溝の開口率が所定の規定値よりも低い領域として抽出された低密度領域を囲んで第２の溝を形成し、前記第２の溝内に分離壁を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
3. 前記第１および第２の溝の形成は同時に行われ、
   前記第１および第２の溝内への前記配線、前記ダミー配線、および前記分離壁の形成は同時に行われる、
   ことを特徴とする請求項２に記載の半導体装置の製造方法。
4. 半導体基板上に形成された層間絶縁膜と、この層間絶縁膜上に形成され、この層間絶縁膜よりも高い密度を有する保護膜とを備える半導体装置のパターン生成方法であって、
   配線レイアウトデータに基づいて、層間絶縁膜内に形成されるべき配線パターンおよびダミー配線パターンの少なくとも一方を発生するステップと、
   前記層間絶縁膜内の所定の領域毎に前記配線パターンおよびダミー配線パターンの被覆密度を計算するステップと、
   配線パターンおよびダミー配線パターンの前記被覆密度の合計が所定の規定値より低い低密度領域を抽出するステップと、
   前記配線パターン、および前記配線パターンと接続されたビアパターンと同じ構成を有する金属壁パターンを、抽出された少なくとも１つの前記低密度領域を取り囲むように発生するステップと、
   を含むことを特徴とする半導体装置のパターン生成方法。

Images