JP4302505B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4302505B2 JP4302505B2 JP2003424569A JP2003424569A JP4302505B2 JP 4302505 B2 JP4302505 B2 JP 4302505B2 JP 2003424569 A JP2003424569 A JP 2003424569A JP 2003424569 A JP2003424569 A JP 2003424569A JP 4302505 B2 JP4302505 B2 JP 4302505B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- pattern
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
これらのことから、配線密度や配線幅により、配線や層間絶縁膜の膜厚が不均一になり、配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという欠点があった。上述の欠点を除去するため、配線密度の疎密差を小さくするようにダミーパターンを形成する技術が提供されるに至っている(例えば、特許文献2参照)。
その中でも、特に比誘電率の低い多孔質膜は機械的強度や密着性が従来のシリコン酸化膜よりも低いため、CMP中の摩擦により膜が剥離したり、膜に亀裂が入ったりするという問題が避けられない。しかしながら、従来のダミーパターン形成技術では、このような低誘電率膜へのダメージを低減することに関しての対策は十分ではなかった(例えば、特許文献2参照)。
本発明のその他の特徴については、以下において詳細に説明する。
また、前記複数の孤立領域のうち、埋め込み配線パターンに対向する位置の孤立領域を相対的に小さく形成したので、埋め込み配線パターンとダミーパターンとの間隔を小さくすることができる。
図1〜4は、本発明の実施の形態1による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
次に、半導体基板1の主面上に、窒化酸化シリコン膜などからなるゲート絶縁膜3を2〜3nm程度の膜厚で形成する。次に、ゲート絶縁膜3の上に、多結晶シリコンなどからなるゲート電極4を100nm程度の膜厚で形成する。さらに、ゲート電極4およびゲート絶縁膜3をマスクとして、拡散層5を形成する。
さらに、素子分離2、拡散層5、およびゲート電極4の上に、即ち全面に下層絶縁膜6を形成する。
ここで一般に、配線間寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなる。このため、低誘電率であることと、絶縁膜としての機械的強度のバランスに留意して、比誘電率が3.0以下の低誘電率膜を用いることが好ましい。
さらに、バリアメタル膜11で形成した溝の内面に、300〜500nm程度の膜厚で銅膜12を埋め込む。
このとき、高密度配線パターン13aは層間絶縁膜10の部分Aに形成され、孤立配線パターン13cは層間絶縁膜10の部分Cに形成されている。また、ダミーパターン13bは、層間絶縁膜10の部分Aと部分Cの間にある部分Bに形成され、ダミーパターン13dは、層間絶縁膜10の部分Cの右側にある部分Dに形成されている。
すなわち、層間絶縁膜10の部分Aと部分Cには、それぞれ高密度配線パターン13a、孤立配線パターン13cの配線パターンが形成されており、配線パターンを含む部分である。これに対し、層間絶縁膜10の部分Bと部分Dには、それぞれダミーパターン13b、ダミーパターン13dのみが形成され、配線パターンを含まない部分である。
また、層間絶縁膜10の部分Cに形成した孤立配線パターン13cは、例えばICの特定箇所のウェル電圧印加などに用いられ、線幅が0.1μm程度である。
従って、埋め込み配線形成におけるCMPのエロージョンやディッシングを抑えることができる。
図4における層間絶縁膜10の配線パターンを含む部分Aおよび部分Cと、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dを含む平面構造を図5に示す。なお、この図において各配線パターンやダミーパターンの線幅、配線本数、間隔等は、図4と対応していない。
さらに、層間絶縁膜10の部分Cには配線幅0.1μmの孤立配線パターン13cが形成されており、層間絶縁膜10の部分Bのダミーパターン13bの右端から約2μmの間隔をおいて配置されている。
さらに、層間絶縁膜10の部分Dには全体の幅が10μm程度のダミーパターン13dが形成されており、層間絶縁膜10の部分Cの孤立配線パターン13cの右端から約2μmの間隔をおいて配置されている。
すなわち、本実施の形態においては、高密度配線パターン13aや孤立配線パターン13cなどの層間絶縁膜10の配線パターンを含む部分Aおよび部分Cと、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dとを有する層間絶縁膜10を備えた半導体装置において、層間絶縁膜10の部分Bおよび部分Dの層間絶縁膜10を複数の孤立領域Eに仕切るダミーパターン13bおよび13dを形成している。
また、孤立領域Eの表面には、第一キャップ膜9、すなわち層間絶縁膜10の表面が露出している(図4参照)ので、ダミーパターン15は層間絶縁膜10を複数の孤立領域Eに仕切るダミーパターンである。
なお、層間絶縁膜10の部分Dの拡大図は図示しないが、層間絶縁膜10の部分Bと同様に形成されている。
この配置方法の変形例として、例えば図7に示すように、正六角形の孤立領域Fを形成するか、または、図8に示すように、円形の孤立領域Gを形成するようにしても同様の効果を得ることができる。
すなわち、図7、8に示したような形状の孤立領域であっても、埋め込み配線形成において、CMPが層間絶縁膜10(図4参照)に及ぼすせん断応力を緩和することができるので、層間絶縁膜の剥離や亀裂を抑制することができる。このように、孤立領域の形状は、種々の変形が可能である。
前述のように、図5において、層間絶縁膜10の部分Aの最も右端の高密度配線パターン13aと、層間絶縁膜10の部分Bのダミーパターン13bの間隔は約4μmである。すなわち、層間絶縁膜10の部分Aと部分Bには約4μmの幅の層間絶縁膜10の領域が存在する。
このとき、埋め込み配線形成のCMPにおいて、ディッシングやエロージョンの影響を小さくするためには、層間絶縁膜10の部分Aの高密度配線パターン13aと層間絶縁膜10の部分Bのダミーパターン13bとの間隔を、パターンを加工できる範囲内で、できるだけ狭くしておくのが良い。しかし、各辺が3μmの正方形の孤立領域Eをダミーパターン13bの左側に一列挿入するようにして間隔を狭くすると、層間絶縁膜10の部分Aの最も右側の高密度配線パターン13aとダミーパターン13bの左側の部分が重なってしまうため、所望の配線パターンおよびダミーパターンが得られなくなる。
そこで、ダミーパターン13bの左側に、孤立領域Eよりも相対的に小さい孤立領域を挿入することで、高密度配線パターン13aとダミーパターン13bの間隔を小さくすることが可能である。
図10は、図9の層間絶縁膜10の部分Bのダミーパターン13bの左端の部分の拡大図である。例えば、ダミーパターンの配線幅(L)が1μm、新たに追加した孤立領域Hは各辺(W2)が1μmの正方形、その他の列の孤立領域Eは各辺(W1)が3μmの正方形であるとき、層間絶縁膜10の部分Aの最も右端の高密度配線パターン13aとダミーパターン13bとの間隔が図5の場合と比較して2μm小さくなり、図9において、その間隔は2μmとなっている。
このようにして、この箇所におけるディッシングや、層間絶縁膜10の部分Aの高密度配線パターンに発生するエロージョンを効果的に抑制することができる。
また、孤立領域の形状および大きさが全て同一でマトリックス状に形成されるようにした。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成するようにした。
また、孤立領域の形状および大きさを全て同一でマトリックス状に形成することにより、埋め込み配線形成のCMPにおいて、絶縁膜に加わる研磨圧力が均一化されるので、局所的研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成することにより、局所的なディッシングやエロージョンをより効果的に抑えることができる。
また、層間絶縁膜の配線パターンを含まない部分にダミーパターンを配置して、配線パターンとダミーパターンを合わせた全体の密度が、基板上で均一化されるようにしたので、埋め込み配線形成において、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングを抑制することができる。
また、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングによる配線や層間絶縁膜の膜厚のばらつきを抑えることができる。従って、配線密度や配線幅に依存して配線や層間絶縁膜の膜厚が不均一となることにより配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという問題が解消される。従って、信頼性の優れた半導体装置を得ることができる。
本発明の実施の形態2による半導体装置の製造方法について、実施の形態1における図1〜4を援用して説明する。
実施の形態2においては、半導体基板1の主面に素子分離2を形成する工程から、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13dを形成するまでの工程(図1〜図4に相当する工程)を、実施の形態1で示した工程と同一の方法により形成する。
次に、層間絶縁膜10の部分A、部分B、部分C、および部分Dの各部分において、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13d(図4参照)の上に、それぞれビア15a、ダミービア15b、ビア15c、およびダミービア15dを形成する。
ここで一般に、配線間寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなる。このため、低誘電率であることと、絶縁膜としての機械的強度のバランスに留意して、比誘電率が3.0以下の低誘電率膜を用いることが好ましい。
さらに、上層バリアメタル膜20で形成した溝の内面に、300〜500nm程度の膜厚で上層銅膜21を埋め込む。
図14における上層絶縁膜19の配線パターンを含む部分である部分Aおよび部分Cと、上層絶縁膜19の配線パターンを含まない部分である部分Bおよび部分Dの平面構造を図15に示す。なお、この図において各配線パターンやダミーパターンの線幅、配線本数、間隔等は、図14と対応していない。
また、上層絶縁膜19の部分Bには、全体の幅が20μm程度の上層ダミーパターン22bが形成されており、上層絶縁膜19の部分Aの最も右側の上層高密度配線パターン22aの右端から約4μmの間隔をおいて配置されている。また、上層ダミーパターン22bは、ダミービア15bを介してダミーパターン13b(図5参照)と接続されている。
さらに、上層絶縁膜19の部分Cには配線幅0.1μmの上層孤立配線パターン22cが形成されており、上層絶縁膜19の部分Bの上層ダミーパターン22bの右端から約2μmの間隔をおいて配置されている。また、上層孤立配線パターン22cは、ビア15cを介して孤立配線パターン13c(図5参照)と接続されている。
さらに、上層絶縁膜19の部分Dには全体の幅が10μm程度の上層ダミーパターン22dが形成されており、上層絶縁膜19の部分Cの上層孤立配線パターン22cの右端から約2μmの間隔をおいて配置されている。また、上層ダミーパターン22dは、ダミービア15dを介してダミーパターン13d(図5参照)と接続されている。
上層絶縁膜19の部分Dについても同様であり、上層ダミーパターン22dが、ダミービア15dおよびダミーパターン13dと接続されていることにより、上層ダミーパターン22dと、このダミーパターンに仕切られた孤立領域Eが補強されている。
このようにして補強されることにより、図14に示した上層高密度配線パターン22a、上層ダミーパターン22b、上層孤立配線パターン22c、および上層ダミーパターン22dを形成するCMPにおいて、上層絶縁膜19の剥離や亀裂の発生を、より効果的に抑制することができる。
この変形例として、ダミーパターン13bを形成した層間絶縁膜10の下層に他のパターンを形成した他の絶縁膜を形成し、ダミーパターン13bと前記他の絶縁膜に形成した他のパターンを接続するビアを形成するようにしてもよい。
この場合、層間絶縁膜10に形成したダミーパターンとこのダミーパターンに仕切られた層間絶縁膜10が補強される。
また、孤立領域Eの表面には、第二キャップ膜18、すなわち上層絶縁膜19の表面が露出している(図14参照)ので、上層ダミーパターン22b、22dは上層絶縁膜19を複数の孤立領域Eに仕切るダミーパターンである。
なお、図示しないが、上層絶縁膜19の部分Dについての拡大図および寸法は上層絶縁膜19の部分Bと同様であるので詳細な説明は省略する。
これに置き換えて、図17に示すように、上層絶縁膜19の部分B(図14参照)において、層間絶縁膜10(図4参照)に六角形の孤立領域Fを有するダミーパターン13bを形成し、上層絶縁膜19(図14参照)に、ダミーパターン13bと重ねあわせるように、六角形の孤立領域Fを有する上層ダミーパターン22bを形成し、下層にあるダミーパターン13bと上層にある上層ダミーパターン22bをダミービア15bで接続するようにしても良い。上層絶縁膜19の部分Dについても同様である。
すなわち、図17、18に示したような形状の孤立領域であっても、埋め込み配線形成において、上層絶縁膜19に及ぼすCMPのせん断応力を緩和することができるので、上層絶縁膜の剥離や亀裂を抑制することができる。このように、孤立領域の形状は、種々の変形が可能である。
前述のように、図15において、上層絶縁膜19(図14参照)の部分Aの最も右端の上層高密度配線パターン22aと、上層絶縁膜19の部分Bの上層ダミーパターン22bの間隔は約4μmである。すなわち、上層絶縁膜19の部分Aと部分Bには約4μmの幅の上層絶縁膜19の領域が存在する。
このとき、埋め込み配線形成のCMPにおいて、ディッシングやエロージョンの影響を小さくするためには、上層絶縁膜19の部分Aの上層高密度配線パターン22aと上層絶縁膜19の部分Bの上層ダミーパターン22bとの間隔を、パターンを加工できる範囲内で、できるだけ狭くしておくのが良い。しかし、各辺が3μmの正方形の孤立領域Eを上層ダミーパターン22bの左側に一列挿入するようにして間隔を狭くすると、上層絶縁膜19の部分Aの最も右側の上層高密度配線パターン22aと上層ダミーパターン22bの左側の部分が重なってしまうため、所望の配線パターンおよびダミーパターンが得られなくなる。
そこで、上層ダミーパターン22bの左側に、孤立領域Eよりも相対的に小さい孤立領域を挿入することで、上層高密度配線パターン22aと上層ダミーパターン22bの間隔を小さくすることが可能である。
図20は、図19の上層絶縁膜19(図14参照)の部分Bの上層ダミーパターン22bの左端の部分の拡大図である。例えば、ダミーパターンの配線幅(L)が1μm、新たに追加した孤立領域Hは各辺(W2)が1μmの正方形、その他の列の孤立領域Eは各辺(W1)が3μmの正方形であるとき、上層絶縁膜19の部分Aの最も右端の上層高密度配線パターン22aと上層ダミーパターン22bとの間隔が、図15と比較して2μm小さくなり、図19において、その間隔は2μmとなっている。
このようにして、この箇所におけるディッシングや、上層絶縁膜19の部分Aの高密度配線パターンに発生するエロージョンを効果的に抑制することができる。
また、孤立領域の形状および大きさが全て同一でマトリックス状に形成されるようにした。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成するようにした。
また、孤立領域の形状および大きさを全て同一でマトリックス状に形成することにより、埋め込み配線形成のCMPにおいて、絶縁膜に加わる研磨圧力が均一化されるので、局所的研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成することにより、局所的なディッシングやエロージョンをより効果的に抑えることができる。
また、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングによる配線や層間絶縁膜の膜厚のばらつきを抑えることができる。従って、配線密度や配線幅に依存して配線や層間絶縁膜の膜厚が不均一となることにより配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという問題が解消される。従って、信頼性の優れた半導体装置を得ることができる。
Claims (5)
- 基板上に、配線パターンを含む配線部分と配線パターンを含まない非配線部分とを有する層間絶縁膜を備え、前記配線部分の前記配線パターンが埋め込み構造である半導体装置において、
前記非配線部分の層間絶縁膜を複数の孤立領域に仕切る埋め込み構造のダミーパターンを形成し、かつ、前記複数の孤立領域のうち、前記配線部分の前記配線パターンに対向する位置の孤立領域を相対的に小さく形成したことを特徴とする半導体装置。 - 前記ダミーパターンを、前記複数の孤立領域を網目に有する網状に形成したことを特徴とする請求項1に記載の半導体装置。
- 前記複数の孤立領域が一定間隔をおいてマトリックス状に配置されたことを特徴とする請求項1または2に記載の半導体装置。
- 前記層間絶縁膜は、比誘電率が3以下の低誘電率膜の単層膜であるか、または、比誘電率が3以下の低誘電率膜を少なくとも一つ含む複数層の膜であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記低誘電率膜は、多孔質膜であることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424569A JP4302505B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424569A JP4302505B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183779A JP2005183779A (ja) | 2005-07-07 |
JP4302505B2 true JP4302505B2 (ja) | 2009-07-29 |
Family
ID=34784728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424569A Expired - Fee Related JP4302505B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4302505B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053220A (ja) * | 2005-08-18 | 2007-03-01 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US8912657B2 (en) | 2006-11-08 | 2014-12-16 | Rohm Co., Ltd. | Semiconductor device |
US7777340B2 (en) | 2006-11-08 | 2010-08-17 | Rohm Co., Ltd. | Semiconductor device |
KR20130005463A (ko) * | 2011-07-06 | 2013-01-16 | 삼성전자주식회사 | 미세 패턴 형성 방법, 다마센 배선 형성 방법, 이를 이용하여 제조된 반도체 소자 및 반도체 메모리 장치 |
CN105556354B (zh) | 2013-09-30 | 2018-12-21 | 日本碍子株式会社 | 光学部件 |
US9859297B2 (en) | 2015-03-10 | 2018-01-02 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
-
2003
- 2003-12-22 JP JP2003424569A patent/JP4302505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005183779A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056450B2 (en) | Semiconductor device | |
US9679805B2 (en) | Self-aligned back end of line cut | |
JP5106933B2 (ja) | 半導体装置 | |
JP2009049313A (ja) | 半導体装置およびその製造方法 | |
JP2004304124A (ja) | 半導体装置 | |
US20060205208A1 (en) | Method for manufacturing a semiconductor device and method for etching the same | |
JP2006005011A (ja) | 半導体装置 | |
JP4615846B2 (ja) | 半導体装置 | |
JP4302505B2 (ja) | 半導体装置 | |
JP2008124070A (ja) | 半導体装置 | |
JP2010171291A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007081284A (ja) | 半導体装置およびその製造方法 | |
JP2009016575A (ja) | 半導体装置 | |
JP5932079B2 (ja) | 半導体装置 | |
JP5424551B2 (ja) | 半導体装置 | |
JP5801329B2 (ja) | 半導体装置 | |
JP2006073635A (ja) | 半導体装置およびその製造方法 | |
JP5214571B2 (ja) | 半導体装置 | |
JP2010258073A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008016638A (ja) | 半導体装置 | |
JP2009105148A (ja) | 半導体装置 | |
JP2006339465A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006294643A (ja) | 半導体製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |