JP4302505B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4302505B2
JP4302505B2 JP2003424569A JP2003424569A JP4302505B2 JP 4302505 B2 JP4302505 B2 JP 4302505B2 JP 2003424569 A JP2003424569 A JP 2003424569A JP 2003424569 A JP2003424569 A JP 2003424569A JP 4302505 B2 JP4302505 B2 JP 4302505B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
pattern
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003424569A
Other languages
English (en)
Other versions
JP2005183779A (ja
Inventor
俊一 時藤
普彦 尹
誠一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2003424569A priority Critical patent/JP4302505B2/ja
Publication of JP2005183779A publication Critical patent/JP2005183779A/ja
Application granted granted Critical
Publication of JP4302505B2 publication Critical patent/JP4302505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関するものであり、特に多層配線構造を有する半導体装置に関する。
半導体装置の代表として知られているマイクロプロセッサやメモリなどのLSI(大規模集積回路)の高集積化に伴い、トランジスタのゲート長などの素子寸法、各素子を構成する膜厚は微細化されてきた。また、これらの微細化により配線ピッチや配線を接続するためのビアのサイズも縮小化されてきている。
しかし、単純な微細化を行えば配線幅の縮小や配線膜厚の薄膜化により配線抵抗が増加し、また配線ピッチが縮小化されることにより配線間寄生容量が大きくなってしまう。これらの配線抵抗や配線間寄生容量の増加は、ともに信号伝達遅延を大きくするため、半導体装置の高速化に対して大きな障害となる。従って、近年の多層配線化技術においては、回避策として様々な方法が取られている。
まず、配線抵抗に関しては、従来のアルミニウム配線よりも抵抗の低い銅配線への移行が検討されている。銅を従来と同様にドライエッチングして配線形状に加工することは現状の技術では極めて困難なため、層間絶縁膜に配線用溝を形成し、その溝の中に銅配線を形成する、いわゆるダマシン配線と呼ばれる埋め込み配線構造が製品で使用されるようになった(例えば、特許文献1参照)。
ここで、一般的な埋め込み配線の形成方法は、層間絶縁膜に配線用の溝を形成し、この溝を埋め込むように銅膜などの金属膜を全面に形成し、配線用溝の外部に形成した金属膜を化学機械研磨(Chemical Mechanical Polishing;以下、CMPと称する)により除去することにより行う。
しかしながら、CMPの被研磨速度が銅膜と層間絶縁膜で大きく異なるため、配線密度が大きい箇所ではエロージョンと呼ばれる、配線膜厚や層間絶縁膜が局所的に薄膜化する現象が発生しやすい。一方、隣接する配線パターンの間隔が大きく、配線密度が小さい箇所では、ディッシングと呼ばれる、層間絶縁膜が薄膜化する現象が発生しやすい。
これらのことから、配線密度や配線幅により、配線や層間絶縁膜の膜厚が不均一になり、配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという欠点があった。上述の欠点を除去するため、配線密度の疎密差を小さくするようにダミーパターンを形成する技術が提供されるに至っている(例えば、特許文献2参照)。
一方、配線間寄生容量の低減に関しては、層間絶縁膜の材料として、従来のシリコン酸化膜に代わり、シリコン酸化膜よりも比誘電率が低い、いわゆる低誘電率膜の導入が不可欠となっている。
その中でも、特に比誘電率の低い多孔質膜は機械的強度や密着性が従来のシリコン酸化膜よりも低いため、CMP中の摩擦により膜が剥離したり、膜に亀裂が入ったりするという問題が避けられない。しかしながら、従来のダミーパターン形成技術では、このような低誘電率膜へのダメージを低減することに関しての対策は十分ではなかった(例えば、特許文献2参照)。
特開平10−284600号公報 特開平10−027799号公報
上述のように、低誘電率膜を層間絶縁膜として用いる半導体装置において、埋め込み配線構造を形成するとき、配線溝の外部に形成した金属膜を除去するためにCMPを行う。 このとき、配線密度の疎密差や配線幅により、CMP後の配線や層間絶縁膜の膜厚が不均一になったり、層間絶縁膜として用いた低誘電率膜が剥離したり、膜に亀裂が入ったりするという課題があった。
本発明は、上記課題を解決するためになされたもので、低誘電率膜を層間絶縁膜として用いる半導体装置において、埋め込み配線形成後の配線膜厚や層間絶縁膜の膜厚のばらつきを抑え、低誘電率膜の剥離や亀裂の発生を抑制した、優れた半導体装置を提供することを目的とする。
本発明に係る半導体装置は、基板上に、配線パターンを含む配線部分と配線パターンを含まない非配線部分とを有する層間絶縁膜を備え、かつ前記配線部分の前記配線パターンが埋め込み構造の配線パターンである半導体装置において、前記非配線部分の層間絶縁膜を複数の孤立領域に仕切る埋め込み構造のダミーパターンを形成し、かつ、前記複数の孤立領域のうち、前記配線部分の前記配線パターンに対向する位置の孤立領域を相対的に小さく形成したことを特徴とするものである。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、低誘電率膜を層間絶縁膜として用いる半導体装置において、埋め込み配線形成後の配線膜厚や層間絶縁膜の膜厚のばらつきを抑え、低誘電率膜の剥離や亀裂の発生を抑制した、優れた半導体装置を得ることができる。
また、前記複数の孤立領域のうち、埋め込み配線パターンに対向する位置の孤立領域を相対的に小さく形成したので、埋め込み配線パターンとダミーパターンとの間隔を小さくすることができる。
実施の形態1.
図1〜4は、本発明の実施の形態1による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
まず、図1に示すように、半導体基板1の主面に、STI法(Shallow Trench Isolation)により、300nm〜400nmの深さの素子分離2を形成する。
次に、半導体基板1の主面上に、窒化酸化シリコン膜などからなるゲート絶縁膜3を2〜3nm程度の膜厚で形成する。次に、ゲート絶縁膜3の上に、多結晶シリコンなどからなるゲート電極4を100nm程度の膜厚で形成する。さらに、ゲート電極4およびゲート絶縁膜3をマスクとして、拡散層5を形成する。
さらに、素子分離2、拡散層5、およびゲート電極4の上に、即ち全面に下層絶縁膜6を形成する。
次に、図2に示すように、下層絶縁膜6の上にSiCからなる第一ストッパー膜7をプラズマCVD(Chemical Vapor Deposition)法により50nm程度の膜厚で形成する。さらに、第一ストッパー膜7の上に、有機シロキサン膜など、低誘電率膜からなる第一中間膜8をSOD(Spin On Dielectrics)法により200nm程度の膜厚で形成する。さらに、第一中間膜8の上に、シリコン酸化膜からなる第一キャップ膜9をプラズマCVDにより、50nm程度の膜厚で形成する。
このとき、第一ストッパー膜7は、後に形成する溝形状形成時のドライエッチングのストッパー膜として用いる。
また、第一中間膜8は、配線間寄生容量低減のため、層間絶縁膜として広く用いられているシリコン酸化膜より比誘電率が低い、いわゆる多孔質の低誘電率膜を用いる。ここで用いた膜の比誘電率は約2.2であり、シリコン酸化膜の3.9と比較して十分に低い値である。
ここで一般に、配線間寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなる。このため、低誘電率であることと、絶縁膜としての機械的強度のバランスに留意して、比誘電率が3.0以下の低誘電率膜を用いることが好ましい。
さらに、第一キャップ膜9は、後に形成する上層の埋め込み配線の形成において、CMPを行うときに第一中間膜8が剥離したり、亀裂が入ったりするのを防止するための膜である。
なお、本実施の形態においては、第一ストッパー膜7、第一中間膜8、および第一キャップ膜9の三つの膜を積層した膜を、全体として層間絶縁膜10と称することとする。
次に、図示しないが、第一キャップ膜9の上にレジストパターンを形成し、これをマスクとして第一キャップ膜9、第一中間膜8、および第一ストッパー膜7、すなわち層間絶縁膜10をドライエッチングして、配線溝を形成する。
次に、図3に示すように、前述の配線溝10aの内面にTaNまたはTiNからなるバリアメタル膜11をPVD法または原子化学気相成長法(Atomic Layer Deposition;以下、ALD法と称する)により20〜30nmの膜厚で形成する。このとき、バリアメタル膜11は配線溝10aの内面に溝を残している。
さらに、バリアメタル膜11で形成した溝の内面に、300〜500nm程度の膜厚で銅膜12を埋め込む。
次に、配線溝10aの外部に形成したバリアメタル膜11、銅膜12(図3参照)をCMPにより除去し、図4に示すように、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13dを形成する。
このとき、高密度配線パターン13aは層間絶縁膜10の部分Aに形成され、孤立配線パターン13cは層間絶縁膜10の部分Cに形成されている。また、ダミーパターン13bは、層間絶縁膜10の部分Aと部分Cの間にある部分Bに形成され、ダミーパターン13dは、層間絶縁膜10の部分Cの右側にある部分Dに形成されている。
すなわち、層間絶縁膜10の部分Aと部分Cには、それぞれ高密度配線パターン13a、孤立配線パターン13cの配線パターンが形成されており、配線パターンを含む部分である。これに対し、層間絶縁膜10の部分Bと部分Dには、それぞれダミーパターン13b、ダミーパターン13dのみが形成され、配線パターンを含まない部分である。
ここで、図4の層間絶縁膜10の部分Aに形成した高密度配線パターン13aは、例えば集積回路(Integrated Circuit;以下、ICと称する)の内部回路信号伝達などに用いられ、ここでは線幅0.1μm程度、隣接する配線間の間隔が0.1μm程度で配置されている。
また、層間絶縁膜10の部分Cに形成した孤立配線パターン13cは、例えばICの特定箇所のウェル電圧印加などに用いられ、線幅が0.1μm程度である。
ここで、図4において、層間絶縁膜10の配線パターンを含まない部分B、部分Dにそれぞれダミーパターン13b、ダミーパターン13dが配置されている。この結果、層間絶縁膜10の配線パターンを含む部分A、部分Cの配線パターンと、層間絶縁膜10の配線パターンを含まない部分B、部分Dのダミーパターンの密度の偏りが、層間絶縁膜10の部分A〜Dの全体で小さくなっている。
従って、埋め込み配線形成におけるCMPのエロージョンやディッシングを抑えることができる。
以下、本実施形態のダミーパターンの配置方法について説明する。
図4における層間絶縁膜10の配線パターンを含む部分Aおよび部分Cと、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dを含む平面構造を図5に示す。なお、この図において各配線パターンやダミーパターンの線幅、配線本数、間隔等は、図4と対応していない。
図5に示すように、層間絶縁膜10(図4参照)の部分Aには配線幅0.1μmの高密度配線パターン13aが0.1μmの間隔で形成されている。また、層間絶縁膜10の部分Bには、全体の幅が20μm程度のダミーパターン13bが形成されており、層間絶縁膜10の部分Aの最も右側の高密度配線パターン13aの右端から約4μmの間隔をおいて配置されている。
さらに、層間絶縁膜10の部分Cには配線幅0.1μmの孤立配線パターン13cが形成されており、層間絶縁膜10の部分Bのダミーパターン13bの右端から約2μmの間隔をおいて配置されている。
さらに、層間絶縁膜10の部分Dには全体の幅が10μm程度のダミーパターン13dが形成されており、層間絶縁膜10の部分Cの孤立配線パターン13cの右端から約2μmの間隔をおいて配置されている。
すなわち、本実施の形態においては、高密度配線パターン13aや孤立配線パターン13cなどの層間絶縁膜10の配線パターンを含む部分Aおよび部分Cと、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dとを有する層間絶縁膜10を備えた半導体装置において、層間絶縁膜10の部分Bおよび部分Dの層間絶縁膜10を複数の孤立領域Eに仕切るダミーパターン13bおよび13dを形成している。
ここで、図5に示した層間絶縁膜10(図4参照)の配線パターンを含まない部分Bにおいて、ダミーパターン13bは、複数の孤立領域Eを網目状に仕切るように形成されている(層間絶縁膜10の部分Dにおけるダミーパターン13dについても同様である)。この場合は、複数の孤立領域Eが、図5における高密度配線パターン13aおよび孤立配線パターン13cの配線方向と平行な方向および垂直な方向に一定間隔で、すなわち、複数の孤立領域Eが一定の間隔をおいて、マトリックス状に配置されている。
また、孤立領域Eの表面には、第一キャップ膜9、すなわち層間絶縁膜10の表面が露出している(図4参照)ので、ダミーパターン15は層間絶縁膜10を複数の孤立領域Eに仕切るダミーパターンである。
このように、ダミーパターン13b、および13dが層間絶縁膜10を複数の孤立領域Eに仕切る構造とすることにより、埋め込み配線形成のCMPにおいて、層間絶縁膜10に対するせん断応力を緩和することができる。また、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dにおいて、孤立領域Eに仕切られた部分の層間絶縁膜10に亀裂や剥離が発生した場合でも、層間絶縁膜10の配線パターンを含む部分Aや部分Cへ亀裂や剥離が波及するのを防止することができる。
また、図5の層間絶縁膜10(図4参照)の部分Bの孤立領域Eを含むダミーパターン13bの拡大図を図6に示す。孤立領域Eは、各辺(W)が3μmの正方形であり、形状および大きさが全て同一に形成されている。また、孤立領域Eを仕切ったダミーパターン13bの線幅(L)は、全て1μmで形成されている。
なお、層間絶縁膜10の部分Dの拡大図は図示しないが、層間絶縁膜10の部分Bと同様に形成されている。
このように、層間絶縁膜10の配線パターンを含まない部分Bおよび部分Dにおいて、孤立領域Eの形状および大きさを全て同一に形成したことにより、埋め込み配線形成のCMPにおいて、孤立領域Eの層間絶縁膜に加わる研磨圧力が均一化されるので、局所的な研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
また、図5に示すように、層間絶縁膜10(図4参照)の部分Bおよび部分Dにおいて、各孤立領域Eを一列ごとに半ブロック分シフトさせて配置するようにした。このような配置にすることにより、埋め込み配線形成のCMPにおいて、孤立領域Eの層間絶縁膜10に加わるせん断応力に対し、シフトさせない場合と比較して、層間絶縁膜10が構造的に強くなる。従って、埋め込み配線形成のCMPにおいて、層間絶縁膜10の剥離や亀裂を抑制することができる。
なお、本実施の形態では、孤立領域Eが、図5における高密度配線パターン13aおよび孤立配線パターン13cの配線方向と平行な方向および垂直な方向に一定間隔で、すなわち、複数の孤立領域Eが一定の間隔をおいてマトリックス状に配置されるようにした。
この配置方法の変形例として、例えば図7に示すように、正六角形の孤立領域Fを形成するか、または、図8に示すように、円形の孤立領域Gを形成するようにしても同様の効果を得ることができる。
すなわち、図7、8に示したような形状の孤立領域であっても、埋め込み配線形成において、CMPが層間絶縁膜10(図4参照)に及ぼすせん断応力を緩和することができるので、層間絶縁膜の剥離や亀裂を抑制することができる。このように、孤立領域の形状は、種々の変形が可能である。
なお、図7に示したように、孤立領域が正六角形であるとき、仕切られた孤立領域の密度を最密にすることができる。従って、配線容量を低減させる目的から、同一領域内に同一面積の低誘電率膜を確保する場合、他の形状の孤立領域を形成する場合よりも、ダミーパターンの線幅Lを相対的に大きくすることが可能である。これにより、ダミーパターンの機械的強度を向上させることができるので、層間絶縁膜の剥離や亀裂の発生を、より効果的に抑えることができる。
次に、ダミーパターンの配置方法として、別の変形例を示す。
前述のように、図5において、層間絶縁膜10の部分Aの最も右端の高密度配線パターン13aと、層間絶縁膜10の部分Bのダミーパターン13bの間隔は約4μmである。すなわち、層間絶縁膜10の部分Aと部分Bには約4μmの幅の層間絶縁膜10の領域が存在する。
このとき、埋め込み配線形成のCMPにおいて、ディッシングやエロージョンの影響を小さくするためには、層間絶縁膜10の部分Aの高密度配線パターン13aと層間絶縁膜10の部分Bのダミーパターン13bとの間隔を、パターンを加工できる範囲内で、できるだけ狭くしておくのが良い。しかし、各辺が3μmの正方形の孤立領域Eをダミーパターン13bの左側に一列挿入するようにして間隔を狭くすると、層間絶縁膜10の部分Aの最も右側の高密度配線パターン13aとダミーパターン13bの左側の部分が重なってしまうため、所望の配線パターンおよびダミーパターンが得られなくなる。
そこで、ダミーパターン13bの左側に、孤立領域Eよりも相対的に小さい孤立領域を挿入することで、高密度配線パターン13aとダミーパターン13bの間隔を小さくすることが可能である。
図9は、図5に示した層間絶縁膜10(図4参照)の部分Bのダミーパターン13bにおいて、孤立領域Eよりも相対的に小さい孤立領域Hを左側に等間隔に一列追加して、層間絶縁膜10の部分Aと部分Bの間隔が小さくなるようにしたダミーパターンの配置例を示す図である。
図10は、図9の層間絶縁膜10の部分Bのダミーパターン13bの左端の部分の拡大図である。例えば、ダミーパターンの配線幅(L)が1μm、新たに追加した孤立領域Hは各辺(W2)が1μmの正方形、その他の列の孤立領域Eは各辺(W1)が3μmの正方形であるとき、層間絶縁膜10の部分Aの最も右端の高密度配線パターン13aとダミーパターン13bとの間隔が図5の場合と比較して2μm小さくなり、図9において、その間隔は2μmとなっている。
すなわち、本実施の形態においては、図9において、層間絶縁膜10(図4参照)の部分Aの最も右端の高密度配線パターン13aに対向して、層間絶縁膜10の部分Bに形成される孤立領域Hを、孤立領域Eよりも相対的に小さく形成するようにした。このようにすることにより、層間絶縁膜10の部分Aの最も右端の高密度配線パターン13aとダミーパターン13bとの間隔を小さくすることができる。
このようにして、この箇所におけるディッシングや、層間絶縁膜10の部分Aの高密度配線パターンに発生するエロージョンを効果的に抑制することができる。
なお、本実施の形態においては、孤立領域Hを各辺が1μmの正方形となるように形成したが、前述のように、埋め込み配線のCMPにおいてディッシングやエロージョンの影響を抑えるため、パターン加工できる範囲において、適宜調節するようにしても良い。また、孤立領域が相対的に小さい列を右端の列にするなど、他の列に形成するようにしても良い。
この後、図示しないが、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13dの上に、必要に応じてビア、配線層などを形成する。これらの工程は、この分野で既知であるので、詳細な説明は省略する。
なお、本実施の形態では、層間絶縁膜10は、比誘電率が3以下の低誘電率膜である第一中間膜8を含む3層の膜である例を示したが、層間絶縁膜10は、比誘電率が3以下の低誘電率膜の単層膜であっても良い。また、第一ストッパー膜7または第一キャップ膜9が比誘電率3以下の低誘電率膜であっても良い。
以上説明したように、本実施の形態においては、配線パターンを含む部分と配線パターンを含まない部分とを有する層間絶縁膜を備えた半導体装置において、前記配線パターンを含まない部分の層間絶縁膜を網目状の複数の孤立領域に仕切るダミーパターンを形成するようにした。
また、孤立領域の形状および大きさが全て同一でマトリックス状に形成されるようにした。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成するようにした。
このように、配線パターンを含まない部分の層間絶縁膜を網目状の複数の孤立領域に仕切るダミーパターンを形成することにより、埋め込み配線形成のCMPにおいて、層間絶縁膜に対するせん断応力を緩和することができ、層間絶縁膜の剥離や亀裂の発生を抑制することができる。また、配線パターンを含まない部分において層間絶縁膜に亀裂や剥離が発生した場合でも、配線パターンを含む部分に亀裂や剥離が波及するのを防止することができる。
また、孤立領域の形状および大きさを全て同一でマトリックス状に形成することにより、埋め込み配線形成のCMPにおいて、絶縁膜に加わる研磨圧力が均一化されるので、局所的研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成することにより、局所的なディッシングやエロージョンをより効果的に抑えることができる。
また、層間絶縁膜の配線パターンを含まない部分にダミーパターンを配置して、配線パターンとダミーパターンを合わせた全体の密度が、基板上で均一化されるようにしたので、埋め込み配線形成において、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングを抑制することができる。
このように形成することにより、埋め込み配線形成のCMPにおいて、層間絶縁膜の剥離や亀裂の発生を抑制することができ、亀裂や剥離が発生した場合でも、層間絶縁膜の配線パターンを含む部分に亀裂や剥離が波及するのを防止することができる。
また、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングによる配線や層間絶縁膜の膜厚のばらつきを抑えることができる。従って、配線密度や配線幅に依存して配線や層間絶縁膜の膜厚が不均一となることにより配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという問題が解消される。従って、信頼性の優れた半導体装置を得ることができる。
実施の形態2.
本発明の実施の形態2による半導体装置の製造方法について、実施の形態1における図1〜4を援用して説明する。
実施の形態2においては、半導体基板1の主面に素子分離2を形成する工程から、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13dを形成するまでの工程(図1〜図4に相当する工程)を、実施の形態1で示した工程と同一の方法により形成する。
次に、図11に示すように、第一キャップ膜9の上に、後に形成するダミービアのエッチングストッパー膜および銅の拡散防止膜として、SiCからなる拡散防止膜14をプラズマCVD法により50nm程度の膜厚で形成する。さらに、拡散防止膜14の上に、シリコン酸化膜からなるビア絶縁膜14aをプラズマCVD法により200nm程度の膜厚で形成する。
次に、層間絶縁膜10の部分A、部分B、部分C、および部分Dの各部分において、高密度配線パターン13a、ダミーパターン13b、孤立配線パターン13c、およびダミーパターン13d(図4参照)の上に、それぞれビア15a、ダミービア15b、ビア15c、およびダミービア15dを形成する。
次に、図12に示すように、ビア絶縁膜14a、ビア15a、ダミービア15b、ビア15c、およびダミービア15dの上に、SiCからなる第二ストッパー膜16をプラズマCVD法により50nm程度の膜厚で形成する。さらに、第二ストッパー膜16の上に、有機シロキサン膜など、低誘電率膜からなる第二中間膜17をSOD法により200nm程度の膜厚で形成する。さらに、第二中間膜17の上に、シリコン酸化膜からなる第二キャップ膜18をプラズマCVDにより、50nm程度の膜厚で形成する。
このとき、第二ストッパー膜16は、後に形成する金属配線に含まれる金属の拡散防止のための膜として用いる。
また、第二中間膜17は、配線間寄生容量低減のため、層間絶縁膜として広く用いられているシリコン酸化膜より比誘電率が低い、いわゆる多孔質の低誘電率膜を用いる。ここで用いた膜の比誘電率は約2.2であり、シリコン酸化膜の3.9と比較して十分に低い値である。
ここで一般に、配線間寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなる。このため、低誘電率であることと、絶縁膜としての機械的強度のバランスに留意して、比誘電率が3.0以下の低誘電率膜を用いることが好ましい。
さらに、第二キャップ膜18は、後に形成する上層の埋め込み配線の形成において、CMPを行うときに第二中間膜17が剥離したり、亀裂が入ったりするのを防止するための膜である。
なお、本実施の形態においては、第二ストッパー膜16、第二中間膜17、および第二キャップ膜18の三つの膜の積層膜(複数層の膜)を、全体として上層絶縁膜19と称することとする。
さらに、図示しないが、第二キャップ膜18の上にレジストパターンを形成し、これをマスクとして第二キャップ膜18、第二中間膜17、および第二ストッパー膜16、すなわち上層絶縁膜19をドライエッチングして、配線溝を形成する。
次に、図13に示すように、前述の配線溝19aの内面にTaNまたはTiNからなる上層バリアメタル膜20をPVD法またはALD法により20〜30nmの膜厚で形成する。このとき、上層バリアメタル膜20は配線溝19aの内面に溝を残している。
さらに、上層バリアメタル膜20で形成した溝の内面に、300〜500nm程度の膜厚で上層銅膜21を埋め込む。
次に、図14に示すように、前述の配線溝19aの外部に形成した上層バリアメタル膜20、上層銅膜21(図13参照)をCMPにより除去し、上層高密度配線パターン22a、上層ダミーパターン22b、上層孤立配線パターン22c、および上層ダミーパターン22dを形成する。
このとき、上層絶縁膜19の部分Aにおいて、上層絶縁膜19に形成した上層高密度配線パターン22aは、層間絶縁膜10に形成した高密度配線パターン13a(図4参照)とビア15aを介して接続されている。同様に、上層絶縁膜19の部分Cにおいて、上層絶縁膜19に形成した上層孤立配線パターン22cは、層間絶縁膜10に形成した孤立配線パターン13c(図4参照)とビア15cを介して接続されている。
また、上層絶縁膜19の部分Bにおいて、上層絶縁膜19に形成した上層ダミーパターン22bは、層間絶縁膜10に形成したダミーパターン13b(図4参照)とダミービア15bを介して接続されている。同様に、上層絶縁膜19の部分Dにおいて、上層絶縁膜19に形成した上層ダミーパターン22dは、層間絶縁膜10に形成したダミーパターン13d(図4参照)とダミービア15dを介して接続されている。
次に、本実施の形態におけるダミーパターンの配置方法について説明する。
図14における上層絶縁膜19の配線パターンを含む部分である部分Aおよび部分Cと、上層絶縁膜19の配線パターンを含まない部分である部分Bおよび部分Dの平面構造を図15に示す。なお、この図において各配線パターンやダミーパターンの線幅、配線本数、間隔等は、図14と対応していない。
図15に示すように、上層絶縁膜19(図14参照)の部分Aにおいて、配線幅0.1μmの上層高密度配線パターン22aが0.1μmの間隔で、図5に示した高密度配線パターン13aの上から重ね合わせるように形成されている。また、上層高密度配線パターン22aは、ビア15aを介して高密度配線パターン13a(図5参照)と接続されている。
また、上層絶縁膜19の部分Bには、全体の幅が20μm程度の上層ダミーパターン22bが形成されており、上層絶縁膜19の部分Aの最も右側の上層高密度配線パターン22aの右端から約4μmの間隔をおいて配置されている。また、上層ダミーパターン22bは、ダミービア15bを介してダミーパターン13b(図5参照)と接続されている。
さらに、上層絶縁膜19の部分Cには配線幅0.1μmの上層孤立配線パターン22cが形成されており、上層絶縁膜19の部分Bの上層ダミーパターン22bの右端から約2μmの間隔をおいて配置されている。また、上層孤立配線パターン22cは、ビア15cを介して孤立配線パターン13c(図5参照)と接続されている。
さらに、上層絶縁膜19の部分Dには全体の幅が10μm程度の上層ダミーパターン22dが形成されており、上層絶縁膜19の部分Cの上層孤立配線パターン22cの右端から約2μmの間隔をおいて配置されている。また、上層ダミーパターン22dは、ダミービア15dを介してダミーパターン13d(図5参照)と接続されている。
このとき図14、15より、上層絶縁膜19の部分Bにおいて、上層絶縁膜19に形成した上層ダミーパターン22bがダミービア15bと接続され、さらにダミービア15bは層間絶縁膜10に形成したダミーパターン13b(図4参照)と接続されている。このように、上層絶縁膜19の部分Bの上層ダミーパターン22bが、ダミービア15bおよびダミーパターン13bと接続されていることにより、上層ダミーパターン22bと、このダミーパターンに仕切られた孤立領域Eが補強されている。
上層絶縁膜19の部分Dについても同様であり、上層ダミーパターン22dが、ダミービア15dおよびダミーパターン13dと接続されていることにより、上層ダミーパターン22dと、このダミーパターンに仕切られた孤立領域Eが補強されている。
このようにして補強されることにより、図14に示した上層高密度配線パターン22a、上層ダミーパターン22b、上層孤立配線パターン22c、および上層ダミーパターン22dを形成するCMPにおいて、上層絶縁膜19の剥離や亀裂の発生を、より効果的に抑制することができる。
なお、本実施の形態では、下層である層間絶縁膜10に形成したダミーパターンと、上層である上層絶縁膜19に形成したダミーパターンとが、投影した如くに同じ大きさ、形状である場合を説明したが、上下重なるような同一の形状、大きさである必要はない。
本実施の形態の変形例として、上層ダミーパターン22bをダミービア15bを介してダミーパターン13b以外の他の配線パターンと接続したり、あるいは、いずれのパターンと接続しないようにしても、ダミービア15bと接続していることで補強されるので、同様の効果を有する。
また、本実施の形態では、層間絶縁膜10の上層において、他のパターンが形成された上層絶縁膜19(図14参照)を形成し、層間絶縁膜10に形成したダミーパターン13bと上層絶縁膜19に形成した上層ダミーパターン22bを接続するダミービア15bを形成するようにした。
この変形例として、ダミーパターン13bを形成した層間絶縁膜10の下層に他のパターンを形成した他の絶縁膜を形成し、ダミーパターン13bと前記他の絶縁膜に形成した他のパターンを接続するビアを形成するようにしてもよい。
この場合、層間絶縁膜10に形成したダミーパターンとこのダミーパターンに仕切られた層間絶縁膜10が補強される。
ここで、図15に示した上層絶縁膜19の配線パターンを含まない部分Bにおいて、上層ダミーパターン22bは、複数の孤立領域Eを網目状に仕切るように形成されている(上層絶縁膜19の部分Dにおける上層ダミーパターン22dについても同様である)。この場合は、複数の孤立領域Eが、図15における上層高密度配線パターン22aおよび上層孤立配線パターン22cの配線方向と平行な方向および垂直な方向に一定間隔で、すなわち、複数の孤立領域Eが一定の間隔をおいて、マトリックス状に配置されている。
また、孤立領域Eの表面には、第二キャップ膜18、すなわち上層絶縁膜19の表面が露出している(図14参照)ので、上層ダミーパターン22b、22dは上層絶縁膜19を複数の孤立領域Eに仕切るダミーパターンである。
このように、上層ダミーパターン22b、および22dが上層絶縁膜19を複数の孤立領域Eに仕切る構造とすることにより、埋め込み配線形成のCMPにおいて、上層絶縁膜19に対するせん断応力を緩和することができる。また、上層絶縁膜19の配線パターンを含まない部分Bおよび部分Dにおいて、孤立領域Eに仕切られた部分の上層絶縁膜19に亀裂や剥離が発生した場合でも、上層絶縁膜19の配線パターンを含む部分Aや部分Cへ亀裂や剥離が波及するのを防止することができる。
また、図15の上層絶縁膜19(図14参照)の部分Bの孤立領域Eを含む上層ダミーパターン22bの拡大図を図16に示す。孤立領域Eは、各辺(W)が3μmの正方形であり、形状および大きさが全て同一に形成されている。また、孤立領域Eを仕切った上層ダミーパターン22bの線幅(L)は、全て1μmで形成されている。
さらに、上層絶縁膜19の部分Bにおいて層間絶縁膜10に形成したダミーパターン13b(図4参照)と、上層絶縁膜19に形成した上層ダミーパターン22b(図14参照)が、ダミービア15bにより接続されている。また、ダミービア15bは、ビア径0.75μm程度の大きさで形成されている。
なお、図示しないが、上層絶縁膜19の部分Dについての拡大図および寸法は上層絶縁膜19の部分Bと同様であるので詳細な説明は省略する。
このように、上層絶縁膜19の配線パターンを含まない部分Bおよび部分Dにおいて、孤立領域Eの形状および大きさを全て同一に形成したことにより、埋め込み配線形成のCMPにおいて、孤立領域Eの層間絶縁膜に加わる研磨圧力が均一化されるので、局所的な研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
また、図15に示すように、上層絶縁膜19(図14参照)の部分Bおよび部分Dにおいて、各孤立領域Eを一列ごとに半ブロック分シフトさせて配置するようにした。このような配置にすることにより、実施の形態1と同様、埋め込み配線形成のCMPにおいて、孤立領域Eの上層絶縁膜19に加わるせん断応力に対し、シフトさせない場合と比較して、上層絶縁膜19が構造的に強くなる。従って、埋め込み配線形成のCMPにおいて、上層絶縁膜19の剥離や亀裂を抑制することができる。
なお、本実施の形態では、孤立領域Eが、図15における上層高密度配線パターン22aおよび上層孤立配線パターン22cの配線方向と平行な方向および垂直な方向に一定間隔で、すわなち、複数の孤立領域Eが一定の間隔をおいてマトリックス状に配置されるようにした。
これに置き換えて、図17に示すように、上層絶縁膜19の部分B(図14参照)において、層間絶縁膜10(図4参照)に六角形の孤立領域Fを有するダミーパターン13bを形成し、上層絶縁膜19(図14参照)に、ダミーパターン13bと重ねあわせるように、六角形の孤立領域Fを有する上層ダミーパターン22bを形成し、下層にあるダミーパターン13bと上層にある上層ダミーパターン22bをダミービア15bで接続するようにしても良い。上層絶縁膜19の部分Dについても同様である。
すなわち、図17、18に示したような形状の孤立領域であっても、埋め込み配線形成において、上層絶縁膜19に及ぼすCMPのせん断応力を緩和することができるので、上層絶縁膜の剥離や亀裂を抑制することができる。このように、孤立領域の形状は、種々の変形が可能である。
なお、図17に示したように、孤立領域が正六角形であるとき、仕切られた孤立領域の密度を最密にすることができる。従って、配線容量を低減させる目的から、同一領域内に同一面積の低誘電率膜を確保する場合、他の形状の孤立領域を形成する場合よりも、ダミーパターンの線幅Lを相対的に大きくすることが可能である。これにより、ダミーパターンの機械的強度を向上させることができるので、上層絶縁膜の剥離や亀裂の発生を、より効果的に抑えることができる。
次に、ダミーパターンの配置方法として、別の変形例を示す。
前述のように、図15において、上層絶縁膜19(図14参照)の部分Aの最も右端の上層高密度配線パターン22aと、上層絶縁膜19の部分Bの上層ダミーパターン22bの間隔は約4μmである。すなわち、上層絶縁膜19の部分Aと部分Bには約4μmの幅の上層絶縁膜19の領域が存在する。
このとき、埋め込み配線形成のCMPにおいて、ディッシングやエロージョンの影響を小さくするためには、上層絶縁膜19の部分Aの上層高密度配線パターン22aと上層絶縁膜19の部分Bの上層ダミーパターン22bとの間隔を、パターンを加工できる範囲内で、できるだけ狭くしておくのが良い。しかし、各辺が3μmの正方形の孤立領域Eを上層ダミーパターン22bの左側に一列挿入するようにして間隔を狭くすると、上層絶縁膜19の部分Aの最も右側の上層高密度配線パターン22aと上層ダミーパターン22bの左側の部分が重なってしまうため、所望の配線パターンおよびダミーパターンが得られなくなる。
そこで、上層ダミーパターン22bの左側に、孤立領域Eよりも相対的に小さい孤立領域を挿入することで、上層高密度配線パターン22aと上層ダミーパターン22bの間隔を小さくすることが可能である。
図19は、図15に示した上層絶縁膜19(図14参照)の部分Bの上層ダミーパターン22bにおいて、孤立領域Eよりも相対的に小さい孤立領域Hを左側に等間隔に一列追加して、上層絶縁膜19の部分Aと部分Bの間隔が小さくなるようにしたダミーパターンの配置例を示す図である。
図20は、図19の上層絶縁膜19(図14参照)の部分Bの上層ダミーパターン22bの左端の部分の拡大図である。例えば、ダミーパターンの配線幅(L)が1μm、新たに追加した孤立領域Hは各辺(W2)が1μmの正方形、その他の列の孤立領域Eは各辺(W1)が3μmの正方形であるとき、上層絶縁膜19の部分Aの最も右端の上層高密度配線パターン22aと上層ダミーパターン22bとの間隔が、図15と比較して2μm小さくなり、図19において、その間隔は2μmとなっている。
すなわち、本実施の形態においても、図19において、上層絶縁膜19(図14参照)の部分Aの最も右端の上層高密度配線パターン22aに対向する孤立領域Hを、孤立領域Eよりも相対的に小さく形成するようにした。このようにすることにより、上層絶縁膜19の部分Aの最も右端の上層高密度配線パターン22aと上層ダミーパターン22bとの間隔を小さくすることができる。
このようにして、この箇所におけるディッシングや、上層絶縁膜19の部分Aの高密度配線パターンに発生するエロージョンを効果的に抑制することができる。
なお、本実施の形態においては、孤立領域Hが各辺1μmの正方形となるようにしたが、前述のように、埋め込み配線のCMPにおいてディッシングやエロージョンの影響を抑えるため、パターン加工できる範囲において、適宜調節するようにしても良い。また、孤立領域が相対的に小さい列を右端の列にするなど、他の列に形成するようにしても良い。
この後、図示しないが、上層高密度配線パターン22a、上層孤立配線パターン22c、上層ダミーパターン22b、および上層ダミーパターン22dの上に、必要に応じてビア、配線層などを形成する。これらの工程は、この分野で既知であるので、詳細な説明は省略する。
なお、本実施の形態では、上層絶縁膜19は、比誘電率が3以下の低誘電率膜である第二中間膜17を含む3層の膜である例を示したが、上層絶縁膜19は、比誘電率が3以下の低誘電率膜の単層膜であっても良い。また、第二ストッパー膜16または第二キャップ膜18が比誘電率3以下の低誘電率膜であっても良い。
以上説明したように、本実施の形態においては、配線パターンを含む部分と配線パターンを含まない部分とを有する層間絶縁膜を備えた半導体装置において、前記配線パターンを含まない部分の層間絶縁膜を網目状の複数の孤立領域に仕切るダミーパターンを形成するようにした。
また、孤立領域の形状および大きさが全て同一でマトリックス状に形成されるようにした。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成するようにした。
また、配線パターンを含む部分と配線パターンを含まない部分とを有する層間絶縁膜を備えた半導体装置において、前記配線パターンを含まない部分の層間絶縁膜を複数の孤立領域に仕切るダミーパターンを形成し、さらに、層間絶縁膜の上層に形成した上層絶縁膜を複数の孤立領域に仕切るダミーパターンを形成し、これらのダミーパターンをダミービアを介して接続するようにした。
このように、配線パターンを含まない部分の層間絶縁膜を複数の孤立領域に仕切るダミーパターンを形成することにより、埋め込み配線形成のCMPにおいて、層間絶縁膜に対するせん断応力を緩和することができ、層間絶縁膜の剥離や亀裂の発生を抑制することができる。また、配線パターンを含まない部分において層間絶縁膜に亀裂や剥離が発生した場合でも、配線パターンを含む部分に亀裂や剥離が波及するのを防止することができる。
また、孤立領域の形状および大きさを全て同一でマトリックス状に形成することにより、埋め込み配線形成のCMPにおいて、絶縁膜に加わる研磨圧力が均一化されるので、局所的研磨圧力の増大による層間絶縁膜の剥離や亀裂を抑制することができる。
さらに、配線パターンに対向する位置の孤立領域を、他の孤立領域よりも相対的に小さく形成することにより、局所的なディッシングやエロージョンをより効果的に抑えることができる。
また、配線パターンを含まない部分にダミーパターンを配置して、配線パターンとダミーパターンを合わせた全体の密度が、基板上で均一化されるようにしたので、埋め込み配線形成において、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングを抑制することができる。
さらに、上層絶縁膜がダミービアと接続することにより上層絶縁膜が補強されているので、上層絶縁膜に形成する埋め込み配線を形成するCMPにおいて、上層絶縁膜の剥離や亀裂の発生をより効果的に抑制することができる。
このように形成することにより、埋め込み配線形成のCMPにおいて、層間絶縁膜やその上層に形成した上層絶縁膜の剥離や亀裂の発生を抑制することができ、亀裂や剥離が発生した場合でも、配線パターンを含む部分に亀裂や剥離が波及するのを防止することができる。
また、配線幅やパターンの疎密差に起因するCMPのエロージョンやディッシングによる配線や層間絶縁膜の膜厚のばらつきを抑えることができる。従って、配線密度や配線幅に依存して配線や層間絶縁膜の膜厚が不均一となることにより配線抵抗を増加させたり、配線間寄生容量を増加させてしまうという問題が解消される。従って、信頼性の優れた半導体装置を得ることができる。
本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態1のダミーパターンの配置を示す平面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。 本発明の実施の形態2のダミーパターンの配置を示す平面図。
符号の説明
1 半導体基板、7 第一ストッパー膜、8 第一中間膜、9 第一キャップ膜、10 層間絶縁膜、11a バリアメタル、12a 埋め込み銅膜、13a 高密度配線パターン、13b ダミーパターン、13c 孤立配線パターン、13d ダミーパターン、14a ビア絶縁膜、15a ビア、15b ダミービア、15c ビア、15d ダミービア、16 第二ストッパー膜、17 第二中間膜、18 第二キャップ膜、19 上層絶縁膜、20a 上層バリアメタル、21a 上層埋め込み銅膜、22a 上層高密度配線パターン、22b 上層ダミーパターン、22c 上層孤立パターン、22d 上層ダミーパターン。

Claims (5)

  1. 基板上に、配線パターンを含む配線部分と配線パターンを含まない非配線部分とを有する層間絶縁膜を備え、前記配線部分の前記配線パターンが埋め込み構造である半導体装置において、
    前記非配線部分の層間絶縁膜を複数の孤立領域に仕切る埋め込み構造のダミーパターンを形成し、かつ、前記複数の孤立領域のうち、前記配線部分の前記配線パターンに対向する位置の孤立領域を相対的に小さく形成したことを特徴とする半導体装置。
  2. 記ダミーパターンを、前記複数の孤立領域を網目に有する網状に形成したことを特徴とする請求項1に記載の半導体装置。
  3. 記複数の孤立領域が一定間隔をおいてマトリックス状に配置されたことを特徴とする請求項1または2に記載の半導体装置。
  4. 記層間絶縁膜は、比誘電率が3以下の低誘電率膜の単層膜であるか、または、比誘電率が3以下の低誘電率膜を少なくとも一つ含む複数層の膜であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記低誘電率膜は、多孔質膜であることを特徴とする請求項に記載の半導体装置。
JP2003424569A 2003-12-22 2003-12-22 半導体装置 Expired - Fee Related JP4302505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003424569A JP4302505B2 (ja) 2003-12-22 2003-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003424569A JP4302505B2 (ja) 2003-12-22 2003-12-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2005183779A JP2005183779A (ja) 2005-07-07
JP4302505B2 true JP4302505B2 (ja) 2009-07-29

Family

ID=34784728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424569A Expired - Fee Related JP4302505B2 (ja) 2003-12-22 2003-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JP4302505B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053220A (ja) * 2005-08-18 2007-03-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
US7777340B2 (en) 2006-11-08 2010-08-17 Rohm Co., Ltd. Semiconductor device
KR20130005463A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 미세 패턴 형성 방법, 다마센 배선 형성 방법, 이를 이용하여 제조된 반도체 소자 및 반도체 메모리 장치
JP6144770B2 (ja) * 2013-09-30 2017-06-07 日本碍子株式会社 光学部品
US9859297B2 (en) 2015-03-10 2018-01-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
JP2005183779A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
US11056450B2 (en) Semiconductor device
US9679805B2 (en) Self-aligned back end of line cut
JP5106933B2 (ja) 半導体装置
JP2006190839A (ja) 半導体装置及びその製造方法
JP2009049313A (ja) 半導体装置およびその製造方法
JP2004304124A (ja) 半導体装置
JP2006005011A (ja) 半導体装置
JP4615846B2 (ja) 半導体装置
JP4302505B2 (ja) 半導体装置
JP2008124070A (ja) 半導体装置
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP2007081284A (ja) 半導体装置およびその製造方法
JP2009016575A (ja) 半導体装置
JP5932079B2 (ja) 半導体装置
JP5424551B2 (ja) 半導体装置
JP5801329B2 (ja) 半導体装置
JP2006073635A (ja) 半導体装置およびその製造方法
JP5214571B2 (ja) 半導体装置
JP2010258073A (ja) 半導体装置の製造方法及び半導体装置
JP2008016638A (ja) 半導体装置
JP2009105148A (ja) 半導体装置
JP2006339465A (ja) 半導体装置の製造方法および半導体装置
JP2006294643A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees