JP2009105148A

JP2009105148A - 半導体装置

Info

Publication number: JP2009105148A
Application number: JP2007274044A
Authority: JP
Inventors: Yuichi Nakao; 雄一中尾; Satoshi Kageyama; 聡蔭山
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-10-22
Filing date: 2007-10-22
Publication date: 2009-05-14

Abstract

【課題】配線幅が０．４μｍ以下であっても、ストレスによる上層配線の断線の発生を防止することができる、半導体装置を提供する。
【解決手段】所定のパターンに形成された第１配線４上には、第２層間絶縁膜５が積層されている。第２層間絶縁膜５には、その上面から掘り下がった第２配線溝６が形成され、この第２配線溝６には、Ｃｕからなり、０．４μｍ以下の配線幅を有する第２配線７が埋設されている。平面視で第１配線４が形成されていない領域において、第２層間絶縁膜５には、第２配線溝６の底面から掘り下がった肉厚部用溝１０が形成されている。第２配線７は、この肉厚部用溝１１を第２配線７と同じ金属材料で埋め尽くすことによって一体的に形成された肉厚部１１を有している。
【選択図】図１

Description

この発明は、多層配線構造を有する半導体装置に関する。

たとえば、集積度の高いＬＳＩなどの半導体装置には、半導体基板上に複数の配線層を積層した、いわゆる多層配線構造が採用されている。このような多層配線構造が採用された半導体装置において、配線抵抗を低減させるための配線材料として、従来から用いられてきたＡｌ（アルミニウム）に代えて、より導電性の高いＣｕ（銅）を適用することが検討されている。

Ｃｕ配線材料を用いた多層配線構造では、絶縁性材料からなる第１層間絶縁膜に、所定のパターンの第１溝がその上面から掘り下げて形成されている。第１溝には、Ｃｕを主成分とする金属材料からなる下層配線が埋設されている。
第１層間絶縁膜および下層配線上には、絶縁性材料からなる第２層間絶縁膜が形成されている。第２層間絶縁膜には、その上面から掘り下がった第２溝が形成されている。また、第２層間絶縁膜には、第２溝の底面から下層配線の上面に達するビアホールが形成されている。そして、第２溝にＣｕを主成分とする金属材料からなる上層配線が埋設されるとともに、ビアホールにＣｕからなるビアが埋設されている。これにより、上層配線と下層配線とは、ビアを介して電気的に接続されている。

また、上層配線の表面は、絶縁性材料からなる第３層間絶縁膜またはパッシベーション膜により被覆されている。
特開２００１−３２６３２５号公報

上層配線を被覆する第３層間絶縁膜またはパッシベーション膜は、上層配線の形成後に、たとえば、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって形成される。ＣＶＤ法による第３層間絶縁膜またはパッシベーション膜の形成は、ＣＶＤ装置内において、３００〜４００℃の高温下で行われる。そのため、第３層間絶縁膜またはパッシベーション膜の形成後、半導体装置は、ＣＶＤ装置から取り出されることにより、室温で急激に冷却される。このとき、上層配線の材料である金属材料と第２層間絶縁膜の材料である絶縁性材料との熱収縮率が大きく異なるために、上層配線の収縮が第２層間絶縁膜により阻止される。その結果、上層配線には、上層配線と第２層間絶縁膜との熱収縮差による大きなストレスがかかる。

従来の半導体装置では、配線幅が大きく形成されていたので、上層配線と第２層間絶縁膜との熱収縮差に起因するストレスが上層配線に生じても、上層配線の断線を生じることがなかった。
しかし、上層配線の微細化を図るため、配線幅を０．４μｍ以下にすると、上層配線と第２層間絶縁膜との熱収縮差に起因するストレスが上層配線に生じたときに、上層配線の断線を生じることがわかった。

そこで、本発明の目的は、配線幅が０．４μｍ以下であっても、ストレスによる上層配線の断線の発生を防止することができる、半導体装置を提供することである。

前記の目的を達成するための請求項１記載の発明は、所定のパターンに形成された下層配線と、前記下層配線上に積層された層間絶縁膜と、前記層間絶縁膜の上面から掘り下がった配線溝に埋設され、Ｃｕを主成分とする金属材料からなり、０．４μｍ以下の配線幅を有する上層配線とを備え、前記配線溝には、平面視で前記下層配線が形成されていない領域において、前記配線溝の底面から掘り下がった肉厚部用溝が形成されており、前記上層配線は、前記肉厚部用溝を前記金属材料で埋め尽くすことにより一体的に形成された肉厚部を有している、半導体装置である。

この構成によれば、所定のパターンに形成された下層配線上には、層間絶縁膜が積層されている。層間絶縁膜には、その上面から掘り下がった配線溝が形成され、この配線溝には、Ｃｕを主成分とする金属材料からなり、０．４μｍ以下の配線幅を有する上層配線が埋設されている。平面視で下層配線が形成されていない領域において、層間絶縁膜には、配線溝の底面から掘り下がった肉厚部用溝が形成されている。上層配線は、肉厚部用溝を上層配線と同じ金属材料で埋め尽くすことにより一体的に形成された肉厚部を有している。

これにより、上層配線と上層配線が埋設されている層間絶縁膜との熱収縮差に起因するストレスが上層配線に生じても、そのストレスを肉厚部で吸収することができる。その結果、ストレスによる上層配線の断線の発生を防止することができる。
また、請求項２に記載のように、前記肉厚部用溝は、前記層間絶縁膜を膜厚方向に貫通していることが好ましい。

上層配線と下層配線との間には、層間絶縁膜を貫通するビアホールが形成され、ビアホールには、上層配線と下層配線とを電気的に接続するためのビアが埋設される。肉厚部用溝が層間絶縁膜を貫通していることにより、ビアホールと肉厚部用溝とを同じ工程で形成することができる。そのため、製造工程数の増加を招くことなく、肉厚部用溝を形成することができる。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。なお、図１以降の各図では、図面の煩雑化を回避するために、導電性を有する材料からなる部分以外の各部についてはハッチングを省略している。
半導体装置１は、図示しない半導体基板（たとえば、シリコン基板）を備えている。半導体基板の表層部には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの素子が作り込まれている。

半導体基板上には、ＳｉＯ_２（酸化シリコン）からなる第１層間絶縁膜２が形成されている。第１層間絶縁膜２の表層部には、その上面から掘り下がった第１配線溝３が、所定のパターンで形成されている。第１配線溝３には、Ｃｕ（銅）からなる下層配線としての第１配線４が埋設されている。
第１層間絶縁膜２および第１配線４上には、ＳｉＯ_２からなる第２層間絶縁膜５が形成されている。第２層間絶縁膜５の表層部には、その上面から掘り下がった配線溝としての第２配線溝６が、所定のパターンで形成されている。第２配線溝６には、Ｃｕからなる上層配線としての第２配線７が埋設されている。

第１配線４と第２配線７とが対向する領域には、それらの間に介在される第２層間絶縁膜５を貫通するビアホール８が選択的に形成されている。ビアホール８には、Ｃｕからなるビア９が設けられている。これにより、第１配線４と第２配線７とは、ビア９を介して電気的に接続されている。
また、第２配線溝６には、平面視で第１配線４が形成されていない領域において、第２配線溝６の底面から掘り下がった肉厚部用溝１０が形成されている。肉厚部用溝１０は、第２層間絶縁膜５を膜厚方向に貫通し、第１層間絶縁膜２の上面がその底面をなしている。肉厚部用溝１０は、第２配線７の材料で埋め尽くされており、これにより、第２配線７は、肉厚部用溝１０に埋設された肉厚部１１を一体的に有している。

第２配線７が肉厚部１１を一体的に有しているので、第２配線７と第２層間絶縁膜５との熱収縮差に起因するストレスが第２配線７に生じても、そのストレスを肉厚部１１で吸収することができる。その結果、第２配線７の配線幅が０．４μｍ以下の場合にも、ストレスによる第２配線７の断線の発生を防止することができる。
図２Ａ〜２Ｇは、半導体装置１の製造方法を工程順に示す図解的な断面図である。

まず、最表面に第１層間絶縁膜２を有する半導体基板が用意される。そして、図２Ａに示すように、フォトリソグラフィ工程およびエッチング工程により、第１層間絶縁膜２の表面に、第１配線溝３が形成される。
その後、図２Ｂに示すように、めっき法により、第１配線溝３の内面を含む第１層間絶縁膜２上に、Ｃｕからなるめっき層１２が形成される。

次いで、図２Ｃに示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、めっき層１２が研磨され、めっき層１２における第１配線溝３外に形成されている部分が除去される。これにより、第１層間絶縁膜２の表面が露出し、第１層間絶縁膜２の表面とほぼ面一な表面を有する第１配線４が得られる。
次に、図２Ｄに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、第１層間絶縁膜２および第１配線４上に、第２層間絶縁膜５が積層される。

その後、図２Ｅに示すように、第２層間絶縁膜５上に、レジスト膜１３が形成される。レジスト膜１３は、ビアホール８および肉厚部用溝１０を形成すべき部分に対向する開口を有している。このレジスト膜１３をマスクとして、第２層間絶縁膜５がエッチングされることにより、ビアホール８および肉厚部用溝１０が形成される。ビアホール８および肉厚部用溝１０の形成後、レジスト膜１３は除去される。

次いで、図２Ｆに示すように、第２層間絶縁膜５上に、レジスト膜１４が形成される。レジスト膜１４は、第２配線溝６を形成すべき部分に対向する開口を有している。このレジスト膜１４をマスクとして、第２層間絶縁膜５がエッチングされることにより、第２配線溝６が形成される。第２配線溝６の形成後、レジスト膜１４は除去される。
そして、図２Ｇに示すように、めっき法により、第２配線溝６、ビアホール８および肉厚部用溝１０の内面を含む第２層間絶縁膜５上に、Ｃｕからなるめっき層１５が形成される。このめっき層１５は、第２配線溝６を埋め尽くす厚さに形成される。

その後、ＣＭＰ法により、めっき層１５が研磨され、めっき層１５における第２配線溝６外に形成されている部分が除去される。これにより、第２層間絶縁膜５の表面が露出し、第２層間絶縁膜５の表面とほぼ面一な表面を有する第２配線７と、ビアホール８に埋設されたビア９と、肉厚部用溝１０に埋設された肉厚部とが形成され、図１に示す半導体装置１が得られる。

以上のように、第１配線４と第２配線７との間には、第２層間絶縁膜５を貫通するビアホール８が形成され、ビアホール８には、第１配線４と第２配線７とを電気的に接続するためのビア９が埋設される。肉厚部用溝１０が第２層間絶縁膜５を貫通していることにより、ビアホール８と肉厚部用溝１０とを同じ工程で形成することができる。そのため、製造工程数の増加を招くことなく、肉厚部用溝１０を形成することができる。

なお、図中に示していないが、第１配線４と第１層間絶縁膜２との間、第１配線４と第２層間絶縁膜５との間、第２配線７と第２層間絶縁膜５との間、ビア９と第２層間絶縁膜５との間、肉厚部１１と第１層間絶縁膜２との間および肉厚部１１と第２層間絶縁膜５との間には、Ｃｕの拡散に対するバリア性を有する材料からなるバリア膜が適宜形成されている。

以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、第１配線４は、Ａｌ（アルミニウム）を含む金属材料で形成されていてもよい。その場合、第１層間絶縁膜２に配線溝３が形成されず、第１層間絶縁膜２のほぼ平坦な表面上に第１配線４が所定のパターンで形成されてもよい。

また、第２配線７、ビア９および肉厚部１１は、Ｃｕからなるとしたが、Ｃｕを主成分として含む材料から形成されるとよく、Ｃｕのみで形成される必要はない。
また、肉厚部用溝１０は、第２層間絶縁膜５を貫通せず、第２配線溝６の底面から掘り下がった凹部として形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。図１に示す半導体装置の製造方法を説明するための図解的な断面図である。図２Ａの次の工程を示す図解的な断面図である。図２Ｂの次の工程を示す図解的な断面図である。図２Ｃの次の工程を示す図解的な断面図である。図２Ｄの次の工程を示す図解的な断面図である。図２Ｅの次の工程を示す図解的な断面図である。図２Ｆの次の工程を示す図解的な断面図である。

符号の説明

１半導体装置
４第１配線（下層配線）
５第２層間絶縁膜（層間絶縁膜）
６第２配線溝（配線溝）
７第２配線（上層配線）
１０肉厚部用溝
１１肉厚部

Claims

所定のパターンに形成された下層配線と、
前記下層配線上に積層された層間絶縁膜と、
前記層間絶縁膜の上面から掘り下がった配線溝に埋設され、Ｃｕを主成分とする金属材料からなり、０．４μｍ以下の配線幅を有する上層配線とを備え、
前記配線溝には、平面視で前記下層配線が形成されていない領域において、前記配線溝の底面から掘り下がった肉厚部用溝が形成されており、
前記上層配線は、前記肉厚部用溝を前記金属材料で埋め尽くすことにより一体的に形成された肉厚部を有している、半導体装置。
前記肉厚部用溝は、前記層間絶縁膜を膜厚方向に貫通している、請求項１に記載の半導体装置。