JP2000150429A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000150429A JP2000150429A JP31857198A JP31857198A JP2000150429A JP 2000150429 A JP2000150429 A JP 2000150429A JP 31857198 A JP31857198 A JP 31857198A JP 31857198 A JP31857198 A JP 31857198A JP 2000150429 A JP2000150429 A JP 2000150429A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- interlayer insulating
- forming
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 製造工程を増加することなく外気中の水の侵
入を防止することができ、低誘電率膜からなる層間絶縁
膜を用いた半導体装置においても良好な特性を有する半
導体装置およびその製造方法を提供する。 【解決手段】 第１の金属配線５とともにバリア層１１
ａを形成し、接続孔部７および第２の配線層６ととも
に、バリア層１１ａ上にバリア層１１ｂ，１１ｃを形成
することにより、シリコン基板上の多層配線層部５，
６，７とダイシングライン部１０との間に、バリア層１
１を多層配線層部５，６，７と同時に形成する。
入を防止することができ、低誘電率膜からなる層間絶縁
膜を用いた半導体装置においても良好な特性を有する半
導体装置およびその製造方法を提供する。 【解決手段】 第１の金属配線５とともにバリア層１１
ａを形成し、接続孔部７および第２の配線層６ととも
に、バリア層１１ａ上にバリア層１１ｂ，１１ｃを形成
することにより、シリコン基板上の多層配線層部５，
６，７とダイシングライン部１０との間に、バリア層１
１を多層配線層部５，６，７と同時に形成する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特にダイシングライン部の構造お
よびその製造方法に関するものである。
その製造方法に関し、特にダイシングライン部の構造お
よびその製造方法に関するものである。
【０００２】
【従来の技術】サブクォーターミクロン世代以降のロジ
ックデバイスにおいては、デバイスの高速化を実現する
ためにデバイスの信号遅延を低減することが重要であ
る。このデバイスの信号遅延はトランジスタの信号遅延
と配線遅延との和で表されるが、配線ピッチの縮小が急
速に進むにつれてトランジスタの信号遅延より配線遅延
の影響の方が大きくなってきている。配線遅延はＲＣの
積（（抵抗）×（層間容量））に比例するため、配線遅
延の低減のためには、配線抵抗あるいは層間絶縁膜の容
量を低減することが必要である。
ックデバイスにおいては、デバイスの高速化を実現する
ためにデバイスの信号遅延を低減することが重要であ
る。このデバイスの信号遅延はトランジスタの信号遅延
と配線遅延との和で表されるが、配線ピッチの縮小が急
速に進むにつれてトランジスタの信号遅延より配線遅延
の影響の方が大きくなってきている。配線遅延はＲＣの
積（（抵抗）×（層間容量））に比例するため、配線遅
延の低減のためには、配線抵抗あるいは層間絶縁膜の容
量を低減することが必要である。
【０００３】このため低誘電率層間膜の検討が盛んに行
われており、Ｐroceedings of theInternational Inter
connect Technology Conference 1998には低誘電率層間
膜を適用した埋込み配線プロセスによる多層配線構造が
示されている。埋込み配線プロセスとは層間膜となる絶
縁層に配線溝や接続孔を形成し、その中に金属配線を埋
め込むことにより配線構造を形成するものである。
われており、Ｐroceedings of theInternational Inter
connect Technology Conference 1998には低誘電率層間
膜を適用した埋込み配線プロセスによる多層配線構造が
示されている。埋込み配線プロセスとは層間膜となる絶
縁層に配線溝や接続孔を形成し、その中に金属配線を埋
め込むことにより配線構造を形成するものである。
【０００４】図７は低誘電率層間膜を適用した埋込み配
線プロセスによる多層配線構造を示す断面図である。図
において、１は第１の層間絶縁膜、２は第２の層間絶縁
膜、３は第３の層間絶縁膜、４は第４の層間絶縁膜であ
り、第１の層間絶縁膜１と第４の層間絶縁膜４とはシリ
コン酸化膜で形成されており、第２の層間絶縁膜２と第
３の層間絶縁膜３とは低誘電率膜で形成されている。
線プロセスによる多層配線構造を示す断面図である。図
において、１は第１の層間絶縁膜、２は第２の層間絶縁
膜、３は第３の層間絶縁膜、４は第４の層間絶縁膜であ
り、第１の層間絶縁膜１と第４の層間絶縁膜４とはシリ
コン酸化膜で形成されており、第２の層間絶縁膜２と第
３の層間絶縁膜３とは低誘電率膜で形成されている。
【０００５】更に第１の層間絶縁膜１と第３の層間絶縁
膜３とには配線溝を形成して第１の層間絶縁膜１には第
１の金属配線５を、第３の層間絶縁膜３には第２の金属
配線６を埋め込んでおり、第２の層間絶縁膜２に接続孔
を形成し、金属膜を充填することにより接続孔部７を形
成し第１の金属配線５と第２の金属配線６とを接続して
いる。半導体装置はこの後ウエハ状態からチップ状に分
割、切断することにより最終形状となる。この切断に使
用される切断路がダイシングラインである。また、第１
の金属配線５が形成されている第１の層間絶縁膜１に低
誘電率膜を用いることも可能である。
膜３とには配線溝を形成して第１の層間絶縁膜１には第
１の金属配線５を、第３の層間絶縁膜３には第２の金属
配線６を埋め込んでおり、第２の層間絶縁膜２に接続孔
を形成し、金属膜を充填することにより接続孔部７を形
成し第１の金属配線５と第２の金属配線６とを接続して
いる。半導体装置はこの後ウエハ状態からチップ状に分
割、切断することにより最終形状となる。この切断に使
用される切断路がダイシングラインである。また、第１
の金属配線５が形成されている第１の層間絶縁膜１に低
誘電率膜を用いることも可能である。
【０００６】図８は低誘電率層間膜を適用した埋込み配
線プロセスによる多層配線構造のダイシングライン部の
従来の構造を示す断面図である。図７と同様のものにつ
いては同じ番号を付して、詳細な説明は省略する。ただ
し、図８では１は第１の層間絶縁膜１であるが、低誘電
率膜で形成され、第２の層間絶縁膜２はシリコン酸化膜
で形成されている。８はシリコン基板、９は素子を含む
下部絶縁層、１０はダイシングライン部である。
線プロセスによる多層配線構造のダイシングライン部の
従来の構造を示す断面図である。図７と同様のものにつ
いては同じ番号を付して、詳細な説明は省略する。ただ
し、図８では１は第１の層間絶縁膜１であるが、低誘電
率膜で形成され、第２の層間絶縁膜２はシリコン酸化膜
で形成されている。８はシリコン基板、９は素子を含む
下部絶縁層、１０はダイシングライン部である。
【０００７】
【発明が解決しようとする課題】埋込み配線プロセスに
よる多層配線構造のダイシングライン部の従来の構造は
以上のようであり、図８に示すように、ダイシングライ
ン部１０の切断面には第１の層間絶縁膜１および第３の
層間絶縁膜３を構成している低誘電率膜が露出すること
になる。
よる多層配線構造のダイシングライン部の従来の構造は
以上のようであり、図８に示すように、ダイシングライ
ン部１０の切断面には第１の層間絶縁膜１および第３の
層間絶縁膜３を構成している低誘電率膜が露出すること
になる。
【０００８】この低誘電率膜を構成している低誘電率材
料は密度が小さくポーラスな構造であるため、膜中に外
気からの水が侵入しやすい。このため、ダイシングライ
ン部１０の露出した低誘電率膜の切断面を通して外気中
の水が半導体装置の内部に侵入し、半導体装置に内在す
るトランジスタ素子の特性変動を引き起こしたり、金属
配線を腐食したりするという問題点があった。
料は密度が小さくポーラスな構造であるため、膜中に外
気からの水が侵入しやすい。このため、ダイシングライ
ン部１０の露出した低誘電率膜の切断面を通して外気中
の水が半導体装置の内部に侵入し、半導体装置に内在す
るトランジスタ素子の特性変動を引き起こしたり、金属
配線を腐食したりするという問題点があった。
【０００９】また、ダイシングライン部における耐湿膜
の形成は、例えば特開平７−３３５５９０号公報に開示
されているが、これは新たな製造工程を付加しなくては
ならず製造工程数の増加という問題点があった。
の形成は、例えば特開平７−３３５５９０号公報に開示
されているが、これは新たな製造工程を付加しなくては
ならず製造工程数の増加という問題点があった。
【００１０】この発明は上記の様な問題点を解消するた
めになされたもので、製造工程を増加することなく外気
中の水の侵入を防止することができ、低誘電率膜からな
る層間絶縁膜を用いた半導体装置においても良好な特性
を有する半導体装置およびその製造方法を提供すること
を目的としている。
めになされたもので、製造工程を増加することなく外気
中の水の侵入を防止することができ、低誘電率膜からな
る層間絶縁膜を用いた半導体装置においても良好な特性
を有する半導体装置およびその製造方法を提供すること
を目的としている。
【００１１】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、配線部の絶縁膜の延長部で、ダイシン
グラインと上記配線部との間に金属からなるバリア層を
備えるようにしたものである。
る半導体装置は、配線部の絶縁膜の延長部で、ダイシン
グラインと上記配線部との間に金属からなるバリア層を
備えるようにしたものである。
【００１２】この発明の請求項２に係る半導体装置は、
配線部が複数層の絶縁膜を有し、上記複数層の絶縁膜す
べてにバリア層を備えるようにしたものである。
配線部が複数層の絶縁膜を有し、上記複数層の絶縁膜す
べてにバリア層を備えるようにしたものである。
【００１３】この発明の請求項３に係る半導体装置は、
配線部が複数層の絶縁膜を有し、複数層の絶縁膜のうち
の低誘電率材料からなる絶縁膜にバリア層を備えるよう
にしたものである。
配線部が複数層の絶縁膜を有し、複数層の絶縁膜のうち
の低誘電率材料からなる絶縁膜にバリア層を備えるよう
にしたものである。
【００１４】この発明の請求項４に係る半導体装置の製
造方法は、素子部上に第１の層間絶縁膜を形成する工程
と、上記第１の層間絶縁膜に第１の配線用の溝を形成す
るとともに、ダイシングラインと配線部との間に第１の
バリア層用の溝を形成する工程と、上記第１の配線用の
溝および上記第１のバリア層用の溝に金属膜を埋め込
み、上記第１の金属配線を形成するとともに第１のバリ
ア層を形成する工程と、上記第１の層間絶縁膜上に第２
の層間絶縁膜と第３の層間絶縁膜とを順次形成する工程
と、上記第２の層間絶縁膜に接続孔を形成し、上記第３
の層間絶縁膜に第２の配線用の溝を形成するとともに、
上記第１のバリア層上の上記第２の層間絶縁膜に第２の
バリア層用の溝を形成し、上記第１のバリア層上の上記
第３の層間絶縁膜に第３のバリア層用の溝を形成する工
程と、上記接続孔と上記第２の配線用の溝と上記第２お
よび３のバリア層用の溝とに金属膜を埋め込み、接続孔
部と上記第２の金属配線を形成するとともに、第２およ
び３のバリア層を形成する工程と、を備えるようにした
ものである。
造方法は、素子部上に第１の層間絶縁膜を形成する工程
と、上記第１の層間絶縁膜に第１の配線用の溝を形成す
るとともに、ダイシングラインと配線部との間に第１の
バリア層用の溝を形成する工程と、上記第１の配線用の
溝および上記第１のバリア層用の溝に金属膜を埋め込
み、上記第１の金属配線を形成するとともに第１のバリ
ア層を形成する工程と、上記第１の層間絶縁膜上に第２
の層間絶縁膜と第３の層間絶縁膜とを順次形成する工程
と、上記第２の層間絶縁膜に接続孔を形成し、上記第３
の層間絶縁膜に第２の配線用の溝を形成するとともに、
上記第１のバリア層上の上記第２の層間絶縁膜に第２の
バリア層用の溝を形成し、上記第１のバリア層上の上記
第３の層間絶縁膜に第３のバリア層用の溝を形成する工
程と、上記接続孔と上記第２の配線用の溝と上記第２お
よび３のバリア層用の溝とに金属膜を埋め込み、接続孔
部と上記第２の金属配線を形成するとともに、第２およ
び３のバリア層を形成する工程と、を備えるようにした
ものである。
【００１５】この発明の請求項５に係る半導体装置の製
造方法は、第１の層間絶縁膜上に第２の層間絶縁膜と第
３の層間絶縁膜とを順次形成する工程と、上記第２の層
間絶縁膜に接続孔を形成し、上記第３の層間絶縁膜に第
２の配線用の溝を形成するとともに、第１のバリア層上
の上記第２の層間絶縁膜に第２のバリア層用の溝を形成
し、上記第１のバリア層上の上記第３の層間絶縁膜に第
３のバリア層用の溝を形成する工程と、上記接続孔と上
記第２の配線用の溝と上記第２および３のバリア層用の
溝とに金属膜を埋め込み、接続孔部と第２の金属配線を
形成するとともに、第２および３のバリア層を形成する
工程と、を繰り返し行うことにより配線層を積層するよ
うにしたものである。
造方法は、第１の層間絶縁膜上に第２の層間絶縁膜と第
３の層間絶縁膜とを順次形成する工程と、上記第２の層
間絶縁膜に接続孔を形成し、上記第３の層間絶縁膜に第
２の配線用の溝を形成するとともに、第１のバリア層上
の上記第２の層間絶縁膜に第２のバリア層用の溝を形成
し、上記第１のバリア層上の上記第３の層間絶縁膜に第
３のバリア層用の溝を形成する工程と、上記接続孔と上
記第２の配線用の溝と上記第２および３のバリア層用の
溝とに金属膜を埋め込み、接続孔部と第２の金属配線を
形成するとともに、第２および３のバリア層を形成する
工程と、を繰り返し行うことにより配線層を積層するよ
うにしたものである。
【００１６】この発明の請求項６に係る半導体装置の製
造方法は、第１のバリア層は第１の金属配線と同じパタ
ーンの配線用の溝で形成し、第２のバリア層は接続孔部
と同じパターンの接続孔で形成し、第３のバリア層は第
２の金属配線と同じパターンの配線用の溝で形成するよ
うにしたものである。
造方法は、第１のバリア層は第１の金属配線と同じパタ
ーンの配線用の溝で形成し、第２のバリア層は接続孔部
と同じパターンの接続孔で形成し、第３のバリア層は第
２の金属配線と同じパターンの配線用の溝で形成するよ
うにしたものである。
【００１７】
【発明の実施の形態】実施の形態１．図１はこの発明の
半導体装置の構造を示す断面図である。図１において、
８はシリコン基板、９はシリコン基板８上に形成された
素子を含む下部絶縁層、１は低誘電率材料で形成された
第１の層間絶縁膜、２はシリコン酸化膜で形成された第
２の層間絶縁膜、３は低誘電率材料で形成された第３の
層間絶縁膜、５は第１の層間絶縁膜１に埋め込まれた第
１の金属配線、６は第３の層間絶縁膜３に埋め込まれた
第２の金属配線、７は第２の層間絶縁膜２に埋め込まれ
た接続孔部、１０はダイシングライン、１１ａ，１１
ｂ，１１ｃは第１，第２，第３の層間絶縁膜に形成され
たバリア層である。
半導体装置の構造を示す断面図である。図１において、
８はシリコン基板、９はシリコン基板８上に形成された
素子を含む下部絶縁層、１は低誘電率材料で形成された
第１の層間絶縁膜、２はシリコン酸化膜で形成された第
２の層間絶縁膜、３は低誘電率材料で形成された第３の
層間絶縁膜、５は第１の層間絶縁膜１に埋め込まれた第
１の金属配線、６は第３の層間絶縁膜３に埋め込まれた
第２の金属配線、７は第２の層間絶縁膜２に埋め込まれ
た接続孔部、１０はダイシングライン、１１ａ，１１
ｂ，１１ｃは第１，第２，第３の層間絶縁膜に形成され
たバリア層である。
【００１８】図２（ａ）〜（ｄ）はその製造方法を示す
工程断面図であり、図にしたがって順次説明を行う。ま
ず、図２（ａ）に示すように、シリコン基板８上にトラ
ンジスタなどの素子部（図示なし）を含む下部層間絶縁
膜９を形成する。その後、下部層間絶縁膜９上に第１の
層間絶縁膜１を形成する。この第１の層間絶縁膜１は通
常、配線間の容量を低減することを目的として低誘電率
材料で形成されている。
工程断面図であり、図にしたがって順次説明を行う。ま
ず、図２（ａ）に示すように、シリコン基板８上にトラ
ンジスタなどの素子部（図示なし）を含む下部層間絶縁
膜９を形成する。その後、下部層間絶縁膜９上に第１の
層間絶縁膜１を形成する。この第１の層間絶縁膜１は通
常、配線間の容量を低減することを目的として低誘電率
材料で形成されている。
【００１９】この低誘電率材料は例えば、水素化シルセ
スキオキサン（Ｈydrogen Ｓilsesquioxane)、メチルシ
ルセスキオキサン（Ｍethyl Ｓilsesquioxane)、アリル
エーテル（Ａrylether)、ベンゾシクロブテン（Ｂenzoc
yclobutene)、ポリテトラフロロエチレン（Ｐolytetraf
luoroethylene)やポーラスシリカであるキセロゲル（Ｘ
erogel）、エアロゲル（Ａerogel)などの回転塗布法で
形成される材料およびフッ素化シリコン酸化膜、フッ素
化アモルファスカーボン、パリレン（Ｐarylene)などの
ＣＶＤ（Ｃhemical Ｖapor Ｄeposition)法で形成され
る材料であり、比誘電率は1.8から3.5くらいである。
スキオキサン（Ｈydrogen Ｓilsesquioxane)、メチルシ
ルセスキオキサン（Ｍethyl Ｓilsesquioxane)、アリル
エーテル（Ａrylether)、ベンゾシクロブテン（Ｂenzoc
yclobutene)、ポリテトラフロロエチレン（Ｐolytetraf
luoroethylene)やポーラスシリカであるキセロゲル（Ｘ
erogel）、エアロゲル（Ａerogel)などの回転塗布法で
形成される材料およびフッ素化シリコン酸化膜、フッ素
化アモルファスカーボン、パリレン（Ｐarylene)などの
ＣＶＤ（Ｃhemical Ｖapor Ｄeposition)法で形成され
る材料であり、比誘電率は1.8から3.5くらいである。
【００２０】次に、図２（ｂ）に示すように、第１の層
間絶縁膜１に配線を埋め込む配線溝を形成するととも
に、バリア層１１ａとなる配線溝を形成する。その溝に
金属膜を埋込み、更に第１の層間絶縁膜１上の余分な金
属膜をＣＭＰ（Ｃhemical Ｍechanical Ｐolishing)法
により除去し、第１の金属配線５およびバリア層１１ａ
を形成する。
間絶縁膜１に配線を埋め込む配線溝を形成するととも
に、バリア層１１ａとなる配線溝を形成する。その溝に
金属膜を埋込み、更に第１の層間絶縁膜１上の余分な金
属膜をＣＭＰ（Ｃhemical Ｍechanical Ｐolishing)法
により除去し、第１の金属配線５およびバリア層１１ａ
を形成する。
【００２１】このとき、バリア層１１ａは、後に形成さ
れるダイシングライン１０の近傍で、半導体回路部から
１０μｍ程度離れた位置に幅１μｍ程度の大きさに形成
する。また、金属膜の埋込みに使用するプロセスにはス
パッタ法で成膜後、熱処理により金属膜を軟化させて埋
め込むリフロー法や、ＣＶＤ法、メッキ法などがある。
また、金属の種類としては一般にアルミ合金や銅などが
使用される。
れるダイシングライン１０の近傍で、半導体回路部から
１０μｍ程度離れた位置に幅１μｍ程度の大きさに形成
する。また、金属膜の埋込みに使用するプロセスにはス
パッタ法で成膜後、熱処理により金属膜を軟化させて埋
め込むリフロー法や、ＣＶＤ法、メッキ法などがある。
また、金属の種類としては一般にアルミ合金や銅などが
使用される。
【００２２】次に、図２（ｃ）に示すように、全面に第
２の層間絶縁膜２を形成し、引き続き第３の層間絶縁膜
３を形成する。ここでは第２の層間絶縁膜２はプラズマ
ＣＶＤ法で形成したシリコン酸化膜からなり、第３の層
間絶縁膜３は第１の層間絶縁膜１と同様な低誘電率材料
からなる。この場合、シリコン酸化膜の比誘電率は4.4
であり、低誘電率膜と比較して大きい。
２の層間絶縁膜２を形成し、引き続き第３の層間絶縁膜
３を形成する。ここでは第２の層間絶縁膜２はプラズマ
ＣＶＤ法で形成したシリコン酸化膜からなり、第３の層
間絶縁膜３は第１の層間絶縁膜１と同様な低誘電率材料
からなる。この場合、シリコン酸化膜の比誘電率は4.4
であり、低誘電率膜と比較して大きい。
【００２３】次に、図２（ｄ）に示すように、第２の層
間絶縁膜２に接続孔を、第３の層間絶縁膜３に配線溝を
形成するとともに、第２および第３の層間絶縁膜２，３
に、バリア層１１ａ上でかつバリア層１１ａと同一の幅
にバリア層１１ｂ，１１ｃとなる配線溝を形成する。そ
の後、第１の金属配線５を形成したのと同様にして、第
２の層間絶縁膜２と第３の層間絶縁膜３とに金属膜を充
填し、第２の金属配線層６と接続孔部７とバリア層１１
ｂ，１１ｃとを形成する。この結果、接続孔部７および
金属配線６を簡単に製造することができ、半導体回路部
が形成されるとともに、バリア層１１ａ，１１ｂ，１１
ｃが形成される。更に、バリア層１１ａ，１１ｂ，１１
ｃは一体となってバリア層１１を形成する。
間絶縁膜２に接続孔を、第３の層間絶縁膜３に配線溝を
形成するとともに、第２および第３の層間絶縁膜２，３
に、バリア層１１ａ上でかつバリア層１１ａと同一の幅
にバリア層１１ｂ，１１ｃとなる配線溝を形成する。そ
の後、第１の金属配線５を形成したのと同様にして、第
２の層間絶縁膜２と第３の層間絶縁膜３とに金属膜を充
填し、第２の金属配線層６と接続孔部７とバリア層１１
ｂ，１１ｃとを形成する。この結果、接続孔部７および
金属配線６を簡単に製造することができ、半導体回路部
が形成されるとともに、バリア層１１ａ，１１ｂ，１１
ｃが形成される。更に、バリア層１１ａ，１１ｂ，１１
ｃは一体となってバリア層１１を形成する。
【００２４】その後、図２（ｃ）（ｄ）の工程を何回か
繰り返すことによって、金属配線を積層する。最後に、
パッシベーション膜（図示なし）で表面を覆うことによ
って、ウエハプロセスを完了する。ウエハプロセス完了
後、バリア層１１より外側をダイシングライン１０で切
断し、半導体チップに分割することにより図１の半導体
装置が完成する。
繰り返すことによって、金属配線を積層する。最後に、
パッシベーション膜（図示なし）で表面を覆うことによ
って、ウエハプロセスを完了する。ウエハプロセス完了
後、バリア層１１より外側をダイシングライン１０で切
断し、半導体チップに分割することにより図１の半導体
装置が完成する。
【００２５】図３はこの発明の半導体チップの平面図で
ある。図３において、１２は半導体回路部であり、バリ
ア層１１はダイシングライン１０と半導体回路部１２と
の間で、半導体回路部から１０ミクロン程度離れて形成
されており、半導体回路部１２の周りを囲むように配置
されている。このため、半導体チップの側面全部におい
て水の侵入を防止することができる。
ある。図３において、１２は半導体回路部であり、バリ
ア層１１はダイシングライン１０と半導体回路部１２と
の間で、半導体回路部から１０ミクロン程度離れて形成
されており、半導体回路部１２の周りを囲むように配置
されている。このため、半導体チップの側面全部におい
て水の侵入を防止することができる。
【００２６】また、図４は図１のＡ−Ａ´面で切断した
ときの断面図である。図４に示すように、バリア層１１
は第１から第３の層間絶縁膜１，２，３すべての側面を
覆うように形成されており、外気からの水の侵入を十分
に防止することができる。これは、層間絶縁膜がすべて
低誘電率材料で形成されている場合において特に有効で
ある。
ときの断面図である。図４に示すように、バリア層１１
は第１から第３の層間絶縁膜１，２，３すべての側面を
覆うように形成されており、外気からの水の侵入を十分
に防止することができる。これは、層間絶縁膜がすべて
低誘電率材料で形成されている場合において特に有効で
ある。
【００２７】この様に半導体装置の製造工程である金属
配線５，６および接続孔部７とともにバリア層１１を形
成するようにしたので、製造工程を増やすことなく、外
気からの水の侵入を十分に防止することができる。
配線５，６および接続孔部７とともにバリア層１１を形
成するようにしたので、製造工程を増やすことなく、外
気からの水の侵入を十分に防止することができる。
【００２８】実施の形態２．図５（ａ）（ｂ）は実施の
形態２の半導体装置の断面図である。図５（ａ）は実施
の形態１と同様にして図２（ａ）〜（ｃ）の工程を経た
後、第３の層間絶縁膜３に配線溝を形成するとともに、
第３の層間絶縁膜３に、バリア層１１ａ上でかつバリア
層１１ａと同一の幅にバリア層１１ｃとなる配線溝を形
成する。その後、第１の金属配線５を形成したのと同様
にして、第３の層間絶縁膜３に金属膜を充填し、第２の
金属配線層６とバリア層１１ｃとを形成する。
形態２の半導体装置の断面図である。図５（ａ）は実施
の形態１と同様にして図２（ａ）〜（ｃ）の工程を経た
後、第３の層間絶縁膜３に配線溝を形成するとともに、
第３の層間絶縁膜３に、バリア層１１ａ上でかつバリア
層１１ａと同一の幅にバリア層１１ｃとなる配線溝を形
成する。その後、第１の金属配線５を形成したのと同様
にして、第３の層間絶縁膜３に金属膜を充填し、第２の
金属配線層６とバリア層１１ｃとを形成する。
【００２９】図５（ｂ）は図５（ａ）のＡ−Ａ´面で切
断したときの断面図である。図５（ｂ）に示すように、
バリア層１１は第１と第３の層間絶縁膜１，３の側面を
覆うように形成されている。
断したときの断面図である。図５（ｂ）に示すように、
バリア層１１は第１と第３の層間絶縁膜１，３の側面を
覆うように形成されている。
【００３０】この場合、層間絶縁膜が低誘電率材料で形
成されている第１と第３の層間絶縁膜１，３の側面をバ
リア層１１ａ，１１ｃで覆うことにより、製造工程を増
やすことなく、外気からの水の侵入を防止することがで
きる。さらに、バリア層１１と層間絶縁膜との接着力は
低いので、バリア層１１と層間絶縁膜とが剥離するとい
う事が考えられるが、バリア層１１である金属膜が層間
絶縁膜と接している面積を、実施の形態１に比べて小さ
くすることができ、バリア層１１と層間絶縁膜との接触
面の剥離を防止できる。
成されている第１と第３の層間絶縁膜１，３の側面をバ
リア層１１ａ，１１ｃで覆うことにより、製造工程を増
やすことなく、外気からの水の侵入を防止することがで
きる。さらに、バリア層１１と層間絶縁膜との接着力は
低いので、バリア層１１と層間絶縁膜とが剥離するとい
う事が考えられるが、バリア層１１である金属膜が層間
絶縁膜と接している面積を、実施の形態１に比べて小さ
くすることができ、バリア層１１と層間絶縁膜との接触
面の剥離を防止できる。
【００３１】実施の形態３．図６（ａ）（ｂ）は実施の
形態３の半導体装置の断面図である。図６（ａ）は実施
の形態１と同様にして図２（ａ）〜（ｃ）の工程を経た
後、第２の層間絶縁膜２に接続孔を、第３の層間絶縁膜
３に配線溝を形成するとともに、バリア層１１ａ上で、
第２の層間絶縁膜２にバリア層１１ｂとなる接続孔を形
成し、第３の層間絶縁膜３にバリア層１１ｃとなる配線
溝を形成する。その後、第１の金属配線５を形成したの
と同様にして、第２の層間絶縁膜２と第３の層間絶縁膜
３とに金属膜を充填し、第２の金属配線層６と金属膜７
とバリア層１１ｂ，１１ｃとを形成する。従って、配線
工程と同一の工程でバリア層を形成することができる。
形態３の半導体装置の断面図である。図６（ａ）は実施
の形態１と同様にして図２（ａ）〜（ｃ）の工程を経た
後、第２の層間絶縁膜２に接続孔を、第３の層間絶縁膜
３に配線溝を形成するとともに、バリア層１１ａ上で、
第２の層間絶縁膜２にバリア層１１ｂとなる接続孔を形
成し、第３の層間絶縁膜３にバリア層１１ｃとなる配線
溝を形成する。その後、第１の金属配線５を形成したの
と同様にして、第２の層間絶縁膜２と第３の層間絶縁膜
３とに金属膜を充填し、第２の金属配線層６と金属膜７
とバリア層１１ｂ，１１ｃとを形成する。従って、配線
工程と同一の工程でバリア層を形成することができる。
【００３２】図６（ｂ）は図６（ａ）のＡ−Ａ´面で切
断したときの断面図である。図６（ａ）（ｂ）に示すよ
うに、実施の形態２と同様の効果を有するとともに、半
導体装置の製造工程と全く同一のパターンを使用してバ
リア層１１を形成しているので、バリア層１１をより簡
単に形成することができる。
断したときの断面図である。図６（ａ）（ｂ）に示すよ
うに、実施の形態２と同様の効果を有するとともに、半
導体装置の製造工程と全く同一のパターンを使用してバ
リア層１１を形成しているので、バリア層１１をより簡
単に形成することができる。
【００３３】
【発明の効果】以上のようにこの発明によれば、配線部
の絶縁膜の延長部で、ダイシングラインと上記配線部と
の間に金属からなるバリア層を備えるようにしたので、
ダイシングラインから半導体回路部に外気の水が侵入す
ることを防止することができる。
の絶縁膜の延長部で、ダイシングラインと上記配線部と
の間に金属からなるバリア層を備えるようにしたので、
ダイシングラインから半導体回路部に外気の水が侵入す
ることを防止することができる。
【００３４】また、配線部が複数層の絶縁膜を有し、上
記複数層の絶縁膜すべてにバリア層を備えるようにした
ので、半導体チップの側面全部において水の侵入を防止
することができる。
記複数層の絶縁膜すべてにバリア層を備えるようにした
ので、半導体チップの側面全部において水の侵入を防止
することができる。
【００３５】また、配線部が複数層の絶縁膜を有し、複
数層の絶縁膜のうちの低誘電率材料からなる絶縁膜にバ
リア層を備えるようにしたので、ダイシングラインにお
ける外気からの水の侵入を防止することができ、バリア
層である金属膜が絶縁膜と接している面積を小さくする
ことができ、バリア層の絶縁膜からの剥離を防止でき
る。
数層の絶縁膜のうちの低誘電率材料からなる絶縁膜にバ
リア層を備えるようにしたので、ダイシングラインにお
ける外気からの水の侵入を防止することができ、バリア
層である金属膜が絶縁膜と接している面積を小さくする
ことができ、バリア層の絶縁膜からの剥離を防止でき
る。
【００３６】さらに、この発明の半導体装置の製造方法
は、素子部上に第１の層間絶縁膜を形成する工程と、上
記第１の層間絶縁膜に第１の配線用の溝を形成するとと
もに、ダイシングラインと配線部との間に第１のバリア
層用の溝を形成する工程と、上記第１の配線用の溝およ
び上記第１のバリア層用の溝に金属膜を埋め込み、上記
第１の金属配線を形成するとともに第１のバリア層を形
成する工程と、上記第１の層間絶縁膜上に第２の層間絶
縁膜と第３の層間絶縁膜とを順次形成する工程と、上記
第２の層間絶縁膜に接続孔を形成し、上記第３の層間絶
縁膜に第２の配線用の溝を形成するとともに、上記第１
のバリア層上の上記第２の層間絶縁膜に第２のバリア層
用の溝を形成し、上記第１のバリア層上の上記第３の層
間絶縁膜に第３のバリア層用の溝を形成する工程と、上
記接続孔と上記第２の配線用の溝と上記第２および３の
バリア層用の溝とに金属膜を埋め込み、接続孔部と上記
第２の金属配線を形成するとともに、第２および３のバ
リア層を形成する工程と、を備えるようにしたので、半
導体回路部を製造するのと同時に、製造工程を増加させ
ることなくバリア層を形成することができ、半導体回路
部を製造する際に、簡単な製造方法を使用することがで
きる。
は、素子部上に第１の層間絶縁膜を形成する工程と、上
記第１の層間絶縁膜に第１の配線用の溝を形成するとと
もに、ダイシングラインと配線部との間に第１のバリア
層用の溝を形成する工程と、上記第１の配線用の溝およ
び上記第１のバリア層用の溝に金属膜を埋め込み、上記
第１の金属配線を形成するとともに第１のバリア層を形
成する工程と、上記第１の層間絶縁膜上に第２の層間絶
縁膜と第３の層間絶縁膜とを順次形成する工程と、上記
第２の層間絶縁膜に接続孔を形成し、上記第３の層間絶
縁膜に第２の配線用の溝を形成するとともに、上記第１
のバリア層上の上記第２の層間絶縁膜に第２のバリア層
用の溝を形成し、上記第１のバリア層上の上記第３の層
間絶縁膜に第３のバリア層用の溝を形成する工程と、上
記接続孔と上記第２の配線用の溝と上記第２および３の
バリア層用の溝とに金属膜を埋め込み、接続孔部と上記
第２の金属配線を形成するとともに、第２および３のバ
リア層を形成する工程と、を備えるようにしたので、半
導体回路部を製造するのと同時に、製造工程を増加させ
ることなくバリア層を形成することができ、半導体回路
部を製造する際に、簡単な製造方法を使用することがで
きる。
【００３７】また、第１の層間絶縁膜上に第２の層間絶
縁膜と第３の層間絶縁膜とを順次形成する工程と、上記
第２の層間絶縁膜に接続孔を形成し、上記第３の層間絶
縁膜に第２の配線用の溝を形成するとともに、第１のバ
リア層上の上記第２の層間絶縁膜に第２のバリア層用の
溝を形成し、上記第１のバリア層上の上記第３の層間絶
縁膜に第３のバリア層用の溝を形成する工程と、上記接
続孔と上記第２の配線用の溝と上記第２および３のバリ
ア層用の溝とに金属膜を埋め込み、接続孔部と第２の金
属配線を形成するとともに、第２および３のバリア層を
形成する工程と、を繰り返し行うことにより配線層を積
層するようにしたので、配線層の積層数が増加しても工
程数を増加させることなく容易にバリア層を形成するこ
とができる。
縁膜と第３の層間絶縁膜とを順次形成する工程と、上記
第２の層間絶縁膜に接続孔を形成し、上記第３の層間絶
縁膜に第２の配線用の溝を形成するとともに、第１のバ
リア層上の上記第２の層間絶縁膜に第２のバリア層用の
溝を形成し、上記第１のバリア層上の上記第３の層間絶
縁膜に第３のバリア層用の溝を形成する工程と、上記接
続孔と上記第２の配線用の溝と上記第２および３のバリ
ア層用の溝とに金属膜を埋め込み、接続孔部と第２の金
属配線を形成するとともに、第２および３のバリア層を
形成する工程と、を繰り返し行うことにより配線層を積
層するようにしたので、配線層の積層数が増加しても工
程数を増加させることなく容易にバリア層を形成するこ
とができる。
【００３８】また、第１のバリア層は第１の金属配線と
同じパターンの配線用の溝で形成し、第２のバリア層は
接続孔部と同じパターンの接続孔で形成し、第３のバリ
ア層は第２の金属配線と同じパターンの配線用の溝で形
成するようにしたので、半導体回路部と同一パターンを
使用してバリア層を形成でき、バリア層を非常に簡単に
形成することができる。
同じパターンの配線用の溝で形成し、第２のバリア層は
接続孔部と同じパターンの接続孔で形成し、第３のバリ
ア層は第２の金属配線と同じパターンの配線用の溝で形
成するようにしたので、半導体回路部と同一パターンを
使用してバリア層を形成でき、バリア層を非常に簡単に
形成することができる。
【図１】 この発明の実施の形態１の半導体装置の構造
を示す断面図である。
を示す断面図である。
【図２】 この発明の半導体装置の製造方法を示す工程
断面図である。
断面図である。
【図３】 この発明の半導体チップの平面図である。
【図４】 図１のＡ−Ａ´面で切断したときの断面図で
ある。
ある。
【図５】 この発明の実施の形態２の半導体装置の構造
を示す断面図である。
を示す断面図である。
【図６】 この発明の実施の形態２の半導体装置の構造
を示す断面図である。
を示す断面図である。
【図７】 低誘電率層間膜を適用した埋込み配線プロセ
スによる多層配線構造を示す断面図である。
スによる多層配線構造を示す断面図である。
【図８】 低誘電率層間膜を適用した埋込み配線プロセ
スによる多層配線構造のダイシングライン部の従来の構
造を示す断面図である。
スによる多層配線構造のダイシングライン部の従来の構
造を示す断面図である。
１ 第１の層間絶縁膜、２ 第２の層間絶縁膜、３ 第
３の層間絶縁膜、５ 第１の金属配線、６ 第２の金属
配線、７ 接続孔部、８ シリコン基板、９ 素子を含
む下部絶縁層、１０ ダイシングライン、１１，１１
ａ，１１ｂ，１１ｃ バリア層。
３の層間絶縁膜、５ 第１の金属配線、６ 第２の金属
配線、７ 接続孔部、８ シリコン基板、９ 素子を含
む下部絶縁層、１０ ダイシングライン、１１，１１
ａ，１１ｂ，１１ｃ バリア層。
Claims (6)
- 【請求項１】 シリコン基板上に素子部および配線部を
設け、上記配線部が絶縁膜と上記絶縁膜中に埋め込まれ
た金属とを備え、上記シリコン基板をダイシングライン
によって切断し、上記素子部および配線部を含む半導体
チップに分割する半導体装置において、 上記配線部の絶縁膜の延長部で、上記ダイシングライン
と上記配線部との間に上記金属からなるバリア層を備え
たことを特徴とする半導体装置。 - 【請求項２】 配線部が複数層の絶縁膜を有し、上記複
数層の絶縁膜すべてにバリア層を備えたことを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 配線部が複数層の絶縁膜を有し、複数層
の絶縁膜のうちの低誘電率材料からなる絶縁膜にバリア
層を備えたことを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 シリコン基板上に素子部を形成し、上記
素子部上に配線部を形成し、上記シリコン基板をダイシ
ングラインによって切断し、上記素子部および配線部を
含む半導体チップに分割する半導体装置の製造方法にお
いて、 上記素子部上に第１の層間絶縁膜を形成する工程と、上
記第１の層間絶縁膜に第１の配線用の溝を形成するとと
もに、上記ダイシングラインと上記配線部との間に第１
のバリア層用の溝を形成する工程と、上記第１の配線用
の溝および上記第１のバリア層用の溝に金属膜を埋め込
み、上記第１の金属配線を形成するとともに第１のバリ
ア層を形成する工程と、上記第１の層間絶縁膜上に第２
の層間絶縁膜と第３の層間絶縁膜とを順次形成する工程
と、上記第２の層間絶縁膜に接続孔を形成し、上記第３
の層間絶縁膜に第２の配線用の溝を形成するとともに、
上記第１のバリア層上の上記第２の層間絶縁膜に第２の
バリア層用の溝を形成し、上記第１のバリア層上の上記
第３の層間絶縁膜に第３のバリア層用の溝を形成する工
程と、上記接続孔と上記第２の配線用の溝と上記第２お
よび３のバリア層用の溝とに金属膜を埋め込み、接続孔
部と上記第２の金属配線を形成するとともに、第２およ
び３のバリア層を形成する工程と、を備えたことを特徴
とする半導体装置の製造方法。 - 【請求項５】 第１の層間絶縁膜上に第２の層間絶縁膜
と第３の層間絶縁膜とを順次形成する工程と、上記第２
の層間絶縁膜に接続孔を形成し、上記第３の層間絶縁膜
に第２の配線用の溝を形成するとともに、第１のバリア
層上の上記第２の層間絶縁膜に第２のバリア層用の溝を
形成し、上記第１のバリア層上の上記第３の層間絶縁膜
に第３のバリア層用の溝を形成する工程と、上記接続孔
と上記第２の配線用の溝と上記第２および３のバリア層
用の溝とに金属膜を埋め込み、接続孔部と第２の金属配
線を形成するとともに、第２および３のバリア層を形成
する工程と、を繰り返し行うことにより配線層を積層す
ることを特徴とする請求項４に記載の半導体装置の製造
方法。 - 【請求項６】 第１のバリア層は第１の金属配線と同じ
パターンの配線用の溝で形成し、第２のバリア層は接続
孔部と同じパターンの接続孔で形成し、第３のバリア層
は第２の金属配線と同じパターンの配線用の溝で形成す
るようにしたことを特徴とする請求項４または５に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31857198A JP4424768B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31857198A JP4424768B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150429A true JP2000150429A (ja) | 2000-05-30 |
| JP4424768B2 JP4424768B2 (ja) | 2010-03-03 |
Family
ID=18100628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31857198A Expired - Fee Related JP4424768B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4424768B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150521A (ja) * | 1998-11-13 | 2000-05-30 | Motorola Inc | 集積回路 |
| WO2004047163A1 (ja) * | 2002-11-15 | 2004-06-03 | Kabushiki Kaisha Toshiba | 半導体装置 |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2005229086A (ja) * | 2004-01-15 | 2005-08-25 | Toshiba Corp | 半導体装置 |
| US7019400B2 (en) | 2003-03-24 | 2006-03-28 | Nec Electronics Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the device |
| US7161231B2 (en) | 2003-09-30 | 2007-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device which prevents peeling of low-permittivity film by using multilevel interconnection |
| JP2007518276A (ja) * | 2004-01-06 | 2007-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低ｋ相互配線構造物用のしなやかな不動態化エッジシール |
| JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008130753A (ja) * | 2006-11-20 | 2008-06-05 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| US7687915B2 (en) | 2007-10-15 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device having crack stop structure |
| JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| US8513970B2 (en) | 2008-12-26 | 2013-08-20 | Nec Corporation | Semiconductor device and method of testing the same |
| JP2014207440A (ja) * | 2013-03-18 | 2014-10-30 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
-
1998
- 1998-11-10 JP JP31857198A patent/JP4424768B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150521A (ja) * | 1998-11-13 | 2000-05-30 | Motorola Inc | 集積回路 |
| WO2004047163A1 (ja) * | 2002-11-15 | 2004-06-03 | Kabushiki Kaisha Toshiba | 半導体装置 |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| CN1329983C (zh) * | 2003-03-24 | 2007-08-01 | 恩益禧电子股份有限公司 | 具有多层互连结构的半导体器件以及制造该器件的方法 |
| US7019400B2 (en) | 2003-03-24 | 2006-03-28 | Nec Electronics Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the device |
| US7205636B2 (en) | 2003-09-30 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device with a multilevel interconnection connected to a guard ring |
| USRE43909E1 (en) | 2003-09-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Semiconductor device with a multilevel interconnection connected to a guard ring |
| US7205637B2 (en) | 2003-09-30 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device with a multilevel interconnection connected to a guard ring and alignment mark |
| US7161231B2 (en) | 2003-09-30 | 2007-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device which prevents peeling of low-permittivity film by using multilevel interconnection |
| JP2007518276A (ja) * | 2004-01-06 | 2007-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低ｋ相互配線構造物用のしなやかな不動態化エッジシール |
| JP2005229086A (ja) * | 2004-01-15 | 2005-08-25 | Toshiba Corp | 半導体装置 |
| JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
| JP2008130753A (ja) * | 2006-11-20 | 2008-06-05 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| US7687915B2 (en) | 2007-10-15 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device having crack stop structure |
| JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8513970B2 (en) | 2008-12-26 | 2013-08-20 | Nec Corporation | Semiconductor device and method of testing the same |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| US8742547B2 (en) | 2010-03-24 | 2014-06-03 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| US9685416B2 (en) | 2010-03-24 | 2017-06-20 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2014207440A (ja) * | 2013-03-18 | 2014-10-30 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4424768B2 (ja) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163075A (en) | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US6650010B2 (en) | Unique feature design enabling structural integrity for advanced low K semiconductor chips | |
| US7250681B2 (en) | Semiconductor device and a method of manufacturing the semiconductor device | |
| US20170186704A1 (en) | Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region | |
| US6858936B2 (en) | Semiconductor device having an improved construction in the interlayer insulating film | |
| JP2008172223A (ja) | 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| US8035232B2 (en) | Semiconductor device including interconnects, vias connecting the interconnects and greater thickness of the liner film adjacent the vias | |
| KR102539779B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
| US20060151881A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2000150429A (ja) | 半導体装置およびその製造方法 | |
| JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| US9490207B2 (en) | Semiconductor device having a copper wire within an interlayer dielectric film | |
| JP2006060166A (ja) | 電子デバイス及びその製造方法 | |
| JPH1197525A (ja) | 半導体装置およびその製造方法 | |
| US7737474B2 (en) | Semiconductor device with seal ring having protruding portions | |
| KR20040090482A (ko) | 반도체장치 및 그 제조방법 | |
| WO2021031419A1 (zh) | 第一晶圆及其形成方法、晶圆堆叠结构 | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| KR20010007566A (ko) | 반도체 장치에서의 다층 배선구조 및 그 제조방법 | |
| JP2011258762A (ja) | 半導体装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH02161755A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |