JP2009531843A - 相互接続スタックにおける局所化されたエアギャップ形成の制御の改善 - Google Patents
相互接続スタックにおける局所化されたエアギャップ形成の制御の改善 Download PDFInfo
- Publication number
- JP2009531843A JP2009531843A JP2009502027A JP2009502027A JP2009531843A JP 2009531843 A JP2009531843 A JP 2009531843A JP 2009502027 A JP2009502027 A JP 2009502027A JP 2009502027 A JP2009502027 A JP 2009502027A JP 2009531843 A JP2009531843 A JP 2009531843A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- etch
- etch barrier
- interconnect level
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
この方法は、
それぞれの相互接続レベルの金属間誘電体層部分の間に前記参照基板表面と平行に存在する金属相互接続線部分を含むそれぞれの相互接続レベルを形成するステップと、
下部中間相互接続レベルの上に、あるいは、上部中間相互接続レベルを形成する直前に、前記金属間誘電体層部を腐食させる選択的エッチング液に対して不浸透性である下部エッチバリヤ層を形成するステップと、
前記上部中間相互接続レベルの上に、選択的エッチング液に対して不浸透性である上部エッチバリヤ層を形成するステップと、
上部および下部エッチバリヤ層に少なくとも1つのエッチ開口部を形成するとともに、上部および下部エッチバリヤ層のそれぞれのエッチ開口部を互いに結合する少なくとも1つのエッチビアを形成するステップと、
エッチビアの側壁に沿って延びる、選択的エッチング液に対して不浸透性の側部エッチバリヤライナを形成するステップと、
エッチビアを介して選択的エッチング液を供給することによって、下部エッチバリヤ層の下方に配置された1つ以上の相互接続レベルにエアギャップを形成するステップとからなる相互接続スタックの製造方法。
前記基板の参照表面から最短距離にある底部相互接続レベルと前記参照表面から最長距離にある最上部相互接続レベルとを含む複数の相互接続レベルと、
それぞれの相互接続レベルにおいて、金属間誘電体層部分の間に前記参照基板表面に平行に延在する金属相互接続線部分と、
前記最上部の相互接続レベルの下方にある上部中間相互接続レベル上に配置された、前記金属間誘電体層部分を腐食する選択的エッチング液に対して不浸透性である上部エッチバリヤ層と、
前記上部中間相互接続レベルの下方に配置された、前記選択的エッチング液に対して不浸透性である下部エッチバリヤ層とを具える。
Claims (12)
- 基板上に相互接続スタックを含む集積回路デバイスであって、前記相互接続スタックは、
前記基板の参照表面から最短距離にある底部相互接続レベルと前記参照表面から最長距離にある最上部相互接続レベルとを含む複数の相互接続レベルと、
それぞれの相互接続レベルにおいて、金属間誘電体層部分の間に前記参照基板表面に平行に延在する金属相互接続線部分と、
前記最上部の相互接続レベルの下方にある上部中間相互接続レベル上に配置された、前記金属間誘電体層部分を腐食する選択的エッチング液に対して不浸透性である上部エッチバリヤ層と、
前記上部中間相互接続レベルの下方に配置された、前記選択的エッチング液に対して不浸透性である下部エッチバリヤ層とを具え、
前記上部および下部エッチバリヤ層はそれぞれ少なくとも1つのエッチ開口を含み、これらのエッチ開口部は、上部エッチバリヤ層のエッチ開口部から下部エッチバリヤ層のエッチ開口部まで延在する、選択的エッチング液に対して不透過性の側部エッチバリヤライナによって限定され、
下部エッチバリヤ層の下方に配置された1つ以上の相互接続レベルに、エアギャップが存在する、集積回路デバイス。 - 2つの隣接する相互接続レベルの相互接続線部分を結合するための金属ビアと、前記金属ビアの間および前記隣接する相互接続レベルの間に前記参照基板に平行に延在するレベル間誘電体層部分とをさらに有する、請求項1記載の集積回路デバイス。
- 前記レベル間誘電体層部分が、前記選択的エッチング液に対して不浸透性である材料で造られている、請求項2記載の集積回路デバイス。
- 前記上部および下部エッチバリヤ層のエッチ開口部の間に、エアキャビティが延びている、請求項1記載の集積回路デバイス。
- 前記上部および下部エッチバリヤ層中のエッチ開口部が、誘電材料で充填されている、請求項1記載の集積回路デバイス。
- 前記下部エッチバリヤ層が、前記上部中間相互接続レベルの下方に位置する、下部中間相互接続レベルの上に配置されている、請求項1記載の集積回路デバイス。
- 前記下部エッチングバリヤ層が、前記上部中間相互接続レベルと直下のレベル間誘電体層との間に配置される、請求項1記載の集積回路デバイス。
- 前記選択的エッチング液に対して不浸透性である側部エッチバリヤをさらに有し、該側部エッチバリヤが、前記上部エッチバリヤ層から前記底部相互接続レベルまで延び、エアギャップの存在する領域を横方向に限定する、請求項1記載の集積回路デバイス。
- 基板の参照面から最短距離にある底部相互接続レベルから、前記参照面から最長距離にある最上部相互接続レベルまで、複数の相互接続レベルを形成するステップを含む、集積回路デバイスの相互接続スタックの製造方法であって、
それぞれの相互接続レベルの金属間誘電体層部分の間に前記参照基板表面と平行に存在する金属相互接続線部分を含むそれぞれの相互接続レベルを形成するステップと、
下部中間相互接続レベルの上に、あるいは、上部中間相互接続レベルを形成する直前に、前記金属間誘電体層部を腐食させる選択的エッチング液に対して不浸透性である下部エッチバリヤ層を形成するステップと、
前記上部中間相互接続レベルの上に、選択的エッチング液に対して不浸透性である上部エッチバリヤ層を形成するステップと、
上部および下部エッチバリヤ層に少なくとも1つのエッチ開口部を形成するとともに、上部および下部エッチバリヤ層のそれぞれのエッチ開口部を互いに結合する少なくとも1つのエッチビアを形成するステップと、
エッチビアの側壁に沿って延びる、選択的エッチング液に対して不浸透性の側部エッチバリヤライナを形成するステップと、
エッチビアを介して選択的エッチング液を供給することによって、下部エッチバリヤ層の下方に配置された1つ以上の相互接続レベルにエアギャップを形成するステップとからなる相互接続スタックの製造方法。 - 前記最上部相互接続レベルを形成するステップの前に、前記エッチビアを充填しない堆積技術で最上部レベル間誘電体層を堆積するステップを有する、請求項9記載の製造方法。
- 前記最上部相互接続レベルを形成するステップの前に、前記エッチビアを充填する技術で最上部レベル間誘電体層を堆積するステップを有する、請求項9記載の製造方法。
- 前記エアギャップを形成するステップの前に、前記選択的エッチング液に対して不浸透性の材料を使用して、前記上部エッチバリヤ層から前記底部相互接続レベルまで、側部エッチバリヤを形成するステップを有する請求項9記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06300305 | 2006-03-30 | ||
PCT/EP2007/052673 WO2007113108A1 (en) | 2006-03-30 | 2007-03-21 | Improving control of localized air gap formation in an interconnect stack |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009531843A true JP2009531843A (ja) | 2009-09-03 |
Family
ID=38134810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009502027A Withdrawn JP2009531843A (ja) | 2006-03-30 | 2007-03-21 | 相互接続スタックにおける局所化されたエアギャップ形成の制御の改善 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8097949B2 (ja) |
EP (1) | EP2005468A1 (ja) |
JP (1) | JP2009531843A (ja) |
CN (1) | CN101454891A (ja) |
TW (1) | TW200818389A (ja) |
WO (1) | WO2007113108A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100907896B1 (ko) * | 2007-06-22 | 2009-07-14 | 주식회사 동부하이텍 | 시스템 인 패키지의 금속 전극 형성방법 |
US7979824B2 (en) * | 2008-09-11 | 2011-07-12 | International Business Machines Corporation | Cost-benefit optimization for an airgapped integrated circuit |
US8108820B2 (en) * | 2008-09-11 | 2012-01-31 | International Business Machines Corporation | Enhanced conductivity in an airgapped integrated circuit |
US8456009B2 (en) | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
US8896120B2 (en) * | 2010-04-27 | 2014-11-25 | International Business Machines Corporation | Structures and methods for air gap integration |
CN101982879A (zh) * | 2010-10-15 | 2011-03-02 | 复旦大学 | 一种低介电常数介质与铜互连的结构及其集成方法 |
KR101194895B1 (ko) * | 2011-02-07 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 형성방법 |
US20130323930A1 (en) * | 2012-05-29 | 2013-12-05 | Kaushik Chattopadhyay | Selective Capping of Metal Interconnect Lines during Air Gap Formation |
US20140138790A1 (en) * | 2012-11-21 | 2014-05-22 | Spansion Llc | Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same |
US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
US9373561B1 (en) * | 2014-12-18 | 2016-06-21 | International Business Machines Corporation | Integrated circuit barrierless microfluidic channel |
US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
DE112017004206T5 (de) * | 2016-08-25 | 2019-05-29 | Sony Semiconductor Solutions Corporation | Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung |
WO2018063323A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Via & plug architectures for integrated circuit interconnects & methods of manufacture |
US11069561B2 (en) | 2019-05-10 | 2021-07-20 | Micron Technology, Inc. | Methods of forming electronic devices, and related electronic devices and electronic systems |
US11139302B2 (en) | 2019-06-10 | 2021-10-05 | Micron Technology, Inc. | Integrated assemblies comprising spaces between bitlines and comprising conductive plates operationally proximate the bitlines, and methods of forming integrated assemblies |
US11232977B2 (en) | 2020-02-11 | 2022-01-25 | International Business Machines Corporation | Stepped top via for via resistance reduction |
US20230109118A1 (en) * | 2021-10-01 | 2023-04-06 | Nanya Technology Corporation | Interconnection structure and method for manufacturing the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2962272B2 (ja) * | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6297125B1 (en) * | 1998-01-23 | 2001-10-02 | Texas Instruments Incorporated | Air-bridge integration scheme for reducing interconnect delay |
US6245658B1 (en) * | 1999-02-18 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming low dielectric semiconductor device with rigid, metal silicide lined interconnection system |
US6556962B1 (en) * | 1999-07-02 | 2003-04-29 | Intel Corporation | Method for reducing network costs and its application to domino circuits |
US6228770B1 (en) * | 2000-03-21 | 2001-05-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form self-sealing air gaps between metal interconnects |
US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
FR2851373B1 (fr) * | 2003-02-18 | 2006-01-13 | St Microelectronics Sa | Procede de fabrication d'un circuit electronique integre incorporant des cavites |
US6713835B1 (en) * | 2003-05-22 | 2004-03-30 | International Business Machines Corporation | Method for manufacturing a multi-level interconnect structure |
US7071532B2 (en) | 2003-09-30 | 2006-07-04 | International Business Machines Corporation | Adjustable self-aligned air gap dielectric for low capacitance wiring |
DE102004003337A1 (de) | 2004-01-22 | 2005-08-18 | Infineon Technologies Ag | Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren, Silizium-Sauerstoff-Stickstoff-haltiges Material und Schicht-Anordnung |
US7179747B2 (en) * | 2004-02-04 | 2007-02-20 | Texas Instruments Incorporated | Use of supercritical fluid for low effective dielectric constant metallization |
TW200735308A (en) * | 2005-12-23 | 2007-09-16 | Koninkl Philips Electronics Nv | On-chip interconnect-stack cooling using sacrificial interconnect segments |
-
2007
- 2007-03-21 CN CN200780019990.1A patent/CN101454891A/zh active Pending
- 2007-03-21 US US12/295,568 patent/US8097949B2/en not_active Expired - Fee Related
- 2007-03-21 WO PCT/EP2007/052673 patent/WO2007113108A1/en active Application Filing
- 2007-03-21 JP JP2009502027A patent/JP2009531843A/ja not_active Withdrawn
- 2007-03-21 EP EP07727150A patent/EP2005468A1/en not_active Withdrawn
- 2007-03-27 TW TW096110562A patent/TW200818389A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2007113108A1 (en) | 2007-10-11 |
US20090243108A1 (en) | 2009-10-01 |
US8097949B2 (en) | 2012-01-17 |
TW200818389A (en) | 2008-04-16 |
CN101454891A (zh) | 2009-06-10 |
EP2005468A1 (en) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009531843A (ja) | 相互接続スタックにおける局所化されたエアギャップ形成の制御の改善 | |
US10546743B2 (en) | Advanced interconnect with air gap | |
US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
US8604592B2 (en) | Semiconductor device | |
US9165883B2 (en) | Interconnection structure for an integrated circuit | |
JP5106933B2 (ja) | 半導体装置 | |
JP4852234B2 (ja) | ボイド発生が防止される金属配線構造及び金属配線方法 | |
US20050121792A1 (en) | Interconnection structure and method for forming the same | |
US20120009789A1 (en) | Semiconductor device having seal ring structure and method of forming the same | |
US6806579B2 (en) | Robust via structure and method | |
JP2004327909A (ja) | 半導体装置及びその製造方法 | |
JP2008277437A (ja) | 半導体装置およびその製造方法 | |
US6962870B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP3910973B2 (ja) | 半導体装置の製造方法 | |
US20030222349A1 (en) | Semiconductor device with multilayer interconnection structure | |
KR100731075B1 (ko) | 반도체 소자 및 그 제조방법 | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
JP4967207B2 (ja) | 半導体装置の製造方法 | |
KR100253411B1 (ko) | 반도체 소자의 다층 배선 구조 형성 방법 | |
KR20010113520A (ko) | 이중 상감 구조 및 커패시터를 가진 집적회로의 제조 공정 | |
US7354523B2 (en) | Methods for sidewall etching and etching during filling of a trench | |
KR100751669B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100605194B1 (ko) | 반도체 소자의 패드 형성 방법 | |
US20080044998A1 (en) | Method of Fabricating Metal Interconnection of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091008 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |