JPH11297841A - 半導体集積回路およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 被覆率の制御、電位固定が容易なダミーパタ
ーンを用いた半導体集積回路およびその製造方法を提供
すること。 【解決手段】 半導体基板上に形成された集積回路パタ
ーン２１、２２と、この集積回路パターンの配線密度の
低い領域に形成された格子形状のダミーパターン１１と
を備えたことを特徴とする格子形状のダミーパターンを
配置した半導体集積回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、マイクロコンピュータや各種のロジック回
路を含む、所謂ＡＳＩＣ集積回路に関する。

【０００２】

【従来の技術】半導体集積回路、特にＡＳＩＣと呼ばれ
る集積回路は、産業分野に広く応用され、その集積度は
著しい速度で高められている。このような高い集積度の
半導体集積回路の製造においては、半導体基板の表面に
多層に形成される配線層や回路パターンの粗密が半導体
製造プロセスに影響を及ぼすことが知られている。すな
わち、多層構造の半導体集積回路における各層のパター
ンによる半導体表面の被覆率が半導体集積回路表面の位
置により変化することにより、半導体製造プロセスに影
響を及ぼし、回路パターンの寸法精度が場所により異な
り、その結果歩留まりが低下するという問題があった。

【０００３】図４はこの回路パターンによる半導体表面
の被覆率と製造歩留まりとの関係を示すグラフである。
図の横軸Ｘは被覆率、縦軸Ｙは歩留りを示す。このグラ
フから明らかなように、半導体集積回路の製造歩留まり
は曲線Ｐで示されるように被覆率により変化し、所定の
被覆率の場合に歩留まりが最大、すなわち、図の水平線
Ｑで示される理論歩留まりになる。したがって、半導体
集積回路の製造における歩留まりは、プロセスや装置に
よって歩留まりが最適となる被覆率が存在することが分
かる。

【０００４】このため、従来のこの種の半導体集積回路
においては、配線層の密度の低い半導体表面部分に、本
来の配線パターンとは別にダミーパターンを形成し、配
線層の粗密を緩和することによりプロセスの安定化を図
り、これによって歩留まりを向上させていた。このよう
なダミーパターンの形態としては、配線層の存在しない
半導体表面領域全体を覆う広い面積の矩形パターンや、
通常の配線パターンと同様な相互に独立したあるいは相
互に連結されたストライプ状のパターンが用いられてい
た。図５（Ａ）（Ｂ）は相互に連結されたストライプ状
のダミーパターンの例を示す平面図である。

【０００５】

【発明が解決しようとする課題】上述した従来のダミー
パターンを用いた被覆率の制御手法は試行錯誤的なもの
であり、目標とする被覆率になるようにダミーパターン
を生成することが困難であった。すなわち、従来のダミ
ーパターンを用いて集積回路の配線密度の低い部分に発
生させても、この発生させたダミーパターンによる被覆
率を所望の値に制御する手法が確立されておらず、試行
錯誤的に制御する以外に方法がなかった。

【０００６】また、ダミーパターンを設ける場合、ダミ
ーパターン層と集積回路を構成する配線層間に生じるカ
ップリング容量は、集積回路の特性に悪影響を生ずる恐
れがある。これを回避するには、ダミーパターンを集積
回路内の低レベルの電源電位に固定すれば良いが、配置
されたダミーパターン全てを固定することは困難であ
る。すなわち、ダミーパターン層は多層配線の同じレベ
ルの層に存在する集積回路の配線層に交差する場合に
は、配線層に対して接触しないようにその部分で切断し
なければならない。したがって分断された全てのダミー
パターンの中には近くに集積回路の電源線が存在しない
こともあり、この場合は電位の固定ができない。電位を
固定できないダミーパターンは集積回路への影響を避け
るために削除する必要があるが、これによって目標とす
る被覆率になるようにダミーパタ一ンを発生させるのは
困難となる。

【０００７】このように従来、ダミーパターンを所望の
被覆率を達成しつつ半導体表面の必要な領域に生成する
作業は、主として熟練者の手作業に依存しており、ＣＡ
Ｄ技術を用いて生成することは、アルゴリズム的に困難
であった。

【０００８】さらに、広い面積のダミーパターンにより
半導体表面領域全体を覆う場合、使用中に温度変化等に
より、クラックが生じるおそれがある。

【０００９】したがって本発明は、上述したような従来
のダミーパターンによる問題点を除去し、被覆率の制
御、電位固定が容易で、クラックが生ずる恐れのないダ
ミーパターンを用いた半導体集積回路およびその製造方
法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に形成された集積回路パターンと、こ
の集積回路パターンの配線密度の低い領域に形成された
格子形状のダミーパターンとを備えたことを特徴とする
ものである。

【００１１】また、本発明の半導体集積回路は、電源配
線および信号配線が多層構造に配線された集積回路パタ
ーンと、この集積回路パターンの配線密度の低い領域に
形成された格子形状のダミーパターンと、このダミーパ
ターンの一部を前記電源配線に接続する手段とを備えた
ことを特徴とするものである。

【００１２】さらに前記本発明の半導体集積回路におい
ては、前記格子形状のダミーパターンは、前記集積回路
パターンとの交差部分では相互に接触しないように切断
分離されていることを特徴とするものである。

【００１３】本発明の半導体集積回路の製造方法は、半
導体基板上に集積回路パターンを形成するとともに、前
記集積回路パターンの配線密度の低い領域にダミーパタ
ーンを形成する半導体集積回路の製造方法において、前
記ダミーパターンとして格子形状のダミーパターンを用
いるとともに、この格子形状のダミーパターンを構成す
る基本ダミーパターンの面積を一定に維持したまま、格
子線幅を増減することにより、前記集積回路パターンの
被覆率の調整を行うことを特徴とするものである。

【００１４】前記本発明の半導体集積回路の製造方法
は、前記半導体基板の面積をＡ、ダミーパターン形成領
域の面積をＢ、前記半導体基板に対する目標被覆率をａ
％、前記半導体基板に対するダミーパターン形成前の被
覆率をｂ％、前記基本ダミーパターンの面積をＳ、前記
基本ダミーパターンの実面積をＳｕとするとき、関係式 （ａ−ｂ）Ａ／Ｂ＝Ｓｕ／Ｓ を満たすように、前記格子形状のダミーパターンの線幅
を決定することを特徴とするものである。

【００１５】

【発明の実施の形態】以下本発明の実施の形態を図面を
用いて詳細に説明する。

【００１６】図１は本発明に使用される格子状ダミーパ
ターンを示す平面図である。この格子状ダミーパターン
１１は縦方向および横方向に平行に配列され、かつ、相
互に交差する複数本のストライプ状のダミー配線パター
ン１２、１３と、これらのダミー配線パターン１２、１
３により囲まれる複数個の空白部１４により構成されて
いる。この格子形状のダミーパターン１１は、また、図
１の太線の枠１５で囲まれた部分のパターン（以下基本
ダミーパターン１５と呼ぶ。）を単位として、このパタ
ーン１５を前後左右に連続的に展開することにより構成
されている。すなわち、基本ダミーパターン１５は、ダ
ミー配線パターン１２、１３の一部であるＬ字型の斜線
部１６と空白部１４とから構成されている。

【００１７】ところで、基本ダミーパターン１５はその
面積、すなわち、枠１５で囲まれた部分の面積を一定に
したまま、Ｌ字型の斜線部１６で示されるダミー配線パ
ターン１２、１３の線幅を変化することにより、基本ダ
ミーパターン１５の面積（以下基本ダミーパターンの占
有面積という。）に対するダミー配線パターン１２、１
３部分が占有する面積（以下基本ダミーパターンの実面
積という。）の比率を所望の値にすることができる。こ
の結果、基本ダミーパターン１５の集合である格子状ダ
ミーパターン１１全体についても、格子状ダミーパター
ン１１全体が占める面積（以下ダミーパターンの占有面
積という。）に対するダミー配線パターン１２、１３が
占有する面積（以下ダミーパターンの実面積という。）
の比率、すなわち、被覆率を所望の値にすることができ
る。

【００１８】次にこのように格子形状のダミーパターン
１１を用いて半導体集積回路の被覆率を制御する方法に
ついて具体的に説明する。

【００１９】図２は格子状ダミーパターン１１の構成単
位である基本ダミーパターン１５を示す図である。同図
においては、計算を容易にするため、基本ダミーパター
ン１５は一辺の長さをＸとする正方形であり、ダミー配
線パターン１２、１３の線幅は同一であり、空白部１４
も一辺の長さをＹとする正方形とする。ここで基本ダミ
ーパターンの実面積をＳｕ、基本ダミーパターンの占有
面積をＳとすると Ｓｕ＝Ｘ2 −Ｙ2 （１） と表される。そして、基本ダミーパターン１５内におけ
る被覆率ｃとすると、 ｃ＝Ｓｕ／Ｓ＝（Ｘ2 −Ｙ2 ）／Ｘ2 （２） と表される。

【００２０】今、仮に、Ｘ＝１００とすると、Ｙ＝１０
でｃは９９％、Ｙ＝９０でｃは０．２％となる。したが
って、空白部１４の一辺の長さＹを変化することによ
り、基本ダミーパターン１５内における被覆率ｃの値を
０．２％から９９％まで制御することができる。ところ
で、図２から明らかなように、ダミー配線パターン１
２、１３の線幅はＸ−Ｙで与えられるため、Ｙを変化す
ることは、Ｘを一定と仮定すると、ダミー配線パターン
１２、１３の線幅はＸ−Ｙを変化することと等価であ
る。

【００２１】次に、半導体集積回路の製造プロセスにお
いて、被覆率の調整のためにダミーパターンを形成する
領域は、対象とする半導体集積回路の種類、回路パター
ンにより異なり、同一の半導体集積回路においても、互
いに隔離された異なる形状および面積を有する複数の領
域に形成することもある。このため被覆率の制御に際し
ては、先ず、ダミーパターンを形成する個々の領域の面
積を求める必要がある。一般に、任意の形状および面積
を有する領域の面積を求めるためには、その領域に対
し、十分に小さな面積の単位面積パターンをその領域に
敷き詰め、敷き詰められた単位面積パターンの個数に単
位面積パターンの面積を乗ずることにより求めることが
できる。これは積分の概念の応用である。したがって、
ダミーパターンの形成可能領域の面積を求めるために
は、この領域内に配置可能な形状および面積の格子状ダ
ミーパターン１１を決定し、その中に含まれる基本ダミ
ーパターン１５の個数を計数し、これに基本ダミーパタ
ーンの占有面積Ｓを乗ずればよい。そして格子状ダミー
パターン１１を構成する基本ダミーパターン１５の被覆
率を、ダミーパターンの形成領域において実現すべき目
標被覆率となるように、基本ダミーパターン１５内の空
白部１４の一辺の長さＹを選定する。

【００２２】次に、一例として、Ａｌの２層配線を用い
た例えばマイクロコンピュータ集積回路において、第２
層Ａｌ配線層の被覆率を所定の値に実現する設計プロセ
スを具体的に説明する。先ず、前提条件として、 第２層Ａｌ配線層の目標とする被覆率 ａ％ 第２層Ａｌ配線層の現在の被覆率 ｂ％ チップの面積 Ａ ダミーパターン形成領域の面積 Ｂ 基本ダミーパターンの面積 Ｓ とする。チップの面積Ａに対して、目標とする被覆率ａ
％から現在の被覆率ｂ％を引いた（ａ−ｂ）％がダミー
パターンにより補充すべき被覆率であるが、これをチッ
プの面積に換算すると（ａ−ｂ）Ａとなる。この面積
（ａ−ｂ）Ａとダミーパターン形成領域の面積Ｂとの比
率が基本ダミーパターン１５の実面積Ｓｕと基本ダミー
パターンの占有面積Ｓとの比率が等しくなるように、す
なわち、次式を満足するように基本ダミーパターン１５
を設計する。

【００２３】 （ａ−ｂ）Ａ／Ｂ＝Ｓｕ／Ｓ （３） この式から基本ダミーパターン１５の実面積Ｓｕは Ｓｕ＝Ｓ（ａ−ｂ）Ａ／Ｂ （４） 次に、基本ダミーパターン１５内の空白部１４の面積Ｙ
2 は基本ダミーパターン１５の面積Ｓから実面積Ｓｕを
引いた値であるため、 Ｙ2 ＝Ｓ｛１−（ａ−ｂ）Ａ／Ｂ｝ （５） となる。前述のように、基本ダミーパターン１５内のダ
ミー配線パターン１２、１３の線幅はＸ−Ｙで与えられ
るため、（５）を用いて Ｘ−Ｙ＝Ｘ21/2−Ｙ21/2 ＝Ｓ1/2 −Ｓ1/2 ｛１−（ａ−ｂ）Ａ／Ｂ｝1/2 （６） となる。

【００２４】基本ダミーパターン１５を一辺の長さＸが
３００μｍの正方形とすると、面積Ｓは９００００μｍ
2 となり、（６）式は Ｘ−Ｙ＝３００μｍ−３００μｍ｛１−（ａ−ｂ）Ａ／Ｂ｝1/2 （７） となる。同式中のａ、ｂ、Ａ、ＢはＣＡＤツールにより
容易に測定できるので、目標とする被覆率ａ％を得るた
めの格子状ダミーパターン１１の配線パターン１２、１
３の線幅Ｘ−Ｙを容易に求めることができる。

【００２５】本発明の実施例では、このダミー配線パタ
ーン１２、１３の線幅（Ｘ−Ｙ）は１．１４μｍから５
３．２μｍの間で、目標とする被覆率ａ％と現在の被覆
率ｂ％との差に応じて決定した。また、ダミーパターン
形成領域は、第２層Ａｌ配線層における、配線密度の低
い領域で、電源グランド配線パターンを除く集積回路を
構成する配線パターンの端部から３．８μｍ、局所的に
は１．９μｍの間隔をおいて格子状ダミーパターン１１
を配置することが可能な領域とした。このため、電源グ
ランド配線パターンを除く集積回路パターンの端部を
３．８μｍ幅で、また、局所的には１．９μｍ幅で拡大
し、拡大された部分はダミーパターン形成禁止領域とし
た。また、集積回路内のＲＡＭ等特定の回路部分につい
てもダミーパターン形成禁止領域とし、これらの禁止領
域以外の領域の面積をダミーパターン形成領域の面積Ｂ
とした。

【００２６】さらに、これらのダミーパターン形成領域
に形成した格子状ダミーパターン１１が集積回路の電源
グランド配線パターンに接触しているか、この近傍に延
長されており、コンタクトが取れる場合を除き、その領
域の格子状ダミーパターン１１は除去した。

【００２７】図３は本発明の格子状ダミーパターンを実
際の集積回路に適用した実施形態を示す平面図である。
図３の集積回路はマイクロコンピュータ回路の一部であ
り、縦方向に延長される多数の配線２１は第１層のＡｌ
配線である。また、横方向に延長される配線２２は第２
層のＡｌ配線である。この第２層Ａｌ配線２２と同じレ
ベルの配線層には、格子状のダミーパターン１１が配線
されている。この実施形態においては、格子状のダミー
パターン１１を構成する縦方向の配線パターン１２は、
集積回路を構成する第２層Ａｌ配線２２と交差する部分
２３においては、相互に接触しないように切断除去され
ている。

【００２８】格子状のダミーパターン１１を構成する横
方向の配線パターン１３は、この配線パターン１３と異
なる第１層に配線された電源グランドＡｌ配線２４にス
ルーホールコンタクト２５により接続されている。

【００２９】格子状ダミーパターンの一部を、集積回路
内で使用している電源配線の最も低い電位を有するグラ
ンド配線に接続すると、格子状ダミーパターンの集積回
路素子や配線に対するカップリングの影響を減少する効
果がある。また、これにより電源線を流れる電流も、格
子状ダミーパターンに流れ、キルヒホッフの第一法則に
より、より小さな電流に分散されて拡散する。電源線等
からの輻射ノイズは電流に依存するため、電流変動を起
こす領域が広くても、電流の変動値が小さい方がノイズ
対策上有利となるため、格子形状ダミーパターンは輻射
ノイズ対策上でも有効な手段となる。

【００３０】また、格子状ダミーパターンは一様分布可
能で、しかも、パターンの連結率がよいため、放熱の観
点においてもすぐれている。

【００３１】本発明による格子状のダミーパターンを用
いた半導体集積回路の被覆率調整は、ＣＡＤツールを利
用して精度良く行うことができる。本発明者は、２層Ａ
ｌ配線構造の２種類のマイクロコンピュータチップにつ
いて目標被覆率を種々変化させて格子状のダミーパター
ンを形成処理し、処理後に達成された被覆率を測定した
結果、下表のようになった。なお、２種類のうちのチッ
プ１は、チップサイズが３３４６６μｍ×３６９２１μ
ｍ、トランジスタ数が６５７Ｋ個であり、ダミーパター
ン処理前の第２層Ａｌ配線の被覆率は２６．０３７％、
チップ２は、チップサイズが５０７２２μｍ×４９０２
０μｍ、トランジスタ数が１１００Ｋ個、ダミーパター
ン処理前の第２層Ａｌ配線の被覆率は３５．１８８％で
ある。

【００３２】 目標被覆率（％） 処理後被覆率 チップ１（％） チップ２（％） ２７．０００ ２７．２４１ −−．−−−（形成必要なし） ２８．０００ ２８．０６７ −−．−−−（形成必要なし） ３０．０００ ３０．０９３ −−．−−−（形成必要なし） ３５．０００ ３４．６３１ −−．−−−（形成必要なし） ３６．０００ ３５．５９０ ３８．００４ ３７．０００ ３６．５７６ ３８．７６０ ４０．０００ ３９．３７０ ４０．８９０ ４３．０００ ４２．２６１ ４３．４６１ ４６．０００ ４５．２０９ ４５．９３８ ４７．０００ ４６．１７９ ４６．７４０ ５０．０００ ４９．１０５ −−．−−−（形成不能） ５５．０００ ５４．２１６ −−．−−−（形成不能） ５８．０００ ５７．９５３ −−．−−−（形成不能） この表から、本発明による半導体集積回路の被覆率の制
御は極めて高い精度を有することが明らかである。

【００３３】なお、本発明は上記の実施形態に限定され
るものでないことはいうまでもない。例えば、上述した
実施形態においては、２層配線構造の集積回路の第２層
配線レベルにダミーパターンを形成したが、１層構造の
集積回路あるいは３層以上の集積回路に適用できること
はいうまでもない。

【００３４】また、上述した基本ダミーパターンはＬ字
型の配線パターン１６と正方形の空白部１４からなり、
全体として正方形のパターンとして説明したが、このよ
うなパターンに限定される必要はなく、空白部とその周
囲に配置された配線部分とを備え、前後左右への繰り返
し配列により格子状のダミーパターンを構成できれば、
その形状は問わない。

【００３５】

【発明の効果】以上説明したように、本発明によればダ
ミーパターンの形状を格子形状にすることにより、ＣＡ
Ｄツールを用いた半導体集積回路の被覆率の制御が容易
となり、歩留まりが最適となる被覆率を容易に実現する
ことができる。

【００３６】また格子状のダミーパターンは連結性が良
いため、ダミーバターン全体を電源線の低電位に固定す
ることができるため、半導体集積回路とのカップリング
の影響を防止でき、半導体チップとして良い特性が得ら
れる。また、電源グラウンドのメッシュ化により、輻射
ノイズを低減し、さらに熱放射も促進できる。

【００３７】また、格子状のパターンはクラックにも強
く、また、任意の２点間の連結率が高く、特定の信号線
としての用途の可能性もひめている。

【図面の簡単な説明】

【図１】本発明に使用されるダミーパターンを示す平面
図である。

【図２】図１に示す格子状ダミーパターンの構成単位で
ある基本ダミーパターンを示す図である。

【図３】本発明のダミーパターンを実際の集積回路に適
用した実施形態を示す平面図である。

【図４】従来の回路パターンによる半導体表面の被覆率
と製造歩留まりとの関係を示すグラフである。

【図５】従来のダミーパターンの形状を示す平面図であ
る。

【符号の説明】 １１ 格子状ダミーパターン １２ 縦方向ダミー配線パターン １３ 横方向ダミー配線パターン １４ 空白部 １５ 基本ダミーパターン １６ Ｌ字型の斜線部 ２１ 第１層のＡｌ配線 ２２ 第２層のＡｌ配線 ２３ 交差部分 ２４ 電源グランドＡｌ配線 ２５ スルーホールコンタクト

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された集積回路パタ
   ーンと、この集積回路パターンの配線密度の低い領域に
   形成された格子形状のダミーパターンとを備えたことを
   特徴とする半導体集積回路。
2. 【請求項２】 電源配線および信号配線が多層構造に配
   線された集積回路パターンと、この集積回路パターンの
   配線密度の低い領域に形成された格子形状のダミーパタ
   ーンと、このダミーパターンの一部を前記電源配線に接
   続する手段とを備えたことを特徴とする半導体集積回
   路。
3. 【請求項３】 請求項１または２において、前記格子形
   状のダミーパターンは、前記集積回路パターンとの交差
   部分では相互に接触しないように切断分離されているこ
   とを特徴とする半導体集積回路。
4. 【請求項４】 半導体基板上に集積回路パターンを形成
   するとともに、前記集積回路パターンの配線密度の低い
   領域にダミーパターンを形成する半導体集積回路の製造
   方法において、前記ダミーパターンとして格子形状のダ
   ミーパターンを用いるとともに、この格子形状のダミー
   パターンを構成する基本ダミーパターンの面積を一定に
   維持したまま、格子線幅を増減することにより、前記集
   積回路パターンの被覆率の調整を行うことを特徴とする
   半導体集積回路の製造方法。
5. 【請求項５】 請求項４において、前記半導体基板の面
   積をＡ、ダミーパターン形成領域の面積をＢ、前記半導
   体基板に対する目標被覆率をａ％、前記半導体基板に対
   するダミーパターン形成前の被覆率をｂ％、前記基本ダ
   ミーパターンの面積をＳ、前記基本ダミーパターンの実
   面積をＳｕとするとき、関係式 （ａ−ｂ）Ａ／Ｂ＝Ｓｕ／Ｓ を満たすように、前記格子形状のダミーパターンの線幅
   を決定することを特徴とする半導体集積回路の製造方
   法。