JP3396874B2 - スタンダードセル方式の半導体集積回路設計装置 - Google Patents
スタンダードセル方式の半導体集積回路設計装置Info
- Publication number
- JP3396874B2 JP3396874B2 JP22926693A JP22926693A JP3396874B2 JP 3396874 B2 JP3396874 B2 JP 3396874B2 JP 22926693 A JP22926693 A JP 22926693A JP 22926693 A JP22926693 A JP 22926693A JP 3396874 B2 JP3396874 B2 JP 3396874B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- nets
- cells
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スタンダードセル方式
の半導体集積回路設計装置に関し、より詳しくは、自動
配線等の自動レイアウトを採用するスタンダードセル方
式の半導体集積回路設計装置に関する。
の半導体集積回路設計装置に関し、より詳しくは、自動
配線等の自動レイアウトを採用するスタンダードセル方
式の半導体集積回路設計装置に関する。
【０００２】
【従来の技術】ユーザーの目的に合わせて設計されるカ
スタムＬＳＩの設計手法として、フルカスタムとセミカ
スタムに大別され、例えば前者にはスタンダード方式が
あり、後者にはゲートアレイ方式がある。ゲートアレイ
方式は、論理ゲートの組み合わせからなるユニットセル
を規則的に配置したウェハを予め作成しておき、これに
顧客の要求に応じた回路に対応する配線パターンを追加
して最終的なＬＳＩに仕上げるものである。
スタムＬＳＩの設計手法として、フルカスタムとセミカ
スタムに大別され、例えば前者にはスタンダード方式が
あり、後者にはゲートアレイ方式がある。ゲートアレイ
方式は、論理ゲートの組み合わせからなるユニットセル
を規則的に配置したウェハを予め作成しておき、これに
顧客の要求に応じた回路に対応する配線パターンを追加
して最終的なＬＳＩに仕上げるものである。
【０００３】したがって、ゲートアレイ方式は設計期間
が短縮化されるが、回路の内容によっては使用されない
セルも多く存在し、また、多層配線化も難しいので半導
体装置の小型化には適していない。スタンダード方式は
ユニットセルを任着に選定して並べ、セル配置や配線形
成が最適化され、それらの配置はＣＡＤ(computer aide
d design) 装置によって最適化される。しかし、配線領
域の外形やセル配列の指定等のようにゲートアレイ方式
では固定であるファクターの見積もりが必要となって、
その妥当性を評価する方法が必要になる。
が短縮化されるが、回路の内容によっては使用されない
セルも多く存在し、また、多層配線化も難しいので半導
体装置の小型化には適していない。スタンダード方式は
ユニットセルを任着に選定して並べ、セル配置や配線形
成が最適化され、それらの配置はＣＡＤ(computer aide
d design) 装置によって最適化される。しかし、配線領
域の外形やセル配列の指定等のようにゲートアレイ方式
では固定であるファクターの見積もりが必要となって、
その妥当性を評価する方法が必要になる。
【０００４】スタンダードセル方式のレイアウト処理
は、図５に示すように、配置すべきユニットセル１の総
面積に基づいて配線領域４の外形やその領域内における
セル配置列２を決定した後に、具体的なユニットセル１
の配置と配線ネットを決めるという手順を採る。配線方
法として例えばレーズラウターアルゴリズムがあり、ま
ず配線の線幅を考慮して引かれた図６に示すグリッド１
０を図５の配線領域２に重ね合わせ、そのグリット５１
０の縦横の線に沿って配線ネットを引くことになる。そ
の配線ネットを同一層において形成する場合には、既に
引かれた配線の領域やセルの配置領域を障害物とみな
し、この障害物を迂回するような経路で配線ネットが決
定される。
は、図５に示すように、配置すべきユニットセル１の総
面積に基づいて配線領域４の外形やその領域内における
セル配置列２を決定した後に、具体的なユニットセル１
の配置と配線ネットを決めるという手順を採る。配線方
法として例えばレーズラウターアルゴリズムがあり、ま
ず配線の線幅を考慮して引かれた図６に示すグリッド１
０を図５の配線領域２に重ね合わせ、そのグリット５１
０の縦横の線に沿って配線ネットを引くことになる。そ
の配線ネットを同一層において形成する場合には、既に
引かれた配線の領域やセルの配置領域を障害物とみな
し、この障害物を迂回するような経路で配線ネットが決
定される。
【０００５】しかし、このような方法によれば、配線領
域の外形やセル配置列の間にある配線チャネル領域６の
妥当性、或いはセル１の配置の善し悪しは、配線が全て
完了しなければわからないため、高集積化、高密度化を
ねらった品種では、配線に長時間を要する上に完結不可
能となる事態を招きかねない。そこで、配線設計の初期
の段階において、配線のレイアウトを早期に評価する必
要がある。
域の外形やセル配置列の間にある配線チャネル領域６の
妥当性、或いはセル１の配置の善し悪しは、配線が全て
完了しなければわからないため、高集積化、高密度化を
ねらった品種では、配線に長時間を要する上に完結不可
能となる事態を招きかねない。そこで、配線設計の初期
の段階において、配線のレイアウトを早期に評価する必
要がある。
【０００６】
【発明が解決しようとする課題】しかし、従来では、配
線領域の外形やセル配置列の位置をユニットセルの総面
積から大雑把に割り出すだけであり、それに従って行わ
れるセル配置列や配線チャネル領域等が配線処理にとっ
て最適なのかどうかは、配線が全て完了しなければわか
らなかった。
線領域の外形やセル配置列の位置をユニットセルの総面
積から大雑把に割り出すだけであり、それに従って行わ
れるセル配置列や配線チャネル領域等が配線処理にとっ
て最適なのかどうかは、配線が全て完了しなければわか
らなかった。
【０００７】本発明はこのような問題に鑑みてなされた
ものであって、配線領域、配線チャネルの妥当性や配置
の善し悪しを早期に正確に評価できる半導体装置のスタ
ンダードセル方式の設計方法を提供することを目的とす
る。
ものであって、配線領域、配線チャネルの妥当性や配置
の善し悪しを早期に正確に評価できる半導体装置のスタ
ンダードセル方式の設計方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記した課題は、図１、
２、４に例示するように、セル１を設置し、該セル１の
間に配線チャネル領域２を決定し、該セル１及び該配線
チャネル領域２を含む配線領域４を画定する手段と、前
記配線領域４を複数の区画領域６ａ〜６ｔに分割するメ
ッシュ状ライン５を設定する手段と、前記セル１同士を
接続するネット７を前記区画領域６ａ〜６ｔを通して配
置する手段と、前記区画領域６ａ〜６ｔを通る各前記ネ
ット７の本数を前記区画領域６ａ〜６ｔ毎に算出する手
段と、各前記区画領域６ａ〜６ｔ内の前記ネット７の本
数を算出した後に、前記ネット７の本数が限界値よりも
多くなった前記区画領域６ｋの近傍にある前記セル１の
配置を他の前記区画領域６ｉ内の前記セル１と交換する
手段とを有することを特徴とするスタンダードセル方式
の半導体集積回路設計装置によって達成する。
２、４に例示するように、セル１を設置し、該セル１の
間に配線チャネル領域２を決定し、該セル１及び該配線
チャネル領域２を含む配線領域４を画定する手段と、前
記配線領域４を複数の区画領域６ａ〜６ｔに分割するメ
ッシュ状ライン５を設定する手段と、前記セル１同士を
接続するネット７を前記区画領域６ａ〜６ｔを通して配
置する手段と、前記区画領域６ａ〜６ｔを通る各前記ネ
ット７の本数を前記区画領域６ａ〜６ｔ毎に算出する手
段と、各前記区画領域６ａ〜６ｔ内の前記ネット７の本
数を算出した後に、前記ネット７の本数が限界値よりも
多くなった前記区画領域６ｋの近傍にある前記セル１の
配置を他の前記区画領域６ｉ内の前記セル１と交換する
手段とを有することを特徴とするスタンダードセル方式
の半導体集積回路設計装置によって達成する。
【０００９】
【００１０】
【００１１】または、図２、図３(b) に例示するよう
に、各前記区画領域６ａ〜６ｔ内の前記ネット７の本数
を算出した後に、前記ネット７の本数が限界値よりも多
くなった前記区画領域６ｃ，６ｄ〜ｆ，６ｉ，６ｊ，６
ｔが前記配線領域４内で分散して複数存在する算出結果
が得られたときに、前記セル１の位置を変更し、前記配
線チャネル領域３を広げ、前記配線領域４を広げる手段
を有することを特徴とするスタンダードセル方式の半導
体集積回路設計装置によって達成する。
に、各前記区画領域６ａ〜６ｔ内の前記ネット７の本数
を算出した後に、前記ネット７の本数が限界値よりも多
くなった前記区画領域６ｃ，６ｄ〜ｆ，６ｉ，６ｊ，６
ｔが前記配線領域４内で分散して複数存在する算出結果
が得られたときに、前記セル１の位置を変更し、前記配
線チャネル領域３を広げ、前記配線領域４を広げる手段
を有することを特徴とするスタンダードセル方式の半導
体集積回路設計装置によって達成する。
【００１２】
【作 用】本発明によれば、スタンダードセル方式のＬ
ＳＩのレイアウトを行う際に、配線設計の初期の段階で
概略的な自動配線を行うことにより、ネットの密度の高
い領域を算出している。この概略的な自動配線は、次の
ようにしてなされる。まず、配線領域を分割してメッシ
ュ状ラインを描くことにより、配線ラインを複数本含め
る大きさの区画領域を複数配置する。その後に、各区画
領域を通過するようにしてセル間を接続するネットを描
く。ついで、ネットの描画を終えた後に、区画領域毎に
ネットの本数を計算する。
ＳＩのレイアウトを行う際に、配線設計の初期の段階で
概略的な自動配線を行うことにより、ネットの密度の高
い領域を算出している。この概略的な自動配線は、次の
ようにしてなされる。まず、配線領域を分割してメッシ
ュ状ラインを描くことにより、配線ラインを複数本含め
る大きさの区画領域を複数配置する。その後に、各区画
領域を通過するようにしてセル間を接続するネットを描
く。ついで、ネットの描画を終えた後に、区画領域毎に
ネットの本数を計算する。
【００１３】そして、各区画領域のネット本数がその限
界値を越えているか否かを判断し、限界値を越えた区画
領域があれば、その領域での配線は許容範囲を越えると
判断する。その後、セルの配置を換えたり、配線チャネ
ル領域の拡張を行ったり、或いは、配線領域を全体的に
広げたりして、限界値を越えた区画領域でのネット密度
を低下させる。
界値を越えているか否かを判断し、限界値を越えた区画
領域があれば、その領域での配線は許容範囲を越えると
判断する。その後、セルの配置を換えたり、配線チャネ
ル領域の拡張を行ったり、或いは、配線領域を全体的に
広げたりして、限界値を越えた区画領域でのネット密度
を低下させる。
【００１４】これによれば、配線領域、配線チャネルの
妥当性や配置の善し悪しが短時間で正確な判断ができ、
設計の初期段階のレイアウトの評価する時間が大幅に削
減される。
妥当性や配置の善し悪しが短時間で正確な判断ができ、
設計の初期段階のレイアウトの評価する時間が大幅に削
減される。
【００１５】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図１は、本発明の実施例を示すフローチ
ャート図、図２は、本発明の第１実施例を示すセルのレ
イアウトと配線方法を示す平面図である。配線領域内で
配線を行うための設計の初期の段階において、自動配線
のレイアウトを早期に評価する場合には、以下に述べる
ようなＣＡＤ装置を使用する手法により判定する。
いて説明する。図１は、本発明の実施例を示すフローチ
ャート図、図２は、本発明の第１実施例を示すセルのレ
イアウトと配線方法を示す平面図である。配線領域内で
配線を行うための設計の初期の段階において、自動配線
のレイアウトを早期に評価する場合には、以下に述べる
ようなＣＡＤ装置を使用する手法により判定する。
【００１６】まず、図１に示すステップＳ1 では、図２
(a) に示すような論理ゲートの組み合わせからなるユニ
ットセル１を複数個一列に隣接して１つのセル配置列２
を構成する。そして、配線チャネル領域３を介して複数
のセル配置列２を並列に配置され、それらを含む全体の
領域を配線領域４として設定する。なお、配線領域４で
は、多層配線構造で配線が形成される。
(a) に示すような論理ゲートの組み合わせからなるユニ
ットセル１を複数個一列に隣接して１つのセル配置列２
を構成する。そして、配線チャネル領域３を介して複数
のセル配置列２を並列に配置され、それらを含む全体の
領域を配線領域４として設定する。なお、配線領域４で
は、多層配線構造で配線が形成される。
【００１７】次のステップＳ2 では、図２(a) において
破線で示した荒いメッシュ状ライン５により配線領域４
を複数に分割する。メッシュ状ライン５の縦、横の線
は、図６に示したグリッド１０よりも本数が大幅に少な
い格子形状となっている。さらにステップＳ3 で、その
メッシュ状ライン５によって区画された配線領域４内の
区画領域６ａ〜６ｔを縦、横方向に通る配線ネット７を
描き、その配線ネット７によりユニットセル１同士を接
続する。
破線で示した荒いメッシュ状ライン５により配線領域４
を複数に分割する。メッシュ状ライン５の縦、横の線
は、図６に示したグリッド１０よりも本数が大幅に少な
い格子形状となっている。さらにステップＳ3 で、その
メッシュ状ライン５によって区画された配線領域４内の
区画領域６ａ〜６ｔを縦、横方向に通る配線ネット７を
描き、その配線ネット７によりユニットセル１同士を接
続する。
【００１８】例えば、異なるセル配置列２にある２つの
ユニットセル１ａ，１ｂを接続する配線ネット７を描く
場合には、始点となる一方のセルの端子から終点となる
他方のセルの端子までの区画領域６ａ〜６ｔを通る経路
を描いてみる。この場合、１つの区画領域を１つの通過
点として可能性のある全ての経路を描画する。この場
合、配線やセルの障害物があるときには、その区画領域
を避けるような配線経路を全て描画し、そのうち最も短
い経路を選択して最終的な配線経路とする。なお、配線
ネット７は、配線の通る軌跡を示すものである。
ユニットセル１ａ，１ｂを接続する配線ネット７を描く
場合には、始点となる一方のセルの端子から終点となる
他方のセルの端子までの区画領域６ａ〜６ｔを通る経路
を描いてみる。この場合、１つの区画領域を１つの通過
点として可能性のある全ての経路を描画する。この場
合、配線やセルの障害物があるときには、その区画領域
を避けるような配線経路を全て描画し、そのうち最も短
い経路を選択して最終的な配線経路とする。なお、配線
ネット７は、配線の通る軌跡を示すものである。
【００１９】このような配線ネット７を、論理回路接続
設計図に基づいて、全てのユニットセル１について描画
する。次のステップＳ4 では、区画領域６内を通過する
配線ネット７の本数を、全ての区画領域６ａ〜６ｔにつ
いて個々に計算する。そして、ステップＳ5 では、それ
らの区画領域６の幅や高さを越える配線ネットの本数が
局所的に発生した場合、即ち、区画領域６のネット本数
が限界値を越えた場合には、その領域における配線チャ
ネルの幅、配線領域の大きさ等の設定が適当でないこと
がわかる。
設計図に基づいて、全てのユニットセル１について描画
する。次のステップＳ4 では、区画領域６内を通過する
配線ネット７の本数を、全ての区画領域６ａ〜６ｔにつ
いて個々に計算する。そして、ステップＳ5 では、それ
らの区画領域６の幅や高さを越える配線ネットの本数が
局所的に発生した場合、即ち、区画領域６のネット本数
が限界値を越えた場合には、その領域における配線チャ
ネルの幅、配線領域の大きさ等の設定が適当でないこと
がわかる。
【００２０】このような配線が不可能な区画領域が局所
的に発生する場合、例えば図２(a)において一点鎖線で
囲んだ区画領域６ｆ，６ｇ，６ｊ，６ｋを通るネット本
数が限界値よりも大きい場合には次のような処置を行
う。例えば、図３(a) に示すように、高密度の区画領域
６ｆ，６ｇ，６ｊ，６ｋが存在する付近の配線チャネル
３の幅を広げ、それらの区画領域６ｆ，６ｇ，６ｊ，６
ｋの配線可能なネット本数を増やして限界値を上げる。
的に発生する場合、例えば図２(a)において一点鎖線で
囲んだ区画領域６ｆ，６ｇ，６ｊ，６ｋを通るネット本
数が限界値よりも大きい場合には次のような処置を行
う。例えば、図３(a) に示すように、高密度の区画領域
６ｆ，６ｇ，６ｊ，６ｋが存在する付近の配線チャネル
３の幅を広げ、それらの区画領域６ｆ，６ｇ，６ｊ，６
ｋの配線可能なネット本数を増やして限界値を上げる。
【００２１】また、図４(a) に示すように、高密度の区
画領域６ｆ，６ｇ，６ｊ，６ｋが存在する配線チャネル
領域３の近傍にあるユニットセル１ｃを、図４(b) に示
すような低密度の区画領域にあるユニットセル１ｄと交
換して、高密度化を解消する方法を採用してもよい。さ
らに、図３(b) の斜線で示すように、配線ネット本数が
高密度となる区画領域６が非常に多い場合には、配線領
域４の絶対数が足りないことになり、その配線領域４を
広げる必要があると判断して、セル配置列２、配線チャ
ネル３、配線領域４の設定をやり直す。
画領域６ｆ，６ｇ，６ｊ，６ｋが存在する配線チャネル
領域３の近傍にあるユニットセル１ｃを、図４(b) に示
すような低密度の区画領域にあるユニットセル１ｄと交
換して、高密度化を解消する方法を採用してもよい。さ
らに、図３(b) の斜線で示すように、配線ネット本数が
高密度となる区画領域６が非常に多い場合には、配線領
域４の絶対数が足りないことになり、その配線領域４を
広げる必要があると判断して、セル配置列２、配線チャ
ネル３、配線領域４の設定をやり直す。
【００２２】一方、全ての区画領域６ａ〜６ｔにおい
て、配線ネット本数が限界値を下回っている場合には、
図１のステップＳ6 に示すように、配線領域、配線チャ
ネルなどが適正なものとして、図６に示すようなグリッ
ド１０の線に沿ってより詳細で具体的な配線の設計を進
めることになる。以上のような配線の早期評価によれ
ば、配線領域、配線チャネルの妥当性や配置の善し悪し
が短時間で正確な判断ができ、設計の初期段階のレイア
ウトの評価する時間が大幅に削減される。
て、配線ネット本数が限界値を下回っている場合には、
図１のステップＳ6 に示すように、配線領域、配線チャ
ネルなどが適正なものとして、図６に示すようなグリッ
ド１０の線に沿ってより詳細で具体的な配線の設計を進
めることになる。以上のような配線の早期評価によれ
ば、配線領域、配線チャネルの妥当性や配置の善し悪し
が短時間で正確な判断ができ、設計の初期段階のレイア
ウトの評価する時間が大幅に削減される。
【００２３】
【発明の効果】以上述べたように本発明によれば、スタ
ンダードセル方式のＬＳＩのレイアウトを行う際に、配
線設計の初期の段階で概略的な自動配線を行ってネット
の密度の高い領域を算出しているので、配線領域、配線
チャネルの妥当性や配置の善し悪しが短時間で正確な判
断ができ、設計の初期段階のレイアウトの評価する時間
を大幅に削減できる。
ンダードセル方式のＬＳＩのレイアウトを行う際に、配
線設計の初期の段階で概略的な自動配線を行ってネット
の密度の高い領域を算出しているので、配線領域、配線
チャネルの妥当性や配置の善し悪しが短時間で正確な判
断ができ、設計の初期段階のレイアウトの評価する時間
を大幅に削減できる。
【図１】本発明の実施例を示すフローチャートである。
【図２】本発明の実施例におけるメッシュ状ラインの設
定の一例を示す図である。
定の一例を示す図である。
【図３】本発明の実施例におけるメッシュの区画領域の
ネット本数算出後の処理状態を示す図（その１）であ
る。
ネット本数算出後の処理状態を示す図（その１）であ
る。
【図４】本発明の実施例におけるメッシュの区画領域の
ネット本数算出後の処理状態を示す図（その２）であ
る。
ネット本数算出後の処理状態を示す図（その２）であ
る。
【図５】半導体装置の設計における配線領域の一例を示
す図である。
す図である。
【図６】半導体装置の設計に使用するグリッドの一例を
示す図である。
示す図である。
１ ユニットセル
２ セル配置列
３ 配線チャネル領域
４ 配線領域
５ メッシュ状ライン
６ａ〜６ｔ 区画領域
７ 配線ネット
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 27/04
H01L 21/822
G06F 17/50
Claims (2)
- 【請求項１】セルを設置し、該セルの間に配線チャネル
領域を決定し、該セル及び該配線チャネル領域を含む配
線領域を画定する手段と、 前記配線領域を複数の区画領域に分割するメッシュ状ラ
インを設定する手段と、 前記セル同士を接続するネットを前記区画領域を通して
配置する手段と、 前記区画領域を通る各前記ネットの本数を前記区画領域
毎に算出する手段と、 各前記区画領域内の前記ネットの本数を算出した後に、
前記ネットの本数が限界値よりも多くなった前記区画領
域の近傍にある前記セルの配置を他の前記区画領域内の
前記セルと交換する手段とを有することを特徴とするス
タンダードセル方式の半導体集積回路設計装置。 - 【請求項２】セルを設置し、該セルの間に配線チャネル
領域を決定し、該セル及び該配線チャネル領域を含む配
線領域を画定する手段と、 前記配線領域を複数の区画領域に分割するメッシュ状ラ
インを設定する手段と、 前記セル同士を接続するネットを前記区画領域を通して
配置する手段と、 前記区画領域を通る各前記ネットの本数を前記区画領域
毎に算出する手段と、 各前記区画領域内の前記ネットの本数を算出した結果、
前記ネットの本数が限界値よりも多くなった前記区画領
域が前記配線領域内で分散して複数存在する算出結果が
得られたときに、前記セルの位置を変更し、前記配線チ
ャネル領域を広げ、前記配線領域を広げる手段とを有す
ることを特徴とするスタンダードセル方式の半導体集積
回路設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22926693A JP3396874B2 (ja) | 1993-09-14 | 1993-09-14 | スタンダードセル方式の半導体集積回路設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22926693A JP3396874B2 (ja) | 1993-09-14 | 1993-09-14 | スタンダードセル方式の半導体集積回路設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786404A JPH0786404A (ja) | 1995-03-31 |
| JP3396874B2 true JP3396874B2 (ja) | 2003-04-14 |
Family
ID=16889423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22926693A Expired - Fee Related JP3396874B2 (ja) | 1993-09-14 | 1993-09-14 | スタンダードセル方式の半導体集積回路設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396874B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213805A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 半導体集積回路のレイアウト方法 |
| JP2006005018A (ja) | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
-
1993
- 1993-09-14 JP JP22926693A patent/JP3396874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786404A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219500B2 (ja) | 自動配線方法 | |
| US5784289A (en) | Method for estimating routability and congestion in a cell placement fo integrated circuit chip | |
| US8245172B2 (en) | Methods and apparatus for defining Manhattan power grid structures having a reduced number of vias | |
| US20110296366A1 (en) | Method of making routable layout pattern using congestion table | |
| JP2007335850A (ja) | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 | |
| US20040216067A1 (en) | Method of determining arrangement of wire in semiconductor intergrated circuit | |
| JP4429593B2 (ja) | 半導体装置のレイアウト検証方法 | |
| JP3396874B2 (ja) | スタンダードセル方式の半導体集積回路設計装置 | |
| JP2004128436A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
| US7856610B2 (en) | Method and apparatus for semiconductor integrated circuit | |
| JP2004039933A (ja) | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム | |
| JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| JP3485311B2 (ja) | ダミーパターンレイアウト方法 | |
| CA1238986A (en) | Integrated circuit chip manufacture | |
| JPH0974139A (ja) | 半導体集積回路およびその配置配線方法 | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| JP2001284536A (ja) | ビア形成領域決定方法 | |
| US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
| JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
| JP2002366599A (ja) | 平坦化パターン生成方法 | |
| JPH0443665A (ja) | 半導体装置及びその製造方法 | |
| JPS63228643A (ja) | 集積回路用自動配線装置 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JPH10144798A (ja) | グリッド化ポートのための自動レイアウトワイヤ最小化 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
| LAPS | Cancellation because of no payment of annual fees |