JPS63228643A - 集積回路用自動配線装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 集積回路用自動配線装置であって、集積回路の各素子間
を配線するためのレイアウト用データに基づき自動的に
多層配線されたパターンに対し、プロセス・ルールに違
反する所定の条件を備えた特定の配線パターンを検索し
、この検索されたパターンに対して各層配線の置換、特
定のビア・ホール間の接続、および該特定のビア・ホー
ルの一方のシフト処理を行うことにより、プロセス・ル
ールを満足し、同時にビア・ホールの数を減少させるも
のである。

〔産業上の利用分野〕

本発明は、集積回路用自動配線装置に関し、より詳細に
はゲートアレイ等の大規模集積回路を基板上で形成する
際に該基板上の各素子または各回路を接続するためのア
ルミニウム（／ｌ　）　多層配線のレイアウトを自動的
に行う装置に関する。

〔従来の技術〕

配線レイアウトはコンピュータ支援設計（ＣＡＤ）シス
テムを用いて自動的に行われるが、この場合、コンピュ
ータは、予め配線レイアウト用データ・ベースに格納さ
れている各素子の配置データと素子間をいかに接続する
かという配線規則を規定した論理データに基づき、素子
間を接続するＡｌ配線の径路、すなわち配線パターンを
決定する。配線規則には、配線幅、配線の最小間隔、層
間接続の隣接条件等が規定されており、配線方向につい
ても、第１層配線は縦、第２層配線は横というように規
定されている。また、配線パターンは通常、チップ上に
縦方向および横方向にそれぞれｌグリッドと呼ばれる単
位毎に等間隔で設定された格子の上を通るように決定さ
れる。

すなわち、配線レイアウトは、ｌ配線が格子の上を通過
して各素子を最短径路で接続するように、配線規則に基
づき機械的に行われる。

第６図には従来形の一例としての３層ＡＰ配線の配線レ
イアウトが模式的に示される。図中、ＬＡ、〜１．Ａ３
は第１層配線、ＬＲ，〜しＲ３は第２層配線、ＮＢＩ−
ＮＢ、は第１層配線と第２層配線を接続するためのビア
・ホール、ＬＣ，−ＬＣ３は第３層配線、ＮＣＲ＋〜Ｎ
ＣＢ５は第２層配線と第３層配線を接続するためのビア
・ホール、ａおよびｂはそれぞれｌグリッドの格子間距
離（例えばａが６μｍ、　ｂが４．５μｍ）、を表わし
ている。

〔発明が解決しようとする問題点〕

しかしながら、上述した従来の配線レイアウト技術によ
れば、配線規則には従っているが、いわゆるプロセス・
ルール（後述）には反している配線パターンが生じる場
合がある。

第７図（ａ）および（ｂ）にはプロセス・ルールに違反
した配線レイアウトの一例が示される。

第７図（ａ）はそれを模式的に示したものであり、図中
、２つのＬＡはそれぞれ同じ信号ネットの第１Ｎ配線、
ＬＢは第２層配線、ＬＣは第３層配線、ＮＢ、、ＮＲ２
およびＮＣＢはビア・ホール、を表わしている。この例
示は、ビア・ホールＮＢ、とＮＣＢの間、およびＮＢ、
とＮＣＢの間の距離がいずれもｌグリッド（この場合に
は４．５μｍ）しかないという点でプロセス・ルールに
違反している。

以下、その理由について第７図（ｂ）を参照しながら説
明する。

第７図（ｂ）は同図（ａ）の実際的な配線形態を示した
ものである。配線幅は、知られているように年々微細化
されてきてはいるが、それでも、最も細いもので１．５
μｍ程度は有している。また、ビア・ホールの大きさは
通常、配線幅より少し大きく設定される。しかしながら
、実際に配線パターンを決定する際に、ビア・ホールの
パターンの大きさは製造技術上の制約により少し余裕を
見込んで更に大きく設定される（図中、ＮＢ、　’　、
ＮＣＲ’およびＮＯ２’を参照）。これは、後の処理に
おいて露光装置を用いてマスク上の回路パターンをウェ
ハ上のレジストに転写する際に、配線層間の段差に起因
してパターン幅が若干拡がるので、そのパターン幅の拡
大分を補償するために配慮されたものである。

従って、配線幅（１，５μｍ）とビア・ホール間の距離
（４，５μｍ）を考えると、場合によっては第７図（ｂ
）にも示されるように、隣り合うビア・ホールのパター
ンが接したり、あるいは一部分が重なり合う　（図中、
ハツチングが施されている部分Ｐ、およびＰ２）という
可能性（プロセス・ルールの違反）が生じる。この可能
性を回避するために、パターンＮＣＲ’を左右いずれか
の方向、例えば右方向にシフトさせて重なり部分Ｐ、を
無くす方法が考えられるが、この場合にはシフトした側
のパターンＮＢ！　’との重なり部分Ｐ２が一層拡張さ
れるので、好ましい方法とは言えない。

また、ビア・ホールの数についても可能な限り少ない方
が好ましい。なぜならば、ビア・ホールの数が多いとそ
の分だけ後のプロセスにおける開孔工程が煩雑となり、
歩留りの低下をひき起こすからである。

本発明は、上述した従来技術における問題点に鑑み創作
されたもので、プロセス・ルールを満足すると共に、ビ
ア・ホールの数を減少させることができる集積回路用自
動配線装置を提供することを目的としている。

〔問題点を解決するための手段〕

上述した従来技術における問題点は、第１図の本発明の
原理ブロック図に示されるように、集積回路の各素子間
を配線するためのレイアウト用データが格納されている
記憶手段１と、該レイアウト用データに基づき多層配線
を自動的に行う手段２と、同じ信号ネットの２つの第１
層配線をそれぞれ第１、第２のビア・ホールを介して接
続する第２層配線が該２つの第１層配線の間において第
１のビア・ホールから所定距離の位置で第３層配線に第
３のビア・ホールを介して接続されている配線パターン
を検索する手段３と、該検索された配線パターンに対し
該第２層配線を第１ＪＷ配線に置換し、第１および第３
のビア・ホールの間の距離が前記所定距離を超過するよ
うに第３のビア・ホールをシフトさせると共に、該第１
および第３のビア・ホールを第２層配線で接続する配線
パターン修正手段４と、を備えてなる集積回路用自動配
線装置を提供することにより、解決される。

〔作　用〕

上述した構成によれば、プロセス・ルールに違反する所
定の条件を備えた特定の配線パターンが検索され、この
検索されたパターンに対して第１および第３のビア・ホ
ールの間の距離が所定距離を超過するように第３のビア
・ホールのシフト処理が行われるので、プロセス・ルー
ルを満足することができる。同時に、当初の第２層配線
が第１層配線に置換された時点で、第１および第２のビ
ア・ホールは不要となる。ただし、第１のビア・ホール
については後の段階で必要となるので、結局、第２のビ
ア・ホールのみが不要となり、これによってビア・ホー
ルの数が減少する。

［実施例〕 第２図には本発明の集積回路用自動配線装置を実現する
ための概略的なシステム構成が示される。

図中、２０はデータ・バス、制御バス等からなるシステ
ム・バスを示し、このシステム・バス２０には配線レイ
アウト用のデータ・ベース（ＬＤＢ）２１、中央処理装
置（ＣＰＵ）２２　、およびキーボード２３が接続され
ている。

ＬＤＲ２１には、集積回路の各素子間を配線するための
データ、すなわち各素子の配置データと、配線幅、配線
の最小間隔等の配線規則を規定した論理データとが格納
されている。ＣＰＵ　２２は、システム・バス２０を介
してＬＤＢ　２１から読込んだレイアウト用データに基
づき多層配線（本実施例では３層配線）を自動的に行う
機能を有している。このＣＰＵ　２２の読込み動作は、
キーボード２３からのキー操作に基づき開始される。さ
らに、ＣＰＵ　２２は多層配線された配線パターンに対
し、プロセス・ルールに違反する所定の条件を具備する
特定の配線パターンを検索し、この特定の配線パターン
に対し必要な修正処理を施す機能を有しているが、これ
については、第３図を参照しながら詳述する。

第３図は本発明の一実施例に基づく第２図のＣＰＵによ
る処理を表わすフローチャートである。

まずステップ３０においては、キーボード２３からのキ
ー操作に基づきＣＰＵ　２２がＬＤＢ　２１から配置デ
ータと論理データを読込む。ステップ３１では読込んだ
データに基づいて３層配線のレイアウトが自動的に行わ
れる。

ステップ３２〜３８は前述した特定の配線パターンの検
索処理とその修正処理を表わしているが、より一層の理
解を助けるために以下、第４図（ａ）〜（ｅ）も参照し
ながら説明する。

ステップ３２では同じ信号ネットの２つのＬＡ（第１層
配線）が少くとも２グリツド（第４図の例示では丁度２
グリツド）の間隔で配線されているパターンが存在する
（ＹＥＳ）か否（Ｎｏ）かの判定が行われる。そして判
定がＹＥＳの場合にはステップ３３に進み、Ｎｏの場合
にはこのフローは終わりとなる。ステップ３３では２つ
のＬＡをそれぞれＮＢ＋　＋　ＮＢｄ第１層および第２
層配線間を接続するためのと了・ホール）を介して接続
するＬＢ（第２層配線）が配線されている（ＹＥＳ）か
否（ＮＯ）かの判定が行われる。そして判定がＹＥＳの
場合にはステップ３４に進み、Ｎｏの場合にはこのフロ
ーは終わりとなる。ステップ３４ではＮトまたはＮＢ、
から１グリツドの位置（第４図の例示では共に１グリツ
ドの位置）でＮＣＢ　（第２層および第３層配線間を接
続するためのビア・ホール）を介してＬＢに接続される
ＬＣ（第３層配線）が配線されている（ＹＥＳ）か否（
Ｎｏ）かの判定が行われる。そして判定がＹＥＳの場合
にはステップ３５に進み、Ｎｏの場合にはこのフローは
終わりとなる。ステップ３２〜３４の処理により検索さ
れた特定の配線パターン、すなわちプロセス・ルールに
違反する配線パターン、の−例は第４図（ａ）に示され
る。

ステップ３５では２つのビア・ホールＮＢ、およびＮＢ
２を接続するＬＢ（第２層配線）がＬＡ（第１層配線）
に置換される（第４図（ｂ）参照）。

これによって、当初配線された２つのＬＡが新たなＬＡ
によって接続されるので、この時点ではＮＢ、およびＮ
Ｂ、は共に不要となる。ステップ３６では一方のビア・
ホール、この場合にはＮＢ２、が消去される（第４図（
ｃ）参照）。次のステップ３７では、残っているビア・
ホールＮＢ、と第３のビア・ホールＮＣＢとの距離が１
グリツドを超過するようにＮＣ＋３のシフト処理が行わ
れる（第４図（ｄ）参照）、ステップ３８ではＮＢ、と
ＮＣＢが新たなＬＢ（第２層配線）で接続される（第４
図（ｅ）参照）。

最後のステップ３９では修正処理がなされた多層配線パ
ターンが配線データとしてＬＤＢ　２１に格納され、以
降、ステップ３２に戻って同様の処理がくり返される。

このＬＤＢ　２１に格納された配線データは、後のウェ
ハ・プロセスにおけるマスク製作の際に利用される。

なお、ステップ３７における処理の一形態として第４図
（ｄ）の例示では、ビア・ホールＮＣＢを中央の第１層
配ｖＡＬＡ上でシフトさせたが、他の形態として例えば
第５図（ｄ）に示されるように、ＬＡの延長上にシフト
させてもよい。ただしこの場合にも、ＮＢ、とＮＣＢの
距離が１グリフドを超過するようにシフト処理が行われ
ることはもちろんである。第５図（ａ）〜（Ｃ）、およ
び（ｅ）の処理は第４図（ａ）〜（Ｃ）、および（ｅ）
の処理にそれぞれ対応する。

第４図および第５図に具体的に示されるように、当初配
線されたＬＢがＬＡに置換されることにより、ビア・ホ
ールＮＢ２が不要となる。また、ビア・ホールＮＢ、か
らｌグリッドの位置（プロセス・ルールに違反する位置
）に当初配置されたビア・ホールＮＣＢが２亥ＮＢ、か
ら１グリツドを越える位置にシフトされているので、プ
ロセス・ルールを満足することができる。

〔発明の効果〕

以上説明したように本発明の集積回路用自動配線装置に
よれば、プロセス・ルールを満足すると共に、ビア・ホ
ールの数を減少させることができる。

【図面の簡単な説明】

第１図は本発明による集積回路用自動配線装置の原理ブ
ロック図、 第２図は本発明を実現するための概略システム構成図、 第３図は本発明の一実施例に基づく第２図のＣＰ　ＴＪ
による処理を表わすフローチャート、第４図（ａ）〜（
ｅ）は第３図に示される配線パターン修正処理の一形態
を説明するための図、第５図（ａ）〜（ｅ）は第３図に
示される配線パターン修正処理の他の形態を説明するた
めの図、第６図は従来形の一例としての３層Ａ７！配線
の配線レイアウトを示す模式図、 第７図（ａ）および（ｂ）はプロセス・ルールに違反し
た配線レイアウトの一例を示すもので、（ａ）は模式図
、（ｂ）は実際の配線形態を示す図、である。 （符号の説明） ■・・・記憶手段、　　　　２・・・自動配線手段、３
・・・配線パターン検索手段、 ４・・・配線パターン修正手段、 Ｌ　Ａ・・・第１層配線、　　ＬＢ・・・第２層配線、
ＬＣ・・・第３層配線、 ）ｉＢＩ　、　ＮＲＺ、ＮＣＲ・・・ビア・ホール。

Claims (1)

1. 【特許請求の範囲】 集積回路の各素子間を配線するためのレイアウト用デー
   タが格納されている記憶手段（１）と、該レイアウト用
   データに基づき多層配線を自動的に行う手段（２）と、 同じ信号ネットの２つの第１層配線をそれぞれ第１、第
   ２のビア・ホールを介して接続する第２層配線が該２つ
   の第１層配線の間において第１のビア・ホールから所定
   距離の位置で第３層配線に第３のビア・ホールを介して
   接続されている配線パターンを検索する手段（３）と、 該検索された配線パターンに対し該第２層配線を第１層
   配線に置換し、第１および第３のビア・ホールの間の距
   離が前記所定距離を超過するように第３のビア・ホール
   をシフトさせると共に、該第１および第３のビア・ホー
   ルを第２層配線で接続する配線パターン修正手段（４）
   と、 を備えてなる集積回路用自動配線装置。