CN1534777A

CN1534777A - 具有保护环的半导体器件

Info

Publication number: CN1534777A
Application number: CNA2004100070918A
Authority: CN
Inventors: ��ɽ��; 若山繁俊; 甲斐睦章; ֮; 加藤宽之; 须贺真人
Original assignee: ��ʿͨ��ʽ��; 富士通株式会社
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2003-03-27
Filing date: 2004-02-24
Publication date: 2004-10-06
Anticipated expiration: 2024-02-24
Also published as: JP2004296843A; US7256474B2; US7642624B2; TW200507190A; US20040188843A1; JP3778445B2; CN1534777B; TWI238498B; US20070257371A1

Abstract

一种具有保护环的半导体器件的多层互连结构包括第一保护环，其沿着衬底的外围连续地延伸，以及第二保护环，其沿着外围在多层互连结构中连续地延伸，以便被第一保护环包围，以便包围多层互连结构内部的互连图形，其中第一和第二保护环由桥接导电图形机械地且连续地彼此连接，该桥接导电图形沿着包括第一和第二保护环的区域以带状连续地延伸，当在垂直于衬底的方向上观察时。

Description

具有保护环的半导体器件

相关申请的交叉引用

本发明基于2003年3月27日提交的日本优先权申请2003-088139号，在此引用其全部内容作为参考。

技术领域

本发明一般地涉及半导体器件，尤其涉及一种具有多层互连结构的半导体器件。

背景技术

常规地，操作速度的增加已经通过根据定标率的器件小型化而在半导体器件中尝试。另一方面，在近来的高集成密度的半导体集成电路中，使用单个互连层来布线在衬底上形成的庞大数目的半导体器件是不够的，因此，许多互连层用插入的绝缘薄膜来层叠的多层互连结构通常用于提供必要的互连。

另一方面，在具有这种多层互连结构的半导体集成电路中，实践地，沿着芯片的外围提供抗潮湿保护环(在下文简单地称作“保护环”)，以便阻挡湿气或空气的穿透。这种保护环沿着芯片的外围连续地在多层互连结构中延伸，并且中断湿气或空气的穿透通路，该穿透通路可能在层间绝缘薄膜和互连层之间的分界面处形成。

图1A和1B显示具有这种常规保护环的半导体集成电路10的构造，其中图1A是包括保护环1的上述半导体集成电路10的横截面视图，而图1B是显示半导体集成电路10的芯片的整体的平面图。

参考图1A，半导体集成电路10在由器件隔离结构11B在Si衬底11上确定的器件区域11A上形成，并且包括在器件区域11A上形成的有源器件例如MOS晶体管。

半导体集成电路10包括在衬底上形成并且包括在那里的互连层L1-L4和通孔栓塞P1-P6的第一多层互连结构12，以及在第一多层互连结构12上形成的第二多层互连结构13，其中第二多层互连结构13包括在那里的互连层L5-L7和通孔栓塞P7和P8。在图1中，应当指出，多层互连结构12和13中的层间绝缘薄膜的说明被省略。

此外，如图1B的平面图中所示，保护环14沿着芯片的外围连续地在衬底11上形成。

再次参考图1A，保护环14通过层叠分别与互连层L1-L7相对应的、沿着芯片的外围连续地延伸的导电图形C1-C7，以及分别与栓塞P1a和P1b以及栓塞P2-P7相对应的、沿着芯片的外围连续地延伸的导电壁W1-W7来形成。

这种保护环14具有与多层互连结构12和13相对应的分层结构，从而可以在形成多层互连结构的同时由共同的过程来形成。

发明内容

本发明的一个目的在于提供一种具有保护环的半导体器件，该保护环能够有效且可靠地阻挡湿气或空气从外部侵入到半导体器件中。

本发明的另一个目的在于提供一种具有保护环的半导体器件，该保护环占据小的面积而仍然能够有效且可靠地阻挡湿气或空气侵入到半导体器件中。

本发明的另一个目的在于提供一种半导体器件，包括：

衬底；以及

在所述衬底上形成的多层互连结构，

所述多层互连结构包括：

第一保护环，其沿着所述衬底的外围在所述多层互连结构中连续地延伸；

第二保护环，其沿着所述外围在所述多层互连结构中连续地延伸，以便被所述第一保护环包围，所述第二保护环包围所述多层互连结构内部的互连图形；

所述第一和第二保护环由桥接导电图形机械地且连续地彼此连接，该桥接导电图形沿着包括所述第一和第二保护环的区域以带状连续地延伸，当在垂直于所述衬底的方向上观察时。

根据本发明，当在垂直于衬底的方向上观察时，第一和第二保护环之间的区域被沿着第一和第二保护环之间的带状区域连续地延伸的桥接导电图形分隔。因此，即使在湿气或空气已经侵入到这种区域的情况下，湿气或空气向半导体器件内部的进一步穿透由上述桥接导电图形所阻挡。因此，桥接导电图形起分隔壁或隔壁的作用。因此，根据本发明，通过使用两个保护环，湿气或空气的侵入必定被阻挡，同时抑制由保护环所占据的衬底表面面积的增加。

本发明的另一个目的在于提供一种半导体器件，包括：

衬底；

在所述衬底上形成的第一多层互连结构；

在所述第一多层互连结构上形成的第二多层互连结构，

所述第一多层互连结构包括：第一保护环，其沿着所述衬底的外围在所述第一多层互连结构中连续地延伸；以及第二保护环，其沿着所述外围在所述第一多层互连结构中连续地延伸，以便被所述第一保护环包围，所述第二保护环包围所述第一多层互连结构内部的互连图形，

所述第二多层互连结构包括：桥接导电图形，其在所述第二多层互连结构中在带状区域上连续地延伸，所述桥接导电图形将所述第一和第二保护环彼此机械地连接；以及第三保护环，其在所述桥接导电图形上形成。

根据本发明，由第一和第二保护环所占据的衬底面积通过将在第一多层互连结构中形成的第一和第二保护环经由桥接导电图形连接到在第二多层互连结构中形成的第三保护环而减到最小。

在本发明的半导体器件中，非常微小的互连图形通过使用严格的设计规则在下层的第一多层互连结构中形成，与此相关，第一和第二保护环由具有微小间距或微小间隔的微小图形形成。与此相反，设计规则在使用大的通孔直径的上层的第二多层互连结构中较为不严格。因此，第三保护环由具有与通孔直径相对应的比较大的宽度的宽导电壁来形成。在本发明中，由保护环所占据的衬底表面面积通过在第三保护环的正下方提供第一和第二保护环而减到最小。当然，保护环的可靠性，从而半导体器件的可靠性，可以通过在第一多层互连结构中形成另一个桥接导电图形以便桥接第一和第二保护环来进一步提高。

本发明的其他目的和更多特征将从当结合附加附图阅读时下面的详细描述中变得明白。

附图说明

图1A和1B是显示具有常规多层互连结构和保护环的半导体集成电路构造的图；

图2是显示具有双保护环结构的半导体集成电路的构造以及在这种半导体集成电路中引起的问题的图；

图3是显示根据本发明第一实施方案的半导体集成电路构造的图；

图4是以放大的比例尺显示图3一部分的平面图；

图5是说明图3的半导体集成电路中保护环的功能的图；

图6是说明图3的半导体集成电路中保护环的功能的另一个图；

图7A-7C是说明在图3的半导体集成电路中使用的保护环的制造过程的图；

图8是显示图3的半导体集成电路的修改的图；

图9是显示根据本发明第二实施方案的半导体集成电路构造的图；

以及

图10是显示图9的半导体集成电路的修改的图。

具体实施方式

在近来的超细半导体集成电路中，称作低K膜、具有低的比介电常数(specific dielectric constant)的低介电常数薄膜用作抑制布线的寄生电容问题的层间绝缘薄膜。应当指出，布线的寄生电容随着器件小型化的进展而变得显著，并且在高密度集成电路中变成严重的问题。这种低介电常数薄膜包括具有2.0-3.0或更小的比介电常数的那些薄膜，例如在商标SiLK或Flare下销售的芳香烃聚合物薄膜，或其多孔薄膜。这种低介电常数薄膜主要用于位置接近衬底11的较低的多层互连结构12，其中互连图形以微小的间隔而形成。

这种低介电常数薄膜通常具有与低的比介电常数的特征相对应的低密度的特征，因此，对于使用低介电常数层间绝缘薄膜的多层互连结构，已经进行了关于保证互连图形与层间绝缘薄膜之间的粘附的许多研究和提议。

类似的情况也适用于保护环14的情况，因此，可能存在一种情况，其中间隙在导电图形C1-C7的任何一个例如导电图形C3和与其相邻形成的导电壁之间形成。

当间隙在保护环中形成时，这一部分可以用于湿气或外部空气进入多层互连结构中的通路。如图1A中所示，这样侵入的湿气或空气可能引起许多问题，例如有缺陷的接触，电阻的增加，互连图形的断开，等等，当它已经引起扩散进入到多层互连结构12和13中时。此外，在这样侵入的湿气或空气已经达到在衬底11的表面上形成的有源器件例如MOS晶体管的情况下，存在有源器件可能受到退化的可能性。

为了解决这种问题，已经实践，通过如图2中所示使用保护环14A和14B来提供双重结构的保护环，其中先前说明的图2的那些部分由相同的参考数字标明，并且其描述将省略。在说明的实例中，保护环14A和14B具有与图1的保护环14相同的构造。

通过使用这种双重结构的保护环，湿气或空气侵入到多层互连结构12和13中的可能性显著地降低。

但是，在图2的构造中，在沿着芯片外围连续地延伸的外部保护环14A中某处形成有缺陷的情况下，并且在沿着芯片外围连续地延伸的内部保护环14B中某处形成有缺陷的情况下，如图2中所示，侵入到保护环14A内部的湿气或空气可以引起在保护环14A和14B之间的层叠结构中的扩散。最终，湿气或空气可以进入保护环14B内部的区域。

因此，存在具有图2的双重结构的保护环的半导体集成电路不能满足为半导体集成电路而规定的可靠性和寿命的情况。

而且，在具有图2的双重结构的保护环的半导体集成电路的情况下，保护环占据衬底11的实质面积，因此，出现用于形成有源器件或多层互连结构的面积减小的问题。

如先前说明的，具有例如0.9μm或更小通孔直径的非常微小的互连图形，通过使用低介电层间绝缘薄膜，以紧密的间隔从而以高密度在较低的多层互连结构12中形成。另一方面，在较高的多层互连结构13中，互连图形的设计规则较为不严格，因此，存在使用大约1.7μm通孔直径的情况。

在这种结构中，保护环14A和14B之间的间隔基本上由多层互连结构13中的通孔直径来确定，并且在多层互连结构12中在保护环14A和14B之间出现无用区域，半导体器件的功能元件不可能形成于其中。

此外，应当指出，低介电常数的层间绝缘薄膜通常是低密度薄膜，如先前说明的，因此，低介电薄膜通常显示差的机械性能例如差的杨氏模量。因此，当施加外应力时，在图1的保护环14中，存在有应力集中在与较低的多层互连结构12相对应的导电图形C1-C4中或导电壁W1-W5中出现。从而，导电图形C1-C4或导电壁W1-W5可能容易经受变形。当变形在导电图形C1-C4的任何一个中或者在导电壁W1-W5中发生时，形成如先前说明的湿气或外部空气的侵入通路。

[第一实施方案]

图3显示根据本发明第一实施方案的半导体集成电路20的构造。

参考图3，半导体集成电路20在具有由器件隔离结构21B所确定的器件区域21A的Si衬底21上形成，并且包括栅电极22G的MOS晶体管以及扩散区域21a和21b在器件区域21A中形成，使得扩散区域21a和21b在Si衬底21中在栅电极22G的两个侧面形成。图3中，应当指出，栅极绝缘薄膜的说明省略。此外，与通常的MOS晶体管相类似，栅电极22G提供有一对SiO₂或SiON的侧壁绝缘薄膜。

栅电极22G由在衬底21上形成的层间绝缘薄膜22覆盖，其中，层间绝缘薄膜22形成在衬底21上形成的第一多层互连结构31的一部分。

因此，在层间绝缘薄膜22上，层间绝缘薄膜23-26连续地形成，并且互连图形22W和通孔栓塞22P₁和22P₂在层间绝缘薄膜22中形成，以便通过用导电层填充布线凹槽或通孔并且通过由CMP(化学机械抛光)过程去除层间绝缘薄膜22上的多余导电层，经由双重镶嵌过程来填充在薄膜22中形成的布线凹槽或通孔。作为双重镶嵌过程的结果，互连图形22W具有与层间绝缘薄膜22的表面重合的主表面。此外，在说明的实例中，通孔栓塞22P₁和22P₂分别与扩散区域21a和21b相接触。

类似的互连结构在层间绝缘薄膜23-26的每个中形成。因此，在层间绝缘薄膜23中，形成有互连层23W和通孔栓塞23P，而互连层24W和通孔栓塞24P在层间绝缘薄膜24中形成。此外，互连层25W和通孔栓塞25P在层间绝缘薄膜25中形成，并且通孔栓塞26P在层间绝缘薄膜26中形成。

典型地，层间绝缘薄膜23-26由具有小于3.0的比介电常数的有机聚合物薄膜形成，而互连层22W-25W和通孔栓塞22P₁和22P₂以及23P-26P由Cu形成。此外，互连层22W-25W和通孔栓塞22P₁和22P₂以及23P-26P也可以通过使用Al或Al合金或其他导体形成。

在层间绝缘薄膜26上，形成有互连层27W，其典型地由Al或Al合金形成，以便与通孔栓塞26P相接触，其中互连层27W形成在多层互连结构31上形成的另一个多层互连结构32的一部分。

因此，互连层27W由层间绝缘薄膜27覆盖，并且下一个互连层28W在层间绝缘薄膜27上形成。互连层28W又通过在互连层27W中形成的通孔栓塞27P连接到层间绝缘薄膜27。类似地，互连层28W由在层间绝缘薄膜27上形成的层间绝缘薄膜28覆盖，并且下一个互连层29W在层间绝缘薄膜28上形成。互连层29W通过在层间绝缘薄膜28中形成的通孔栓塞28P连接到互连层28W。

在典型的实例中，层间绝缘薄膜27和28由SiOC或SiO₂形成，而互连层27W-29W由Al或Al合金形成。此外，通孔栓塞27P和28P由W(钨)等形成。

而且，SiN等的钝化薄膜29在层间绝缘薄膜28上形成。

在图3的半导体集成电路20中，外部保护环33A和内部保护环33B形成，以沿着衬底的外围连续地延伸，使得多层互连结构31和32中的互连层被包围。应当参考图1B的平面图。

参考图3，保护环33A包括：导电壁22PA，其与通孔栓塞22P₁和22P₂同时由与其相同的材料在层间绝缘薄膜22中形成，以便沿着衬底21的外围在层间绝缘薄膜22中连续地延伸，而不形成间隙，具有与通孔栓塞的直径基本上相同的宽度；以及导电图形22WA，其与互连层22W同时由与其相同的材料在层间绝缘薄膜22中形成，以便沿着衬底的外围在导电壁22PA上连续地延伸，而不形成间隙。此外，在层间绝缘薄膜23中，作为保护环33A的一部分，形成有导电壁23PA，其沿着衬底21的外围在导电图形22WA上连续地延伸，而不形成间隙，具有与通孔栓塞23P的直径基本上相同的宽度，以及导电图形23WA，其沿着衬底外围在导电壁23PA上连续地延伸，而不形成间隙，其中导电壁23PA与通孔栓塞23P同时由相同的材料形成，而导电图形23WA与互连层23W同时由相同的材料在层间绝缘薄膜23中形成。

此外，保护环33A包括：导电壁24PA，其与通孔栓塞24P同时由与其相同的材料在层间绝缘薄膜24中形成，以便沿着衬底21的外围在导电图形23WA上连续地延伸，具有与通孔栓塞24P的直径基本上相同的宽度，而不形成间隙；导电图形24WA，其与互连层24W同时由相同的材料在层间绝缘薄膜24中形成，以便沿着衬底外围在导电壁24PA上连续地延伸，而不形成间隙；导电图形25WA，其与互连层25W同时由与其相同的材料在层间绝缘薄膜25中形成，以便沿着衬底的外围在导电壁24PA上连续地延伸，而不形成间隙；以及导电壁25PA，其与通孔栓塞25P同时由与其相同的材料在层间绝缘薄膜25中形成，以便在导电图形24WA上延伸，具有与通孔栓塞25P的通孔直径基本上相同的宽度，沿着衬底21的外围连续地，而不形成间隙。

在层间绝缘薄膜25中，形成有导电图形25WA，其与互连层25W同时由相同的材料形成，使得导电图形25WA在导电壁25PA上连续地延伸，而不形成间隙。

此外，保护环33A包括导电壁26PA，其与通孔栓塞26P同时由与其相同的材料形成，以便在层间绝缘薄膜26中在导电图形25WA上连续地延伸，具有与通孔栓塞26P的直径基本上相同的宽度，沿着衬底21的外围，而不形成间隙。保护环33A还包括，在导电壁26PA上，导电图形27WA，其与互连层27W同时由与其相同的材料在层间绝缘薄膜27中形成，以便沿着衬底外围在导电壁26PA上连续地延伸，而不形成间隙，以及导电壁27PA，其与通孔栓塞27P同时由与其相同的材料形成，以便沿着衬底周边的外围在导电图形27WA上连续地延伸，而不形成间隙。

此外，保护环33A包括：导电图形28WA，其与互连层28W同时由与其相同的材料在层间绝缘薄膜27中的导电壁27PA上形成，以便沿着衬底的外围在导电壁26PA上连续地延伸，而不形成间隙；以及导电壁28PA，其与通孔栓塞28P同时由与其相同的材料形成，以便沿着衬底的外围在上述导电图形28WA上连续地延伸，而不形成间隙。此外，在钝化薄膜29中，作为保护环33A的一部分，形成有导电图形29WA，其与互连层29W同时由相同的材料在导电壁28PA上形成。

类似地，保护环33B包括：导电壁22PB，其与导电壁22PA同时由与其相同的材料在层间绝缘薄膜22中形成，以便沿着衬底21的外围在层间绝缘薄膜22中连续地延伸，具有与通孔栓塞22P₁或22P₂的通孔直径基本上相同的宽度，而不形成间隙；以及导电图形22WB，其与导电图形22WA同时由与其相同的材料在层间绝缘薄膜22中形成，以便沿着衬底的外围在导电壁22PB上连续地延伸，而不形成间隙。此外，在上述层间绝缘薄膜23中，作为保护环33B的一部分，提供有导电壁23PB，其与导电壁23PA同时由与其相同的材料形成，以便沿着衬底21的外围在导电图形22WB上连续地延伸，具有与通孔栓塞23P的直径基本上相同的宽度，而不形成间隙，以及导电图形23WB，其与导电图形23WA同时由相同的材料在层间绝缘薄膜23中形成，以便沿着衬底的外围在导电壁23PB上连续地延伸，而不形成间隙。

此外，保护环33B包括：导电壁24PB，其与导电壁24PA同时由与其相同的材料在层间绝缘薄膜24中形成，以便沿着衬底21的外围在导电图形23WB上连续地延伸，具有与通孔栓塞24P的直径基本上相同的宽度，而不形成间隙；以及导电图形24WB，其与导电图形24WA同时由与其相同的材料在层间绝缘薄膜24中形成，以便沿着衬底的外围在导电壁24PB顶部上连续地延伸，而不形成间隙。此外，保护环33B包括导电图形25WB，其与导电图形25WA同时由与其相同的材料在层间绝缘薄膜25中形成，以便沿着衬底的外围在导电壁24PB上连续地延伸，而不形成间隙，以及导电壁25PB，其与导电壁25PA同时由与其相同的材料在层间绝缘薄膜25中形成，以便沿着衬底21的外围在导电图形24WB上连续地延伸，具有与通孔栓塞25P的直径基本上相同的宽度，而不形成间隙。

在层间绝缘薄膜25中，还延伸有导电图形25WB，其与导电图形25WA同时由与其相同的材料形成，在导电壁25PB上连续地，而不形成间隙。

此外，保护环33B包括导电壁26PB，其与导电壁26PA同时由与其相同的材料在层间绝缘薄膜26中形成，以便沿着衬底21的外围在导电图形25WB上连续地延伸，具有与通孔栓塞26P的直径基本上相同的宽度，而不形成间隙。此外，保护环33B包括导电图形27WB，其与导电图形27WA同时由与其相同的材料在层间绝缘薄膜27中在导电壁26PB上形成，以便沿着衬底的外围在导电壁26PB上连续地延伸，而不形成间隙，以及导电壁27PB，其与导电壁27PA同时由与其相同的材料形成，以便沿着衬底的外围在导电图形27WB上连续地延伸，而不形成间隙。

此外，保护环33B包括：导电图形28WB，其与导电图形28WA同时由与其相同的材料在层间绝缘薄膜27中在导电壁26PB上形成，以便沿着衬底的外围在导电壁27PB上连续地延伸，而不形成间隙；以及导电壁28PB，其与导电壁28PA同时由与其相同的材料形成，以便沿着衬底的外围在导电图形28WB上连续地延伸，而不形成间隙。此外，在钝化薄膜29中，作为保护环33B的一部分，在导电壁28PB上形成有导电图形29WB，其与互连层29W同时由与其相同的材料形成。

因此，如在图3中可以看到，导电图形23WA和导电图形23WB被连接，形成有沿着衬底11的外围连续地延伸的导电图形23WC，如图4中所示。类似地，导电图形27WA和导电图形27WB被连接，形成有沿着衬底11的外围连续地延伸的导电图形27WC，类似于图4。因此，这样形成的导电图形23WC和导电图形27WC跨越保护环33A和保护环33B而桥接。

如在图4中可以看到，导电图形23WC连续地延伸，而不形成间隙，因此，不形成开口等。此外，如图4中由虚线所示，导电图形23WC的上和下导电壁23PA和23PB沿着衬底21的外围连续地延伸，而不形成间隙。

在图3的构造中，应当指出，即使在保护环33A的一部分中以及在保护环33B中形成有缺陷x的情况下，如图5中所示，从外部侵入的湿气或空气被桥接导电图形23C阻挡，只要缺陷形成在由桥接导电图形23C隔离的区域中，并且不能进一步侵入到保护环33B内部的区域中。换句话说，本发明的桥接导电图形23C或27C起将保护环33A和保护环33B之间的区域分隔成多于一个分隔间的隔壁或分隔壁的作用。

此外，如图6中所示，外部湿气或空气侵入到保护环33B内部的区域中的通路通过使用导电图形23C来阻挡，即使在保护环33A和33B的每个中存在有缺陷x的情况下，只要缺陷形成在由桥接导电图形23C隔离的不同区域中。因此，半导体器件的可靠性可以显著提高。与此相反，在保护环具有图2的结构的情况下，侵入通路不能被阻挡，从而外部湿气或空气可以容易地穿透到半导体集成电路的内部。

图7A-7C显示形成图3的保护环33A和33B的过程的一部分。

参考图7A，层间绝缘薄膜22形成具有互连层22W，并且导电图形22WA和导电壁22PA与保护环33A相对应地进一步形成。此外，导电壁22PB和导电图形22WB与保护环33B相对应地形成。然后，下一个层间绝缘薄膜23在层间绝缘薄膜22上形成。接下来，导电图形23A和通孔栓塞23P分别为布线凹槽23G和为通孔23H在层间绝缘薄膜23中形成。与此同时，桥接导电图形23C的凹槽23g和导电壁23PA和23PB的凹槽23a和23b与保护环33A和33B相对应地在层间绝缘薄膜23中形成。

接下来，在图7B的步骤中，图7A的层间绝缘薄膜23的表面，包括布线凹槽23G，通孔23H和凹槽23a，23b和23g，它用阻挡层金属薄膜例如TaN(没有说明)覆盖，此后，凹槽23G，通孔23H和凹槽23a，23b，23g用导电层23Cu例如Cu或W填充。

此外，在图7C的步骤中，层间绝缘薄膜23的表面上的多余导电层23Cu通过CMP(化学机械抛光)过程去除，并且布线凹槽23G和通孔23H分别用导电层23W和通孔栓塞23P填充而凹槽23a，23b和23g分别用导电壁23PA和23PB和导电图形23WC填充的结构被获得。

通过重复这种过程，形成保护环33A和33B而不引起过程步骤数目的增加变得可能。

在图7A-7C的构造中，应当指出，导电壁22PA-28PA或导电壁22PB-28PB在垂直于衬底11的方向上成一直线而形成。但是，这不是必要的条件，也可能在导电图形23WA-29WA的范围内移动其位置，如图8的修改中所示。此外，导电壁22PA-28PA或导电壁22PB-28PB也可以以Z字形在导电图形22WA-29WA或导电图形22WB-29WB的范围内形成，当在垂直于衬底11主表面的方向上观察时，导电图形22WA-29WA或导电图形22WB-29WB沿着衬底外围以带状延伸。

在本发明中，应当指出，层间绝缘薄膜22-28并不局限于芳香烃聚合物薄膜例如SiLK和FLARE，而也可能使用各种低介电常数薄膜例如MSQ(甲基硅倍半环氧乙烷，methyl silsesquioxane)薄膜或HOSP(氢化有机硅氧烷聚合物，hydrido-organic siloxane polymer)薄膜，或其多孔薄膜，用于层间绝缘薄膜22-28。

此外，互连层22W-25W和通孔栓塞22P-26P，从而导电图形22WA-25WA和22WB-25WB，以及导电壁22PA-26PA和22PB-26PB并不局限于Cu或W，而也可能使用Al或Al合金来代替它们。

[第二实施方案]

图9显示根据本发明第二实施方案的半导体器件40的构造，其中与先前说明的部分相对应的那些部分由相同的参考数字标明，并且其描述将省略。

参考图9，在本发明中，衬底21上保护环33A和保护环33B之间的间隔减小，与此相关，在导电图形27WC上，形成下面部分的层叠的形式的单个保护环33C：与导电栓塞27P相对应的单个导电壁27PC；与互连层28W相对应的单个导电图形28WC；与导电栓塞28P相对应的单个导电壁28PC；以及与互连层29W相对应的单个导电图形29WC。

如图9中所示，在如此构造的半导体器件40中，其中包括在那里的Al或AL合金的互连层的多层互连结构32，通过使用SiOC或SiO₂的通常层间绝缘薄膜，在使用低介电常数层间绝缘薄膜的高集成密度多层互连结构31上提供，应当指出，高集成密度的多层互连结构31中的保护环33A和33B之间的间隔可以通过将0.9μm或更小的严格设计规则应用到其上而减小。

随着这个，在多层互连结构31中，由保护环33A和33B所占据的衬底表面面积减小，而可用于形成有源器件和互连图形的区域增加。特别地，因为保护环沿着衬底或芯片的外围而形成，保护环33A和33B的间隔的少量减小可以提供增加可用于形成有源元件或互连图形的衬底面积的实在效应。

同时，在图9的结构中，更加宽松的设计规则在上层的多层互连结构32中使用，因此，通孔栓塞27P或28P的直径，从而导电壁27PC或28PC的宽度不减小。因此，如图9中所示，在多层互连结构31中形成保护环33A和33B以便位于在多层互连结构32中形成的保护环33C的正下方变得可能。

在这种结构中，保护环33C由保护环33A和33B支撑，因此，施加到保护环33C的应力由保护环33A和33B共享，因此，施加到在低杨氏模量的层间绝缘薄膜22-26中形成的保护环33A和33B的每个的应力减小。与此相关，参考图5说明的、保护环33A和33B中缺陷的出现被抑制，从而半导体器件的可靠性提高。

图10显示在图9的半导体器件40中，保护环33A和保护环33B之间的间隔减小，使得导电壁22PA和导电壁22PB之间的间隔缩小到与通孔直径相对应的程度的实例。

参考图10，应当指出，在这种情况下，保护环被形成，以便桥接每个层间绝缘薄膜22-25中的导电图形，从而，桥接导电图形22WC桥接层间绝缘薄膜22中的导电壁22PA和22PB。类似地，桥接导电图形23WC桥接层间绝缘薄膜23中的导电壁23PA和23PB，桥接导电图形24WC桥接绝缘薄膜24中的导电壁24PA和24PB，并且桥接导电图形25WC桥接层间绝缘薄膜25中的导电壁25PA和25PB。

根据图10的构造，在衬底表面上并且直接在衬底表面上形成的高密度多层互连结构中，由多个保护环结构所占据的面积达到最小，从而在衬底上形成较大数目的有源器件或布线结构变得可能。

此外，在本实施方案中，层间绝缘薄膜22-28并不局限于芳香烃聚合物薄膜例如SiLK或FLARE，与前面的实施方案相类似，并且对于层间绝缘薄膜22-28，能够使用各种低介电常数薄膜例如有机金属硅氧烷薄膜，包括MSQ(甲基硅倍半环氧乙烷，methyl silsesquioxane)薄膜，HOSP(氢化有机硅氧烷聚合物，hydrido-organic siloxanepolymer)薄膜等，或其多孔薄膜。

此外，互连层22W-25W，通孔栓塞22P-26P，从而导电图形22WA-25WA，22WB-25WB，以及导电壁22PA-26PA和22PB-26PB并不局限于Cu或W，而也能够使用Al或Al合金来代替它们。

此外，本发明并不局限于在此以前所描述的实施方案，而是可以不背离本发明的范围做各种变化和修改。

Claims

1.一种半导体器件，包括：

衬底；以及

在所述衬底上形成的多层互连结构，

所述多层互连结构包括：

第一保护环，其沿着所述衬底的外围在所述多层互连结构中连续地延伸；以及

所述第一和第二保护环由桥接导电图形机械地且连续地彼此连接，当在垂直于所述衬底的方向上观察时，该桥接导电图形沿着包括所述第一和第二保护环的区域以带状连续地延伸。

2.根据权利要求1的半导体器件，其中所述桥接导电图形不具有任何间隙或开口。

3.根据权利要求1的半导体器件，其中所述桥接导电图形提供在当从所述衬底表面测量具有不同高度的多个位置处。

4.根据权利要求1的半导体器件，其中所述桥接导电图形在所述多层互连结构中的一个或多个层间绝缘薄膜中形成。

5.根据权利要求1的半导体器件，其中所述桥接导电图形在所述多层互连结构中的所有所述层间绝缘薄膜中提供。

6.根据权利要求1的半导体器件，其中所述多层互连结构具有分层结构，其中多个层间绝缘薄膜被堆叠，每个层间绝缘薄膜包括与其相对应的互连层，并且其中，在所述多个层间绝缘薄膜的一个层间绝缘薄膜中形成的互连层通过通孔栓塞连接到下面的互连层，所述第一和第二保护环的每一个具有与所述多层互连结构相同的分层结构，所述桥接导电图形在与所述桥接导电图形形成于其中的所述层间绝缘薄膜中的互连层完全相同的高度处形成。

7.一种半导体器件，包括：

衬底；

在所述衬底上形成的第一多层互连结构；

在所述第一多层互连结构上形成的第二多层互连结构，

所述第一多层互连结构包括：第一保护环，其沿着所述衬底的外围在所述第一多层互连结构中连续地延伸；以及第二保护环，其在内部沿着所述外围在所述第一多层互连结构中连续地延伸，以便被所述第一保护环包围，所述第二保护环包围所述第一多层互连结构内部的互连图形，

所述第二多层互连结构包括：桥接导电图形，其在所述第二多层互连结构中在一个带状区域上连续地延伸，所述桥接导电图形将所述第一和第二保护环彼此机械地连接；以及第三保护环，其在所述桥接导电图形上形成。

8.根据权利要求7的半导体器件，其中所述第一和第二保护环由第一导电图形彼此机械地连接，当在垂直于所述衬底的方向以基本上恒定的高度观察时，第一导电图形沿着包括所述第一和第二保护环的带状区域连续地延伸。

9.根据权利要求7的半导体器件，其中所述第一多层互连结构包括根据第一设计规则形成的互连图形，并且第二多层互连结构包括根据较不严格的第二设计规则形成的互连图形。

10.根据权利要求7的半导体器件，其中所述第一和第二保护环的每个由导电壁的堆叠而形成，导电壁沿着所述外围延伸并且具有由所述第一设计规则规定的最小图形宽度，所述第一和第二保护环形成具有由所述第一设计规则规定的最小间隔。

11.根据权利要求7的半导体器件，其中所述第一多层互连结构具有分层结构，其中多个层间绝缘薄膜被堆叠，每个层间绝缘薄膜包括与其相对应的互连层并且具有第一比介电常数，并且其中，在所述多个层间绝缘薄膜的一个层间绝缘薄膜中形成的互连层通过通孔栓塞连接到在下面的层间绝缘薄膜中形成的互连层，所述第一和第二保护环的每个具有与所述第一多层互连结构完全相同的分层结构，

所述第二多层互连结构具有分层结构，其中多个层间绝缘薄膜被堆叠，每个层间绝缘薄膜包括与其相对应的互连层并且具有第二比介电常数，并且在所述多个层间绝缘薄膜的一个层间绝缘薄膜中形成的互连层通过通孔栓塞连接到在下面的层间绝缘薄膜中形成的互连层，所述第三保护环具有与所述第二多层互连结构相同的分层结构，所述桥接导电图形在与所述桥接导电图形形成于其中的所述层间绝缘薄膜中的所述互连层的高度相同的高度处形成，

所述第一比介电常数比所述第二比介电常数小。

12.根据权利要求11的半导体器件，其中，在所述第一多层互连结构中，所述互连层的每一个嵌入在相应的层间绝缘薄膜中，使得所述互连层的主表面与所述相应绝缘薄膜的主表面基本上重合。

13.根据权利要求7的半导体器件，其中所述第一多层互连结构使用具有小于3.0的比介电常数的薄膜作为其层间绝缘薄膜，并且其中所述第二多层互连结构使用具有3.0或更大的比介电常数的薄膜作为其层间绝缘薄膜。

14.根据权利要求7的半导体器件，其中所述第一多层互连结构使用有机聚合物薄膜作为其层间绝缘薄膜。

15.根据权利要求7的半导体器件，其中所述第二多层互连结构由SiO₂薄膜或SiOC薄膜的任何一个形成。