KR100319896B1 - 반도체 소자의 본딩 패드 구조 및 그 제조 방법 - Google Patents

반도체 소자의 본딩 패드 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100319896B1
KR100319896B1 KR1019990062154A KR19990062154A KR100319896B1 KR 100319896 B1 KR100319896 B1 KR 100319896B1 KR 1019990062154 A KR1019990062154 A KR 1019990062154A KR 19990062154 A KR19990062154 A KR 19990062154A KR 100319896 B1 KR100319896 B1 KR 100319896B1
Authority
KR
South Korea
Prior art keywords
conductive film
continuous
bonding pad
island
conductive
Prior art date
Application number
KR1019990062154A
Other languages
English (en)
Other versions
KR20000048406A (ko
Inventor
이수철
손경목
신헌종
안종현
이혜령
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990062154A priority Critical patent/KR100319896B1/ko
Priority to JP11375282A priority patent/JP2000195866A/ja
Publication of KR20000048406A publication Critical patent/KR20000048406A/ko
Priority to US09/745,241 priority patent/US6552438B2/en
Application granted granted Critical
Publication of KR100319896B1 publication Critical patent/KR100319896B1/ko
Priority to JP2007098534A priority patent/JP5209224B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

반도체 소자의 본딩 패드 구조 및 그 제조 방법을 제공한다. 본 발명에 따른 반도체 소자의 본딩 패드 구조는 상하로 소정 거리 이격된 제1 도전막 및 제2 도전막과, 제1 도전막 및 제2 도전막사이에 존재하며 소정 거리 이격된 제1 도전막 및 제2 도전막을 전기적으로 연결하는 연속적인 제3 도전막 및 연속적인 제3 도전막내에 존재하며 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제3 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함한다. 본 발명에 따른 반도체 소자의 본딩 패드 구조는 충분한 양의 전류를 칩내로 공급할 수 있고, 도전막 사이의 절연막내에 균열이 발생하지 않는다.

Description

반도체 소자의 본딩 패드 구조 및 그 제조 방법{Bonding pad structure of semiconductor device and fabrication method thereof}
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 본딩 패드 구조 및 그 제조 방법에 관한 것이다.
본딩 패드는 칩 내부의 집적회로를 칩 외부의 집적회로와 연결시킨다. 도 1은 복수개의 본딩 패드를 포함하는 집적회로 패키지의 개략도이다. 도 1을 참고하면, 메모리 셀 어레이부(110)와 주변회로부(115)등의 집적 회로가 완성된 칩(100)은 리드 프레임(300)에 접합(attach)되어 있으며, 칩내의 본딩 패드(200)와 리드프레임(300)의 내부 리드 팁(inner lead tip)(310)은 와이어(320)로 연결되어 있다. 본딩 패드(200)는 주변회로(115)를 구성하는 입출력 버퍼 회로등과 연결되어 칩(100) 회로 단자의 게이트 역할을 한다.
도 2는 도 1의 본딩 패드(200)의 레이아웃도이고, 도 3은 도 2에 도시된 본딩 패드의 투시도이고, 도 4는 도 2의 IV-IV'선을 따라 자른 단면도이고, 도 5는 도 2의 V-V'선을 따라 자른 단면도이다.
종래의 본딩 패드는 도 2 내지 도 5에 도시되어 있는 바와 같이, 배선간 절연막(interconnection dielectric)(250)내에 형성된 복수개의 비아홀(240)을 매립하는 독립적인 도전성 플러그들(245), 예컨대 텅스텐 플러그들이 하부 알루미늄 배선(230)과 본딩 패드로 기능하는 상부 알루미늄 배선(260)을 전기적으로 연결하는 구조로 형성되어 있다. 미설명된 참조 부호 210은 반도체 기판을, 220은 층간 절연막을, 270은 와이어 본딩 영역을, 280은 패시베이션막을 각각 나타낸다.
도 2 내지 도 5에 도시되어 있는 패드 구조에서는 다음과 같은 문제점이 발생한다.
먼저, 복수개의 칩(100)들이 형성되어 있는 웨이퍼상에서 양호한 칩(100)만을 분리하기 위하여 칩의 양불량을 검사하는 과정(chip-sorting)시, 와이어 본딩 영역(270)상에 놓여지는 검사기의 프로브 핀(미도시)에 의해 가해지는 힘(예: 횡장력(shere force))때문에 배선간 절연막(250)에 균열(cracks)(도 4 및 도 5의 330 참고)이 쉽게 발생한다.
또, 도 4 및 도 5에 도시되어 있는 바와 같이, 와이어(320)를 와이어 본딩영역(270)내에 본딩시 가해지는 기계적인 충격(impact)과 압력에 의해 발생하는 스트레스에 의해서도 배선간 절연막(250)내에 균열(330)이 발생한다.
이렇게 배선간 절연막(250)내에 쉽게 균열이 발생하는 이유는, 칩의 분류시 또는 와이어 본딩시 가해지는 스트레스에 대해서 상대적으로 연성인 상부 알루미늄 배선(260)과 하부 알루미늄 배선(230)은 스트레스를 경감시키기 위해서 변형되나, 배선간 절연막(250)은 상대적으로 단단하기 때문에 변형되지 못하고 그대로 남아있는다. 이 상태에서 일정값 이상의 스트레스가 가해지면, 텅스텐 플러그들(245)이 불안정해서 빠지거나 배선간 절연막(250)이 깨지면서 균열이 발생한다. 특히 이러한 균열은 도 5에 도시되어 있는 바와 같이, 인접한 텅스텐 플러그들(245)을 감싸고 있는 절연막(250) 내부로 전파되어 균열이 점차 커진다.
배선간 절연막(250)에 균열이 생기면 와이어 본딩시 상부 배선막(260) 및/또는 하부배선막(230)이 떨어져 나가는 배선 오픈 현상(interconnection layer-open)이 발생하거나 와이어(320)와 본딩 패드로 기능하는 상부 알루미늄 배선(260)간의 접촉이 불량해져서 와이어(320)가 떨어지는 패드 오픈 현상(pad-open)이 발생한다.
도 6은 배선간 절연막의 균열 및 배선막이 떨어져 나가는 것을 방지하기 위해서 텅스텐 플러그들(245)을 와이어 본딩 영역 이외의 영역에만 형성한 종래의 다른 본딩 패드 구조의 평면도이고, 도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다. 이러한 본딩 패드 구조는 미국 특허 제5,248,903 및 제5,502,337호에 개시되어 있다. 도 6 및 7과 상기 두 특허에 따른 본딩 패드 구조는 배선간 절연막(250)내에 균열이 발생하는 것을 일정 정도 감소시킬 수 있다. 그러나, 텅스텐 플러그들(245)의 숫자가 감소하기 때문에 텅스텐 플러그(245)와 상부 알루미늄 배선막(260)간의 부착력이 약하게 된다. 그 결과 와이어 본딩시 상부 알루미늄 배선막(260)이 뜯겨져 나가는 배선 오픈 현상이 자주 발생한다. 또, 플러그들의 숫자가 감소하기 때문에 상부 알루미늄 배선막(260)과의 접촉 면적 또한 감소하여 저항값(Rs)이 증가하고 전류가 감소한다. 따라서 칩내의 스위칭 소자에 충분한 양의 전류를 공급할 수 없어서 소자 특성을 열화시킨다.
본 발명이 이루고자 하는 기술적 과제는 칩 분류 및 와이어 본딩시 배선간 절연막내의 균열을 최소화할 수 있으면서 충분한 양의 전류를 칩내로 공급할 수 있는 본딩 패드 구조를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 배선간 절연막내의 균열을 최소화할 수 있으면서 충분한 양의 전류를 칩내로 공급할 수 있는 본딩 패드 구조의 제조에 적합한 제조 방법을 제공하는데 있다.
도 1은 리드 프레임에 접합된 칩을 나타내는 개략도이다.
도 2는 도 1에 도시된 종래의 본딩 패드 구조의 레이아웃도이다.
도 3은 도 2에 도시된 본딩 패드 구조의 투시도(projective view)이다.
도 4는 도 2의 IV-IV'선을 따라 자른 단면도이다.
도 5는 도 2의 V-V'선을 따라 자른 단면도이다.
도 6은 종래의 다른 본딩 패드 구조의 레이아웃도이다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 8은 본 발명의 제 1실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 9는 도 8에 도시된 본딩 패드 구조의 투시도이다.
도 10은 도 8의 X-X'선을 따라 자른 단면도이다.
도 11은 도 8의 XI-XI'선을 따라 자른 단면도이다.
도 12는 본 발명의 제 2실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 13은 도 12에 도시된 본딩 패드 구조의 투시도이다.
도 14는 도 12의 XIV-XIV'선을 따라 자른 단면도이다.
도 15는 도 12의 XV-XV'선을 따라 자른 단면도이다.
도 16a는 본 발명의 제 3실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 16b는 도 16a의 B영역의 확대도이다.
도 17은 본 발명의 제 4실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 18은 본 발명의 제 5실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 19는 본 발명의 제 6실시예에 따른 본딩 패드 구조의 레이아웃도이다.
도 20은 본 발명에 따른 본딩 패드 구조의 제조 방법을 나타내는 블록도이다.
도 21은 본 발명에 따른 본딩 패드 구조와 종래의 본딩 패드 구조에 본딩된 와이어의 당김 강도를 측정한 결과를 나타내는 그래프이다.
도 22는 본 발명에 따른 본딩 패드 구조와 종래의 본딩 패드 구조에서 패드 오픈과 배선 오픈의 발생을 측정한 결과를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 본딩 패드 구조는 상하로 소정 거리 이격된 제1 도전막 및 제2 도전막과, 상기 제1 도전막 및 제2 도전막사이에 존재하며 소정 거리 이격된 제1 도전막 및 제2 도전막을 전기적으로 연결하는 연속적인 제3 도전막, 및 상기 연속적인 제3 도전막내에 존재하며 상기 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제3 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함한다. 상기 복수개의 섬형 절연체들은 상기 제3 도전막내에 지그-재그로 엇갈린 형태로 배열되는 것이 바람직하다.
또, 상기 제2 도전막과 상하로 소정 거리 이격된 제4 도전막과, 상기 제4 도전막과 제2 도전막 사이에 제공되어 상기 제2 도전막과 상기 제4 도전막을 전기적으로 연결하는 연속적인 제5 도전막과, 상기 연속적인 제5 도전막내에 존재하며 상기 연속적인 제5 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 제5 도전막으로 둘러싸인 복수개의 제2 섬형 절연체들이 더 제공될 수도 있다. 나아가, 상기 제2 도전막내에 존재하며, 상기 제2 도전막을 관통하면서 연장되어 그 측벽이 상기 제2 도전막으로 둘러싸인 복수개의 제3 섬형 절연체들이 더 제공될 수도 있다.
본 발명에 따른 반도체 소자의 본딩 패드 구조는 다음과 같이 제조된다. 먼저, 반도체 기판상에 하부 도전막을 형성한다. 이어서, 상기 하부 도전막에 전기적으로 연결된 연속적인 도전막을 형성하되 상기 연속적인 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함하는 상기 연속적인 도전막을 형성한다. 마지막으로, 상기 연속적인 도전막에 전기적으로 연결된 상부 도전막을 형성한다.
이 때, 상기 연속적인 도전막은, 상기 하부 도전막상에 전기적으로 연결된 판형 도전막을 형성한 후, 상기 판형 도전막을 식각하여 상기 판형 도전막을 관통하는 서로 이격된 복수개의 비아들을 형성하고, 상기 비아들을 매립하는 절연막을 형성한 후, 상기 판형 도전막상에 형성되어 있는 절연막을 제거하여 상기 복수개의 비아들에만 절연막이 남도록 하여 형성한다. 다른 방법으로는 상기 하부 도전막상에 판형 절연막을 형성한 후, 상기 판형 절연막을 식각하여 상기 하부 도전막상에 소정 거리 이격된 복수개의 섬형 절연체들을 형성하고, 상기 섬형 절연체들에 의해 노출된 상기 하부 도전막상 및 상기 섬형 절연체들상에 중간 도전막을 형성한 후, 상기 섬형 절연체들상에 형성된 상기 중간 도전막을 제거하여 형성한다. 상기 연속적인 도전막을 형성할 때 상기 연속적인 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 도전막으로 둘러싸이고 상기 연속적인 도전막내에 지그-재그로 엇갈린 형태로 배열된 복수개의 섬형 절연체들을 포함하는 연속적인 도전막을 형성하는 것이 바람직하다.
본 발명에 따른 본딩 패드 구조는 복수개의 섬형 절연체들이 상, 하부 도전막을 연결하는 연속적인 도전막 사이에 형성된다. 따라서, 충분한 양의 전류를 칩내로 공급할 수 있고, 상부와 하부 도전막 사이의 절연막내에 균열이 발생하지 않는다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었다. 또한 어느 한 막이 다른 막 또는 기판위에 존재하는 것으로 지칭될 때, 다른 막 또는 기판 바로 위에 있을 수도 있고, 층간막이 존재할 수도 있다. 도면에서 동일참조부호는 동일부재를 나타낸다.
도 8은 본 발명의 제1 실시예에 따른 본딩 패드 구조의 레이아웃도이고, 도 9는 도 8에 도시된 본딩 패드 구조의 투시도이고, 도 10은 도 8의 X-X'선을 따라 자른 단면도이고 도 11은 도 8의 XI-XI'선을 따라 자른 단면도이다.
도 8에서 참조 번호 920은 하부 배선 패턴을, 925I는 하부 섬형 절연체 패턴을, 930은 하부 일체형 도전성 플러그 패턴을, 940은 중간 배선 패턴을, 945I는 상부 섬형 절연체 패턴을, 950은 상부 일체형 도전성 플러그 패턴을, 960은 최상부 배선 패턴을, 970은 와이어 본딩 영역 패턴을 나타내고, 925 및 945는 일체형 도전성 플러그 패턴의 외벽을 감싸고 있는 층간 절연막 패턴을 각각 나타낸다. 이하에서, 일체형 도전성 플러그는 연속적인 도전막으로, 배선은 도전막으로도 지칭될 수 있다. 그리고, '상부/하부' 등의 용어는 절대적인 방향을 나타내는 것이 아니라, 기판으로부터 인접하냐 아니면 떨어져 있느냐의 상대적인 관계를 나타내는 것이다.
도 9, 10 및 11을 참고하면, 반도체 기판(900)상에 층간 절연막(910)이 형성되어 있으며, 층간 절연막(910)상에 하부 배선(920), 중간 배선(940) 및 최상부 배선(960)의 3층 배선으로 구성된 본딩 패드 구조가 형성되어 있다. 최상부 배선(960)은 주변회로를 구성하는 입출력 버퍼 회로(도 1의 115참고)등과 연결되어 칩 회로 단자의 게이트 역할을 하는 본딩 패드로 기능하며 와이어(990)가 본딩되는 와이어 본딩 영역(970)을 구비한다.
최상부 배선(960)의 하면과 중간 배선(940)의 상면 사이에 상부 일체형 도전성 플러그(950)가 배치되어 최상부 배선(960)과 중간 배선(940)을 전기적으로 연결하고 있다. 상부 일체형 도전성 플러그(950) 내에는 일체형 도전성 플러그에 의해그 측벽이 완전히 둘러싸이고 최상부 배선(960)과 중간 배선(940)에 의해 상, 하면이 둘러싸여져 있는 적어도 하나 이상의 상부 섬형 절연체(945I)가 형성되어 있다.
상부 섬형 절연체(945I)의 숫자와 크기는 상부 일체형 도전성 플러그(950)와 최상부 배선(960)이 접촉하는 면적이 최상부 배선(960) 면적의 10% 이상이 되게 할 수 있는 범위내에서 결정한다. 접촉 면적을 10% 이상이 되도록함으로써 일정 값 이상의 전류가 본딩 패드부로 흐르도록 할 수 있다. 바람직하기로는 섬형 절연체(945I)는 복수개로 형성하여 섬형 절연체(945I)의 폭이 최소화될 수 있도록 한다. 즉, 최상부 배선(960)과 중간 배선(940) 사이에 개재되는 절연막이 상부 일체형 도전성 플러그(950)내에 가둬져 있는 복수개의 섬형 절연체들(945I)로 구획되도록 형성한다. 이렇게 섬형 절연체들(945I)을 복수개로 형성하면, 만약 하나의 섬형 절연체(945I)내에 균열이 생기더라도 나머지 섬형 절연체들(945I)에는 균열이 전파되지 않기때문이다. 특히, 복수개의 섬형 절연체(945I)들을 매트릭스 형태로 배열하여 상부 일체형 도전성 플러그(950)가 체(mesh) 형태를 나타내도록 하면, 도전성 플러그(950)와 섬형 절연체(945I)간에 스트레스가 발생하더라도 도전성 플러그(950)가 불안정해서 빠지는 확률이 현저하게 감소한다. 따라서 섬형 절연체(945I)들이 일정값 이상의 스트레스하에서도 균열되지 않으며, 균열된다 하더라도 인접 섬형 절연체(945I)로는 균열이 전파되지 않는다. 이 때, 섬형 절연체(945I)들간의 간격(D1)은 인접 섬형 절연체(945I)들간의 균열 전파 여부 및 제조 공정 조건을 고려하여 결정한다. 즉, 섬형 절연체(945I)들간의 간격(D1)은 하나의 섬형 절연체(945I)에서 발생한 균열이 다른 섬형 절연체(945I)로 전파되지 않도록 할 수 있는 간격 이상이어야 한다. 또, 섬형 절연체(945I)들을 먼저 형성하고 이들 사이를 도전물질, 예컨대 텅스텐등으로 채운후 평탄화하여 일체형 도전성 플러그(950)를 형성하는 경우에는 섬형 절연체(945I)들 사이를 도전 물질로 완전히 채울수 있도록 하기 위해서 섬형 절연체(945I)들간의 최대 간격은 도전물질 도포 두께의 2배 이하가 되는 것이 바람직하다. 일반적으로 본딩 패드로 기능하는 최상부 배선(960)이 사각형 형태로 100㎛×100㎛ 크기로 형성된다는 점을 고려하건대, 상부 섬형 절연체(945I)들간의 간격(D1)은 0.3㎛ 내지 10㎛ 크기가 되도록 하는 것이 바람직하다. 특히, 도전성 플러그(950)를 형성하기 위한 도전 물질을 0.4㎛ 내지 1㎛의 두께로 도포할 경우에는 상부 섬형 절연체(945I)간의 간격은 0.3㎛ 내지 2㎛가 되도록 하는 것이 더욱 바람직하다.
중간 배선(940)과 하부 배선(920)간의 연결 구조도 중간 배선(940)과 최상부 배선(960)간의 연결 구조와 동일하게 구성한다. 즉, 적어도 하나 이상의 하부 섬형 절연체(925I)들을 내재한 하부 일체형의 도전성 플러그(930)에 의해 중간 배선(940)과 하부 배선(920)이 전기적으로 연결되도록 한다.
본 발명의 제 1실시예에 따른 본딩 패드 구조로 3층의 배선 구조를 예로 들었으나, 본 발명에 따른 본딩 패드 구조는 최상부 배선(960)과 중간 배선(940)의 2층으로만 구성된 본딩 패드 구조는 물론, 3층 이상의 다층의 본딩 패드 구조에도 적용할 수 있음은 물론이다.
본 발명의 제 1실시예에 따른 본딩 패드 구조의 효과를 최상부 배선(960)과 중간 배선(940)을 연결하는 구조를 예로 들어 설명한다. 본 발명에 따른 본딩 패드구조는, 최상부 배선(도 3의 260 참고)과 하부 배선(도 3의 230참고)이 일체로 연결된 하나의 절연막(도 3의 250 참고)에 의해 절연되고 절연막(250)내에 씨처럼 내재된 독립적인 복수개의 도전성 플러그들(도 3의 245참고)이 이들 배선을 연결하는 종래의 본딩 패드 구조와는 완전히 반대의 구조(reversed structure)를 채택하고 있다. 즉, 최상부 배선(960)과 중간 배선(940)을 연결하는 도전성 플러그(950)가 일체형으로 형성되고 최상부 배선(960)과 중간 배선(940) 사이에 개재되는 절연막의 대부분이 일체형 도전성 플러그(950)내에 적어도 하나 이상의 섬형 절연체(945I)들로 구획된다.
섬형 절연체(945I)는 일체형 도전성 플러그(950)에 의해 측벽이 완전히 감싸여져 있고 배선들(960, 940)에 의해 상,하면이 덮여 있기 때문에 매우 안정적인 구조를 지니고 있다. 따라서, 칩 분류 또는 와이어 본딩시 일정한 기계적 스트레스(mechanical stress)가 가해지더라도 섬형 절연체(945I)에는 균열이 발생하지 않는다. 그리고 균열이 발생한다 할지라도 최소 크기의 섬형 절연체(945I)내에서 발생한 균열이 인접한 섬형 절연체(945I)로는 전파되지 않으므로 균열이 확대되는 것을 방지할 수 있다.
도 12는 본 발명의 제 2실시예에 따른 본딩 패드 구조의 레이아웃도이고, 도 13은 도 12에 도시된 본딩 패드 구조의 투시도이고, 도 14는 도 12의 XIV-XIV'선을 따라 자른 단면도이고 도 15는 도 12의 XV-XV'선을 따라 자른 단면도이다.
제 2실시예는 중간 배선(940')이 판형으로 구성되는 것이 아니라 상부 및 하부 일체형 도전성 플러그들(950, 930)과 마찬가지로 섬형 절연체(935I)가 내재된형태로 구성되어서 상부 및 하부 일체형 도전성 플러그들(950, 930)과 실질적으로 중첩된다는 점에 있어서 제 1실시예와 차이가 있다. 바람직하기로는 상부 일체형 도전성 플러그(950)내의 섬형 절연체(945I)와 하부 일체형 도전성 플러그(930)내의섬형 절연체(925I)가 중간 배선(940')내의 섬형 절연체(935I)와 하나로 연결되어 하나의 섬형 절연체(I)를 구성한다. 상, 하부 도전성 플러그들(930, 950)과 중간 배선내에 내재된 절연체들이 하나로 연결되어 하나의 섬형 절연체(I)를 구성할 경우, 섬형 절연체(I)의 두께가 3개의 절연체들(925I, 935I, 945I)의 두께의 합이 되므로 스트레스에 대한 내성이 커진다.
도 16a는 본 발명의 제 3실시예에 따른 본딩 패드 구조의 레이아웃도이고,도16b 는 도 16a의 B영역의 확대도이다.
제 3실시예는 복수개의 섬형 절연체들(925I, 945I)이 지그-재그(zig-zag) 형태로 엇갈리게 배열되어 있다는 점에 있어서 제 1실시예와 차이가 있다.
제1 실시예와 같이 섬형 절연체들이 매트릭스 형태로 배열될 경우에는 4개의 섬형 절연체들의 꼭지점이 서로 인접하여 배열된다. 따라서, 사진 공정시 섬형 절연체들의 각 꼭지점에서 발생하는 회절 현상이 중첩되어 섬형 절연체들의 꼭지점이 라운드되어 섬형 절연체들의 임계 치수가 변화될 수 있다. 따라서 섬형 절연체들 사이를 도전성 플러그로 완전히 채우기 위해서는 섬형 절연체들 사이를 메우는 도전막의 두께를 두껍게 해야한다. 반면 도 16b에 도시되어 있는 바와 같이, 섬형 절연체(925I, 945I)들이 지그-재그로 배열될 경우, 사진 공정시 회절 현상을 일으키는 주요인인 섬형 절연체들(925I, 945I)의 꼭지점 부분이 2개씩만 인접하여 배열된다. 따라서 꼭지점 부분이 4개씩 인접하여 배열되는 제1 실시예의 매트릭스 배열에 비해 회절에 의한 영향을 최소화할 수 있다. 또, 프로브 핀이 점선으로 표시된 화살표 방향과 같이 와이어 본딩 영역(970)에 놓여질 경우, 도 16b내에 화살표로 표시된 바와 같이, 지그-재그로 배열된 섬형 절연체(925I, 945I)에 의해 프로브 핀에 의해 가해지는 힘이 일체형 도전성 플러그(930, 950)를 따라 연속적으로 전파되지 못하고 차단된다. 따라서 제1 실시예의 매트릭스 배열에 비해 프로브 핀에 의해 가해지는 힘(횡장력)에 대한 내성이 커진다. 매트릭스 배열과 마찬가지로 지그-재그로 배열된 경우에도 섬형 절연체(925I, 945I)들간의 간격(D2)은 하나의 섬형 절연체(925I, 945I)에서 발생한 균열이 다른 섬형 절연체(925I, 945I)로 전파되지 않도록 할 수 있는 간격 이상이어야 하며, 섬형 절연체(925I, 945I)들간의 최대 간격은 도전성 플러그(930, 950)를 형성하기 위한 도전물질 도포 두께의 2배 이하가 되는 것이 바람직하다.
본 실시예의 중간 배선(940)은 제1 실시예와 같이 판형으로 구성될 수도 있고, 제2 실시예와 마찬가지로 중간 배선 또한 섬형 절연체가 내재된 형태로 구성되어서 상부 및 하부 일체형 도전성 플러그들(950, 930)과 실질적으로 중첩되거나, 더 나아가 일치하는 구조로 형성될 수도 있다.
또한, 도 16a에서는 상부 섬형 절연체들(945I)과 하부 섬형 절연체들(925I)들 모두 지그-재그로 배열된 경우를 도시하고 있으나, 하부 섬형 절연체들(925I)은 제1 실시예와 마찬가지로 매트릭스 형태로 배열될 수도 있다. 그리고 중간 배선(940)과 하부 배선(920)간의 연결 구조를 도 2 또는 도 6에 도시된 바와 같은종래의 텅스텐 플러그 구조로 구성하는 것도 가능하다.
도 17은 본 발명의 제 4실시예에 의한 본딩 패드 구조의 레이아웃도이다.
제4 실시예는 섬형 절연체(945I', 925I')의 형태가 사각기둥이 아니라 원기둥으로 형성된다는 점에 있어서 제1 실시예와 차이가 있다. 물론 제 4실시예의 변형례로서 섬형 절연체가 원기둥 이외에도 다양한 각기둥으로 형성될 수 있음은 물론이다.
도 18은 본 발명의 제 5실시예에 의한 본딩 패드 구조의 레이아웃도이다.
제 5실시예는 일체형 도전성 플러그(930', 950')가 최상부 배선의 와이어 본딩 영역(970) 이외의 영역의 하부에만 형성되고, 와이어 본딩 영역(970)의 하부에는 절연체(929, 949)가 형성된다는 점에 있어서, 제 1실시예와 차이가 있다. 제 5실시예에 따르면, 균열이 발생하기 쉬운 와이어 본딩 영역(970)의 하부에는 균열의 진원지(seed)로 기능하는 플러그가 형성되어 있지 않기 때문에 절연체(929, 949)에 균열이 발생하지 않으며, 와이어 본딩 영역 이외의 영역의 하부 전면에 걸쳐 형성된 일체형의 도전성 플러그(930', 950')에 의해 최상부 배선막(960)과의 일정 값 이상의 접촉 면적을 확보할 수 있다.
도 19는 본 발명의 제 6실시예에 의한 본딩 패드 구조의 레이아웃도이다.
제 6실시예는 일체형 도전성 플러그(930', 950')의 내부에 형성되는 섬형 절연체(925I', 945I')의 형태가 신장된(elongated) 형태라는 점에 있어서 제5 실시예와 차이가 있으며, 기타 다른 구성 요소는 제5 실시예와 동일하다.
본딩 패드 구조의 제조 단계를 나타내는 블록도가 도시되어 있는 도 20을 참고하여, 본 발명의 제1 실시예에 따른 본딩 패드 구조(도 9 참고)를 형성하는 단계를 설명한다.
중간 배선(940)과 최상부 배선(960)을 형성하는 단계를 먼저 설명한다. 하부 층상 구조들(910, 920, 930)이 완성된 반도체 기판(900)상에 중간 배선(940)을 형성한다(2000 단계). 이어서, 중간 배선(940)상에 배선간 절연막(945)을 형성한다(2010 단계). 배선간 절연막(945)은 중간 배선(940)상에 절연물을 침적한 후, 이를 에치-백 또는 화학 기계적 폴리싱 공정등으로 평탄화하여 형성한다. 다음에, 상부 일체형 도전성 플러그가 형성될 영역을 정의하는 마스크를 사용하여 배선간 절연막(945)을 패터닝한다(2020 단계). 패터닝 결과, 중간 배선(940)의 일부 영역을 노출시키고, 내부에 적어도 하나 이상의 섬형 절연체(945I)를 구비하는 일체형의 트렌치(trench)가 형성된다. 이 때, 섬형 절연체(945I)는 복수개가 되도록 패터닝하는 것이 바람직하다. 그리고, 복수개의 섬형 절연체(945I)들이 매트릭스 형태로 또는 지그-재그 형태로 배열되도록 패터닝한다. 이 때, 섬형 절연체(945I)들간의 간격, 즉 트렌치의 폭은 앞서 언급한 바와 같이, 하나의 섬형 절연체(945I)에서 발생한 균열이 다른 섬형 절연체(945I)로 전파되지 않도록 할 수 있는 간격 이상으로, 그리고 후속 공정에서 일체형 도전성 플러그(950)를 형성하기 위한 도전 물질 도포 두께의 2배 이하가 되도록 한다. 따라서, 100㎛×100㎛ 크기의 본딩 패드를 형성할 경우, 0.3㎛ 내지 10㎛로 더욱 바람직하기로는 0.3㎛ 내지 2㎛가 되도록 한다.
이어서, 도전물질, 예컨대, 텅스텐, 구리 또는 알루미늄등을 사용하여 트렌치를 채우는 도전막을 형성한다(2030 단계). 계속해서 트렌치를 채우는 도전막을 에치-백 또는 화학 기계적 폴리싱 공정등으로 평탄화하여 하나 이상의 섬형 절연체(945I)의 측벽을 둘러싸는 상부 일체형 도전성 플러그(950)를 완성한다(2040 단계). 이렇게 형성된 상부 도전성 플러그(950) 상면의 총 면적은 후속 공정에서 형성되는 최상부 배선(960) 면적의 10% 이상이 되도록 형성하는 것이 바람직하다.
또 다른 방법으로는, 중간 배선(940)과 전기적으로 연결되는 판형 도전막을 중간 배선(940)상에 형성한다. 판형 도전막을 식각하여 판형 도전막을 관통하며, 서로 소정 거리 이격된 복수개의 비아들을 형성한다. 이어서 절연막을 결과물 전면에 형성하여 비아들을 매립한다. 마지막으로 판형 도전막상에 형성되어 있는 절연막을 에치-백 또는 화학 기계적 폴리싱 방법등으로 제거하여 복수개의 섬형 절연체(945I)와 섬형 절연체(945I)의 측벽을 둘러싸는 상부 일체형 도전성 플러그(950)를 완성한다
상부 일체형 도전성 플러그(950)의 상면에 본딩 패드로 기능하는 최상부 배선(960)을 형성한 후(2050 단계), 최상부 배선(960)의 전면에 패시베이션막(980)을 형성한다(2060 단계). 수분을 침투시키지 않고 낮은 스트레스를 나타내며, 단차 도포성이 크며, 균일하게 형성될 수 있는 막을 사용하여 패시베이션막(980)을 형성한다. 계속해서 패시베이션막(980)을 패터닝하여 최상부 배선(960)의 와이어 본딩 영역(970)을 노출시킨다(2070 단계).
중간 배선(940) 하부의 층상 구조, 즉, 하부 배선(920) 및 하부 일체형 도전성 플러그(930)를 형성하는 단계는 2000 단계(배선 형성) 내지 2040 단계(일체형도전성 플러그 및 섬형 절연체 형성 단계)와 동일한 공정을 중간 배선(940) 형성 단계 전에 실시하여 형성한다. 하부 층상 구조를 형성하는 단계를 반복 실시함으로써 다층 배선 구조의 본딩 패드 구조를 형성할 수 있음은 물론이다.
제 2실시예에 의한 본딩 패드 구조(도 13 및 도 14 참고)의 제조 방법의 경우에는 중간 배선을 판형으로 형성하는 것이 아니라 상, 하 일체형의 도전성 플러그(930, 950)와 동일한 형태로 중간 배선(940')을 형성한다는 점에 있어서만 차이가 있다. 즉, 2000 내지 2040 단계를 거쳐 하부 섬형 절연체(925I)를 내재한 하부 일체형 도전성 플러그(930)을 형성한 후, 2010 내지 2040과 동일한 단계를 진행하여 하부 일체형의 도전성 플러그(930)와 실질적으로 중첩하는 중간 섬형 절연체(935I)를 내재한 일체형의 중간 배선(940')을 형성한다. 상부 일체형 도전성 플러그(950) 및 최상부 배선(960) 형성 공정은 제 1실시예와 동일하게 진행한다. 이 때, 하부, 중간 및 상부 섬형 절연체(925I, 935I, 945I)가 하나로 연결되도록 형성하는 것이 바람직함은 물론이다.
본 발명은 하기의 실험예를 참고로 더욱 상세히 설명되며, 이 실험예가 본 발명을 제한하려는 것은 아니다.
<실험예 1>
본 발명에 따른 본딩 패드 구조를 지니는 제1 시료를 170개 준비하였다. 즉, 기판상에 4층의 알루미늄 배선을 통상의 공정으로 형성하고 섬형 절연체들간의 간격이 3.4㎛인 일체형 체형 텅스텐 플러그들(single bodied and meshed tungsten plug)을 각 배선 사이에 형성하여, 각 배선을 전기적으로 연결하였다. 최상부 배선위에 패시베이션막을 형성한 후, 이를 패터닝하여 본딩 와이어 영역을 노출시킨 후, 웨지(wedge)방법으로 와이어를 본딩하여 시료를 준비하였다.
이렇게 본딩 패드 구조를 완성한 후, 와이어 당김 강도(wire-pulling strength) 측정 장치를 사용하여 와이어 당김 강도를 측정하였다.
그리고 본 발명의 결과와 대조하기 위하여 종래의 본딩 패드 구조에 대해서도 와이어 당김 강도를 측정하였다. 즉, 도 3에 도시되어 있는 바와 같은 종래의 본딩 패드 구조를 지니는 제1 대조 시료 197개와 도 7에 도시되어 있는 바와 같은 종래의 본딩 패드 구조를 지니는 제2 대조 시료 170개를 각각 준비하였다. 대조 시료들에 대해서도 동일한 방법으로 와이어 당김 강도를 측정하였다.
측정 결과를 하기 표 1과 도 21에 나타내었다. 도 21에서 -○-는 본 발명에 따른 본딩 패드 구조(제1 시료)의 와이어 당김 강도를 -△-는 종래의 본딩 패드 구조(제1 대조 시료)의 와이어 당김 강도를 -□-로 표시된 그래프는 다른 종래의 본딩 패드 구조(제2 대조 시료)의 와이어 당김 강도를 각각 나타낸다. 누적 분포(%)는 당기는 힘을 0 g중에서부터 10 g중까지 증가시키면서 와이어가 떨어져 나오는 시료의 수를 백분율로 나타낸 값이다. 표 1에서 누적 분포는 당김 강도의 임계값인 6 g중 이하에서 와이어가 분리되어 나오는 시료의 수를 백분율로 나타낸 값이다.
시료 제1 시료 제1 대조 시료 제2 대조 시료
와이어가 분리된 시료의 수 (6 g중이하) 5 34 21
누적 분포(%) 2.94 17.26 21.35
표 1과 도 21의 결과로부터 본 발명에 따른 패드 구조가 종래의 패드 구조보다 와이어의 당김 강도가 큼을 알 수 있었다.
<실험예 2>
실험예 1과 동일하게 형성한 제1 시료와 제1 및 제2 대조 시료들을 대상으로 와이어와 본딩 패드로 기능하는 알루미늄 배선간의 접촉이 불량해서 와이어가 떨어져 나가는 패드 오픈과 본딩시 배선막이 떨어져 나가는 배선 오픈의 발생 빈도를 각각 측정하였다. 패드 오픈과 배선 오픈을 측정한 후, 제1 시료 158개, 제1 대조 시료 140 및 제2 대조 시료 142개에 대하여 최상부 알루미늄 배선막 하부의 섬형 절연층 또는 층간 절연막에서 발생하는 균열의 수를 측정하였다. 균열 숫자의 측정은 각 시료들의 평탄화막과 최상부 알루미늄 배선막을 적절한 식각액을 사용하여 제거한 후, 주사 전자 현미경을 사용하여 측정하였다.
그 결과를 하기 표 2와 도 22에 나타내었다.
시료 제1 시료 제1 대조 시료 제2 대조 시료
배선 오픈 시료 수 0 17 0
누적 분포 0 8.63 0
패드 오픈 시료 수 62 90 97
누적 분포 36.47 45.69 57.06
균열 발생 시료 수 0 139 5
누적 분포 0 87.97 3.57
표 2와 도 22를 참고하면, 종래의 패드 구조를 채용한 제1 대조 시료(-△-)와 제2 대조 시료(-□-)에서는 최상부 배선막 하부의 층간 절연막내에 균열이 다수 발생한 반면, 본 발명에 따른 패드 구조를 채용한 제1 시료(-●-)에서는 균열이 전혀 발생하지 않았음을 알 수 있었다. 또, 균열이 발생하지 않았기 때문에 제1 시료에서는 배선 오픈 현상도 나타나지 않았으며, 패드 오픈의 빈도도 종래에 비해 현저하게 감소하였음을 알 수 있었다.
본 발명에 따른 본딩 패드 구조는 최상부 배선과 그 하부 배선을 연결하는 도전성 플러그가 일체형으로 구성되어 최상부 배선과 일정값 이상의 접촉 면적을 확보한다. 따라서, 충분한 양의 전류를 본딩 패드 구조내로 전달할 수 있다.
그리고, 최상부 배선과 하부 배선 사이의 절연막이 일체형의 도전성 플러그내에 가두어진 섬형 절연체로 형성되기 때문에 칩 분류를 위하여 프로브 핀이 놓여질 때 또는 와이어가 본딩될 때 가해지는 물리적 스트레스에 의해 절연체내에 균열(cracks)이 발생하는 것이 감소되고 절연체내에 소량의 균열이 발생하더라도 절연체가 섬형으로 형성되어 있기 때문에 주변의 다른 절연체로 균열이 전파되는 것이 효과적으로 방지된다. 특히, 복수개의 섬형 절연체들이 상, 하부 도전막을 연결하는 연속적인 도전막 사이에 형성되고 지그-재그로 엇갈린 형태로 배열될 경우,칩 분류 또는 와이어 본딩시 가해지는 스트레스에 대한 내성이 증가할 뿐만 아니라본딩 패드 구조를 제조하기 위한 사진 공정시 회절에 의한 임계 치수의 변동을 최소화할 수 있다.

Claims (32)

  1. 상하로 소정 거리 이격된 제1 도전막 및 제2 도전막;
    상기 제1 도전막 및 제2 도전막사이에 존재하며, 상기 소정 거리 이격된 제1도전막 및 제2 도전막을 전기적으로 연결하는 연속적인 제3 도전막; 및
    상기 연속적인 제3 도전막내에 존재하며, 상기 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제3 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  2. 제1항에 있어서, 상기 복수개의 섬형 절연체들은 복수개의 제1 섬형 절연체들이고,
    상기 제2 도전막과 상하로 소정 거리 이격된 제4 도전막;
    상기 제4 도전막과 제2 도전막 사이에 제공되어 상기 제2 도전막과 상기 제4 도전막을 전기적으로 연결하는 연속적인 제5 도전막; 및
    상기 연속적인 제5 도전막내에 존재하며 상기 연속적인 제5 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 제5 도전막으로 둘러싸인 복수개의 제2 섬형 절연체들을 더 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  3. 제2 항에 있어서, 상기 제2 도전막내에 존재하며, 상기 제2 도전막을 관통하면서 연장되어 그 측벽이 상기 제2 도전막으로 둘러싸인 복수개의 제3 섬형 절연체들을 더 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  4. 제2 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 중첩되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  5. 제4 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 일치하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  6. 제3 항에 있어서, 상기 제1, 제2 및 제3 섬형 절연체들은 서로 중첩되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  7. 제6 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 일치하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  8. 제7 항에 있어서, 상기 제3 섬형 절연체들은 상기 제1 섬형 절연체들과 모양은 동일하나 크기가 다른 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  9. 제1 항에 있어서, 상기 소정 거리 이격된 제1 및 제2 도전막들은 소정 거리 이격된 판형 도전막들인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  10. 제1 항에 있어서, 상기 연속적인 제3 도전막은 주변부와 중심부를 구비하고, 상기 제3 도전막내에 존재하는 상기 복수개의 섬형 절연체들은 상기 중심부를 제외한 상기 주변부에만 존재하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  11. 제1 항에 있어서, 상기 섬형 절연체들은 원기둥형, 각기둥형 또는 이들의 조합인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  12. 상하로 소정 거리 이격된 제1 도전막 및 제2 도전막;
    상기 제1 도전막 및 제2 도전막 사이에 존재하며, 상기 소정 거리 이격된 제1 도전막 및 제2 도전막을 전기적으로 연결하는 연속적인 제3 도전막; 및
    상기 연속적인 제3 도전막내에 지그-재그로 엇갈린 형태로 배열되고, 상기 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제3 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  13. 상하로 소정 거리 이격되어 배치된 하부 배선, 중간 배선 및 본딩 패드로 사용되는 상부 배선;
    상기 상부 배선과 중간 배선 사이에 존재하며, 상기 상부 배선 및 중간 배선을 전기적으로 연결하는 연속적인 제1 도전성 플러그;
    상기 연속적인 제1 도전성 플러그내에 존재하며, 상기 연속적인 제1 도전성 플러그를 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제1 도전성 플러그로 둘러싸인 복수개의 제1 섬형 절연체들;
    상기 중간 배선과 상기 하부 배선 사이에 존재하며, 상기 중간 배선 및 상기 하부 배선을 전기적으로 연결하는 연속적인 제2 도전성 플러그; 및
    상기 연속적인 제2 도전성 플러그내에 존재하며, 상기 연속적인 제2 도전성 플러그를 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제2 도전성 플러그로 둘러싸인 복수개의 제2 섬형 절연체들을 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  14. 제13 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 중첩되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  15. 제14 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 일치하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  16. 제13 항에 있어서, 상기 중간 배선내에 존재하며, 상기 중간 배선을 관통하면서 연장되어 그 측벽이 각각 상기 중간 배선으로 둘러싸인 복수개의 제3 섬형 절연체들을 더 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  17. 제16 항에 있어서, 상기 제1, 제2 및 제3 섬형 절연체들은 서로 중첩되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  18. 제17 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 일치하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  19. 제19 항에 있어서, 상기 제3 섬형 절연체들은 상기 제1 섬형 절연체들과 모양은 동일하나 크기가 다른 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  20. 제13 항에 있어서, 상기 하부 배선, 중간 배선 및 상부 배선들은 각각 판형 배선들인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  21. 제13 항에 있어서, 상기 연속적인 제1 및 제2 도전성 플러그들은 각각 주변부와 중심부를 구비하고, 상기 복수개의 제1 및 제2 섬형 절연체들은 각각 상기 제1 및 제2 도전성 플러그들의 상기 중심부를 제외한 상기 주변부에만 존재하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  22. 제13 항에 있어서, 상기 섬형 절연체들은 원기둥형, 각기둥형 또는 이들의 조합인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  23. 상하로 소정 거리 이격되어 배치된 하부 배선, 중간 배선 및 본딩 패드로 사용되는 상부 배선;
    상기 상부 배선과 중간 배선 사이에 존재하며, 상기 상부 배선 및 중간 배선을 전기적으로 연결하는 연속적인 제1 도전성 플러그;
    상기 연속적인 제1 도전성 플러그내에 지그-재그로 엇갈린 형태로 배열되며,상기 연속적인 제1 도전성 플러그를 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제1 도전성 플러그로 둘러싸인 복수개의 제1 섬형 절연체들;
    상기 중간 배선과 상기 하부 배선 사이에 존재하며, 상기 중간 배선 및 상기 하부 배선을 전기적으로 연결하는 연속적인 제2 도전성 플러그; 및
    상기 연속적인 제2 도전성 플러그내에 존재하며, 상기 연속적인 제2 도전성 플러그를 관통하면서 연장되어 그 측벽이 각각 상기 연속적인 제2 도전성 플러그로 둘러싸인 복수개의 제2 섬형 절연체들을 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  24. 제23 항에 있어서, 상기 제2 섬형 절연체들도 상기 연속적인 제2 도전성 플러그내에 지그-재그로 엇갈린 형태로 배열되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  25. 제24 항에 있어서, 상기 제1 및 제2 섬형 절연체들은 서로 중첩되는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조.
  26. 반도체 기판상에 하부 도전막을 형성하는 단계;
    상기 하부 도전막상에 상기 하부 도전막에 전기적으로 연결된 연속적인 도전막을 형성하되, 상기 연속적인 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 도전막으로 둘러싸인 복수개의 섬형 절연체들을 포함하는 상기 연속적인 도전막을 형성하는 단계; 및
    상기 연속적인 도전막에 전기적으로 연결된 상부 도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조의 제조 방법.
  27. 제26 항에 있어서, 상기 연속적인 도전막을 형성하는 단계는
    상기 하부 도전막상에 전기적으로 연결된 판형 도전막을 형성하는 단계;
    상기 판형 도전막을 식각하여 상기 판형 도전막을 관통하는 서로 이격된 복수개의 비아들을 형성하는 단계;
    상기 비아들을 매립하는 절연막을 형성하는 단계; 및
    상기 판형 도전막상에 형성되어 있는 절연막을 제거하여 상기 복수개의 비아들에만 절연막이 남도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조의 제조 방법.
  28. 제26 항에 있어서, 상기 연속적인 도전막을 형성하는 단계는
    상기 하부 도전막상에 판형 절연막을 형성하는 단계;
    상기 판형 절연막을 식각하여 상기 하부 도전막상에 소정 거리 이격된 복수개의 섬형 절연체들을 형성하는 단계;
    상기 섬형 절연체들에 의해 노출된 상기 하부 도전막상 및 상기 섬형 절연체들상에 중간 도전막을 형성하는 단계; 및
    상기 섬형 절연체들상에 형성된 상기 중간 도전막을 제거하여 상기 연속적인도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조의 제조 방법.
  29. 제28 항에 있어서, 상기 복수개의 섬형 절연체들간의 이격 거리는 상기 중간 도전막 형성 두께의 2배 이하로 형성하는 것을 특징으로 하는 반도체 소자의 본딩 패드 구조의 제조 방법.
  30. 제26 항에 있어서, 상기 연속적인 도전막을 형성하는 단계는
    상기 하부 도전막상에 상기 하부 도전막에 전기적으로 연결된 연속적인 도전막을 형성하되, 상기 연속적인 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 도전막으로 둘러싸이고, 상기 연속적인 도전막내에 지그-재그로 엇갈린 형태로 배열된 복수개의 섬형 절연체들을 포함하는 연속적인 도전막을 형성하는 단계인 것을 특징으로 하는 반도체 소자의 본딩 패드 구조의 제조 방법.
  31. 제26 항에 있어서, 상기 연속적인 도전막을 형성하는 단계는 상기 상부 도전막을 형성하는 단계전에 반복적으로 실시되는 것을 특징으로 하는 본딩 패드 구조의 제조 방법.
  32. 제26 항에 있어서, 상기 연속적인 도전막을 형성하는 단계 및 상기 상부 도전막을 형성하는 단계는 반복적으로 그리고 순차적으로 실시되는 것을 특징으로 하는 본딩 패드 구조의 제조 방법.
KR1019990062154A 1998-06-24 1999-12-24 반도체 소자의 본딩 패드 구조 및 그 제조 방법 KR100319896B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990062154A KR100319896B1 (ko) 1998-12-28 1999-12-24 반도체 소자의 본딩 패드 구조 및 그 제조 방법
JP11375282A JP2000195866A (ja) 1998-12-28 1999-12-28 半導体素子のボンディングパッド構造及びその製造方法
US09/745,241 US6552438B2 (en) 1998-06-24 2000-12-21 Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP2007098534A JP5209224B2 (ja) 1998-12-28 2007-04-04 半導体素子のボンディングパッド構造の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980059418 1998-12-28
KR19980059418 1998-12-28
KR1019990062154A KR100319896B1 (ko) 1998-12-28 1999-12-24 반도체 소자의 본딩 패드 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000048406A KR20000048406A (ko) 2000-07-25
KR100319896B1 true KR100319896B1 (ko) 2002-01-10

Family

ID=26634489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062154A KR100319896B1 (ko) 1998-06-24 1999-12-24 반도체 소자의 본딩 패드 구조 및 그 제조 방법

Country Status (2)

Country Link
JP (2) JP2000195866A (ko)
KR (1) KR100319896B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195896A (ja) 1998-12-25 2000-07-14 Nec Corp 半導体装置
WO2001078145A2 (en) * 2000-04-12 2001-10-18 Koninklijke Philips Electronics N.V. Boding pad in semiconductor device
JP3434793B2 (ja) 2000-09-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
KR100500416B1 (ko) * 2000-11-15 2005-07-12 주식회사 하이닉스반도체 반도체 소자의 패드 제조 방법
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP4579621B2 (ja) * 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
JP4759229B2 (ja) * 2004-05-12 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2006024698A (ja) 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
JP4452217B2 (ja) 2005-07-04 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4757660B2 (ja) * 2006-02-27 2011-08-24 エルピーダメモリ株式会社 半導体装置
CN102414825B (zh) 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH0817859A (ja) * 1994-07-04 1996-01-19 Mitsubishi Electric Corp 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172752A (en) * 1981-04-16 1982-10-23 Fujitsu Ltd Semiconductor device
JPS61239646A (ja) * 1985-04-16 1986-10-24 Nec Corp 多層配線の形成方法
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH06196525A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH08162532A (ja) * 1994-12-05 1996-06-21 Sony Corp 半導体装置の製造方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH09162290A (ja) * 1995-12-04 1997-06-20 Ricoh Co Ltd 半導体集積回路装置
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326150A (ja) * 1993-05-12 1994-11-25 Sony Corp パッド構造
JPH0817859A (ja) * 1994-07-04 1996-01-19 Mitsubishi Electric Corp 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
JP5209224B2 (ja) 2013-06-12
JP2007194663A (ja) 2007-08-02
KR20000048406A (ko) 2000-07-25
JP2000195866A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
JP5209224B2 (ja) 半導体素子のボンディングパッド構造の製造方法
US6552438B2 (en) Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
KR100329407B1 (ko) 반도체 소자의 전극 구조
US6163074A (en) Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
US7741207B2 (en) Semiconductor device with multilayered metal pattern
KR100213606B1 (ko) 반도체장치 및 그 본딩패드구조
US6022797A (en) Method of manufacturing through holes in a semiconductor device
US9337090B2 (en) Semiconductor device
JP4297682B2 (ja) 半導体素子及びその製造方法
US5124781A (en) Semiconductor device having organic film as interlayer insulating film for multilayer wirings
KR100421043B1 (ko) 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
US7777340B2 (en) Semiconductor device
US6717272B2 (en) Reinforced bond-pad substructure and method for fabricating the same
US6921976B2 (en) Semiconductor device including an island-like dielectric member embedded in a conductive pattern
US7888802B2 (en) Bonding pad structure and manufacturing method thereof
KR100471171B1 (ko) 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법
KR19980018055A (ko) 반도체 장치
US8330190B2 (en) Semiconductor device
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
KR100725086B1 (ko) 다층 배선 형성 공정에서의 패드층 형성방법
KR980011850A (ko) 초고집적회로의 인덕터 형성방법
KR20070018520A (ko) 다층 패드, 다층 패드를 구비하는 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 13