KR980011850A - 초고집적회로의 인덕터 형성방법 - Google Patents
초고집적회로의 인덕터 형성방법 Download PDFInfo
- Publication number
- KR980011850A KR980011850A KR1019960028268A KR19960028268A KR980011850A KR 980011850 A KR980011850 A KR 980011850A KR 1019960028268 A KR1019960028268 A KR 1019960028268A KR 19960028268 A KR19960028268 A KR 19960028268A KR 980011850 A KR980011850 A KR 980011850A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- lower conductive
- contact hole
- inductor
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
초고집적회로의 인덕터 형성시 코일을 구성하는 하부 도전층과 상부 도전층을 신뢰성 있게 상호 연결하는 초고집적회로의 인덕터 형성방법이 개시되어 있다. 본 발명은 반도체 기판 상의 절연막 위에 도전체를 도포하고 사진 및 식각 공정을 실시하여 소정의 형태를 갖는 서로 평행하게 이격된 하부 도전층을 복수개 형성하는 단계, 상기 도전층 위에 층간절연막을 형성하고 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층이 이루는 영역의 중심부를 각각의 하부 도전층에 수직하게 코아 도전층을 형성하는 단계, 상기 결과물 위에 층간절연막을 도포하고 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층의 양단부 영역에 비아 콘택홀을 형성하는 단계, 상기 결과물의 전면에 콘택홀에 대한 스텝 커버리지가 우수한 소정의 도전체를 도포하여 상기 콘택홀을 채운 후 되식각하여 상기 층간절연막 상부의 도전성막을 제거하는 단계 및 상기 결과물의 전면에 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 각각의 하부 도전층의 일단부와 서로 인접한 하부 도전층의 대각선 상에 위치한 다른 단부를 연결하는 서로 평행하게 이격된 복수개의 상부 도전층을 형성하는 단계로 구성됨을 특징으로 한다. 따라서, 본 발명은 인덕터의 신뢰성을 확보할 수 있는 효과가 있다.
Description
본 발명은 초고집적회로의 인덕터 형성방법에 관한 것으로서, 특히 코일을 이루는 하부 도전층과 상부 도전층 간의 상호 연결을 신뢰성 있게 확보할 수 있는 초고집적회로의 인버터 형성방법에 관한 것이다.
초고집적회로에 형성되는 인덕터는 반도체 기판 상의 절연막 위에 형성된 하부 도전층과 그 위에 층간절연막을 사이에 두고 형성된 코아 도전층 및 상기 코아 도전층 위에 층간절연막을 사이에 두고 형성되어 상기 하부 도전층에 비아 콘택홀을 통해 상호 연결된 상부 도전층으로 구성되어 있다.
종래의 인덕터 형성공정에서는 하부 도전층과 상부 도전층은 하부 도전층 위에 형성된 층간절연막에 비아 콘택홀을 형성하고 상부 도전층을 형성하는 증착공정을 진행하여 비아 콘택홀을 도전체로 채움으로써 상호 연결이 이루어지는데, 반도체 장치의 고집적화에 따라 반도체 기판 상에 형성되는 박막층간의 단차가 증가하여 상부 도전층을 형성하는 증착공정시 비아 콘택홀 내에서의 스텝 커버리지가 불량하게 되어 초고집적회로의 인덕터를 구성하는 하부 도전층과 상부 도전층 간의 상호 연결의 신뢰성이 저하되는 문제점이 있었다.
본 발명의 목적은 초고집적회로의 인덕터를 구성하는 하부 도전층과 상부 도전층 간의 상호 연결의 신뢰성을 확보할 수 있는 초고집적회로의 인덕터 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 초고집적회로의 인덕터 형성방법은, 하부 도전층과 상기 하부 도전층에 비아 콘택홀을 통해 상호 연결된 상부 도전층으로 이루어진 코일과 상기 하부 도전층과 상부 도전층 사이에 절연 배치된 코아 도전층으로 구성된 초고집적회로의 인덕터 형성방법에 있어서, 반도체 기판 상의 절연막 위에 도전체를 도포하고 사진 및 식각 공정을 실시하여 소정의 형태를 갖는 서로 평행하게 이격된 하부 도전층을 복수개 형성하는 단계, 상기 도전층 위에 층간절연막을 형성하고 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층이 이루는 영역의 중심부를 따라 각각의 하부 도전층에 수직하게 연장된 코아 도전층을 형성하는 단계, 상기 결과물 위에 층간절연막을 도포하고 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층의 양단부 영역에 비아 콘택홀을 형성하는 단계, 상기 결과물의 전면에 콘택홀에 대한 스텝 커버리지가 우수한 소정의 도전체를 도포하여 상기 콘택홀을 채운 후 되식각하여 상기 층간절연막 상부의 상기 도전체를 제거하여 도전체 플러그를 형성하는 단계 및 상기 결과물의 전면에 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 각각의 하부 도전층의 일단부를 형성된 상기 비아 콘택홀에 채워진 도전체 플러그와 서로 인접한 하부 도전층의 대각선 상에 위치한 다른 단부에 형성된 상기 비아 콘택홀에 채워진 도전체 플러그를 연결하는 서로 평행하게 이격된 복수개의 상부 도전층을 형성하는 단계로 구성됨을 특징으로 한다.
제1도는 본 발명에 따라 형성된 인덕터의 개략적인 평면도.
제2도는 제1도의 인덕터의 개략적인 수직 구조 단면도.
제3도 내지 제6도는 본 발명의 인덕터 형성방법을 설명하기 위한 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 하부 도전층 12 : 코아 도전층
14,34 : 비아 콘택홀 16 : 상부 도전층
18 : 보호막 20 : 반도체 기판
22,28,32 : 실리콘산화막 24 : 폴리실리콘막
26 : 텅스텐실리사이드막 30,38 : 알루미늄막
36 : 텅스텐 플러그
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 더욱 상세하게 설명한다.
도 1과 도 3을 참조하면, 먼저 실리콘산화막(22)이 침적된 반도체 기판(20)상에 폴리실리콘막(24)을 증착하고 그 위에 텅스텐 실리사이드막(26)을 증착한 후 사진 및 식각 공정을 실시하여 도그본(dog born) 형태의 서로 평행하게 이격된 복수개의 하부 도전층(10)을 형성한다.
상기 하부 도전층이 형성된 반도체 기판 상에 층간절연막으로써 실리콘산화막(28)을 도포하고 그 위에 알루미늄막을 증착한 후 사진 및 식각 공정을 실시하여도 도 1에 도시된 바와 같은 인덕터의 코아 도전층(12)에 해당하는 알루미늄막(30) 패턴을 형성하며 그 위에 층간절연막으로써 다시 실리콘산화막(32)을 도포한 후 사진 및 식각 공정을 실시하여, 도 4에 도시된 바와 같이, 상기 복수개의 하부 도전층에 이르는 비아 콘택홀(34)을 상기 각각의 하부 도전층의 양단부에 형성한다.
비아 콘택홀(34)이 형성된 상기 반도체 기판의 전면에 텅스텐막을 증착하여 상기 비아 콘택홀(34)을 채운후 상기 실리콘산화막(32)이 드러날 때까지 되식각하여 도 5 와 같이 텅스텐 플러그(36)를 형성한다.
이후, 도 6에 도시된 바와 같이, 반도체 기판의 전면에 알루미늄막을 증착한 후 사진 및 식각 공정을 실시하여 도 1에 도시된 바의 상부 도전층(16)에 해당하는 서로 평행하게 이격된 복수개의 알루미늄막(38) 패턴을 형성하여 상기 하부 도전층(10)과 상부 도전층(16) 및 상기 코아 도전층(12)으로 구성된 인덕터를 형성한 후 반도체 기판의 전면에 보호막을 형성한 후 통상의 공정으로 초고집적회로를 완성한다.
상기와 같이 형성되는 초고집적회로의 인덕터는 상기 하부 도전층과 상부 도전층이 상기 텅스텐 플러그로 상호 연결되어 코일을 이루고 상기 코아 도전층이 상기 코일의 내부에 형성되어 인덕턴스를 증가시키는 구조를 갖게된다.
상기와 같이 이루어지는 본 발명의 초고집적회로의 인덕터 형성방법은 코일을 구성하는 상기 하부 도전층과 상부 도전층을 상호 연결하는 공정이 스텝 커버리지가 우수한 텅스텐막을 사용하여 진행되기 때문에 스텝 커버리지 불량으로 인하여 상기 하부 도전층과 상부 도전층간의 연결이 불량하게 되는 것을 방지할 수 있는 효과가 있다.
Claims (1)
- 하부 도전층과 상부 도전층으로 이루어진 코일과 상기 하부 도전층과 상부 도전층 사이에 절연 배치된 코아 도전층으로 구성된 초고집적회로의 인덕터 형성방법에 있어서, 반도체 기판 상의 절연막 위에 도전체를 도포하고 사진 및 식각 공정을 실시하여 소정의 형태를 갖는 서로 평행하게 이격된 하부 도전층을 복수개 형성하는 단계, 상기 도전층 위에 층간절연막을 형성하고 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층이 이루는 영역의 중심부를 따라 각각의 하부 도전층에 수직하게 연장된 코아 도전층을 형성하는 단계, 상기 결과물 위에 층간절연막을 도포하고 사진 및 식각 공정을 실시하여 상기 복수개의 하부 도전층의 양단부 영역에 비아 콘택홀을 형성하는 단계, 상기 결과물의 전면에 소정의 도전체를 도포하여 상기 콘택홀을 채운 후 되식각하여 상기 층간절연막 상부의 상기 도전체를 제거하여 도전체 플러그를 형성하는 단계 및 상기 결과물의 전면에 도전체를 도포한 후 사진 및 식각 공정을 실시하여 상기 각각의 하부 도전층의 일단부에 형성된 상기 비아 콘택홀에 채워진 도전체 플러그와 서로 인접한 하부 도전층의 대각선 상에 위치한 다른 단부에 형성된 상기 비아 콘택홀에 채워진 도전체 플러그를 연결하는 서로 평행하게 이격된 복수개의 상부 도전층을 형성하는 단계로 구성됨을 특징으로 하는 초고집적회로의 인덕터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028268A KR980011850A (ko) | 1996-07-12 | 1996-07-12 | 초고집적회로의 인덕터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028268A KR980011850A (ko) | 1996-07-12 | 1996-07-12 | 초고집적회로의 인덕터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980011850A true KR980011850A (ko) | 1998-04-30 |
Family
ID=66242412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960028268A KR980011850A (ko) | 1996-07-12 | 1996-07-12 | 초고집적회로의 인덕터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980011850A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947455B1 (ko) * | 2002-12-27 | 2010-03-11 | 매그나칩 반도체 유한회사 | 인덕터 소자 제조 방법 |
-
1996
- 1996-07-12 KR KR1019960028268A patent/KR980011850A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947455B1 (ko) * | 2002-12-27 | 2010-03-11 | 매그나칩 반도체 유한회사 | 인덕터 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
| US20030100181A1 (en) | Semiconductor device having multi-layer copper line and method of forming the same | |
| US8420524B2 (en) | Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same | |
| KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| US6255224B1 (en) | Method of forming contact for semiconductor device | |
| US6051491A (en) | Multilevel interconnection structure for integrated circuits and method of producing same | |
| US5856707A (en) | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed | |
| US5924006A (en) | Trench surrounded metal pattern | |
| KR100382724B1 (ko) | 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법 | |
| KR100526059B1 (ko) | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 | |
| US6156660A (en) | Method of planarization using dummy leads | |
| US5915201A (en) | Trench surrounded metal pattern | |
| KR980011850A (ko) | 초고집적회로의 인덕터 형성방법 | |
| JPH0613468A (ja) | 半導体装置の層間コンタクト構造およびその製造方法 | |
| JP2002353303A (ja) | 半導体装置およびその製造方法 | |
| KR980011885A (ko) | 반도체 장치의 금속 배선 콘택 형성방법 | |
| KR101196484B1 (ko) | 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법 | |
| KR100383760B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| JP2003068742A (ja) | 半導体素子及びその製造方法 | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| KR20140072372A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100725086B1 (ko) | 다층 배선 형성 공정에서의 패드층 형성방법 | |
| KR100224777B1 (ko) | 반도체 소자의 콘택 및 라인 형성방법 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |