KR19980066718A - 반도체 장치의 콘택패드 형성방법 - Google Patents

반도체 장치의 콘택패드 형성방법 Download PDF

Info

Publication number
KR19980066718A
KR19980066718A KR1019970002415A KR19970002415A KR19980066718A KR 19980066718 A KR19980066718 A KR 19980066718A KR 1019970002415 A KR1019970002415 A KR 1019970002415A KR 19970002415 A KR19970002415 A KR 19970002415A KR 19980066718 A KR19980066718 A KR 19980066718A
Authority
KR
South Korea
Prior art keywords
bit line
landing pad
forming
stacking
transistor
Prior art date
Application number
KR1019970002415A
Other languages
English (en)
Inventor
노준용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970002415A priority Critical patent/KR19980066718A/ko
Publication of KR19980066718A publication Critical patent/KR19980066718A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

사진 및 식각기술의 한계를 극복하여 공정 마진을 확보하면서 동시에 공정의 단순화를 이룩할 수 있는 반도체 장치의 콘택패드 형성방법을 개시한다.
반도체 기판상에 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 게이트전극을 만들어 트랜지스터를 형성하는 단계; 상기 트랜지스터의 게이트 측면을 산화막을 이용하여 감싸주는 단계; 그 상부에 질화막을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막을 적층하는 단계; 이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈할 때 스토리지 노드용 랜딩 패드의 모양과 비트라인용 랜딩 패드의 모양이 같도록 하여 패터닝하여 활성영역까지 식각하는 단계; 이후 랜딩 패드용 도전체를 적층한후 식각을 통하여 오픈된 활성영역을 채워 준 단계; 그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패터닝하는 단계; 및 이후 비트라인과 랜딩 패드를 연결하기 위하여 콘택을 형성하여 비트라인 콘택을 도전체로 채워주는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치 제조 방법을 제공한다. 따라서, 본 발명에 의하면 랜딩 패드간의 상이함으로 인한 포토리소그래피 패턴 사이의 공정 마진 확보의 어려움을 해결하고, 동시에 공정의 단순화를 이룩할 수 있는 반도체 장치의 콘택패드 형성방법을 얻을 수 있다.

Description

반도체 장치의 콘택패드 형성방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 공정 마진을 확보하면서 보다 미세한 폭을 갖는 콘택패드층을 형성함으로써 고집적 메모리 소자를 구현할 수 있는 반도체 장치의 콘택패드 형성방법에 관한 것이다.
반도체 소자가 고집적화 되어감에 따라 서브마이크론(sub micron) 이하의 패턴이 요구되어, 이를 구현하기 위한 연구가 다방면으로 활발히 진행되고 있다. 특히, 셀 트랜지스터에서 비트라인(Bit line)과 드레인을 전기적으로 연결하기 위한 비트라인 콘택과, 스토리지 전극과 소오스를 연결하기 위한 스토리지 노드 콘택 형성시 얼라인 마진(align margin)을 확보하기 위하여 주로 사용되는 패드(pad) 도전층 형성 공정에서는 0.1㎛ 정도의 미세한 패턴을 요구하게 되므로, 사진 및 식각기술의 한계로 인하여 많은 어려움을 안고 있다.
도 1은 종래 기술에 의한 스토리지 노드 랜딩 패드와 비트라인 랜딩 패드의 레이아웃이다.
종래의 디램 제조 공정에서는 활성영역과 비활성 영역을 분리하고, 그상부에 트랜지스터를 형성한후 랜딩 패드(landing pad)를 형성함에 있어서 리버스 패턴(REVERSE PATTERN)을 이용하여 랜딩 패드 형성 부위를 오픈시키는 공정이 사용되고 있다. 이때에 일자형 활성영역(10)을 사용할 경우에는 비트라인과 연결되는 활성영역의 랜딩 패드(20)는 스토리지 노드와 연결되는 랜딩 패드(15)와 그 모양이 다른 것이 통상의 방법인 것으로 알려져 왔다. 이때에 랜딩 패드간의 상이함으로 인하여 포토리소그래피 패턴 형성시 패턴 사이의 마진 확보가 어려워지게 되고, 이로 인하여 비트라인꽈 랜딩 패드간의 연결을 위한 콘택 형성 또한 크리티컬하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 사진 및 식각기술의 한계를 극복하여 공정 마진을 확보하면서 동시에 공정의 단순화를 이룩할 수 있는 반도체 장치의 콘택패드 형성방법을 제공하는 데 있다.
도 1은 종래 기술에 의한 스토리지 노드 랜딩 패드와 비트라인 랜딩 패드의 레이아웃이다.
도 2는 본 발명에 의한 스토리지 노드 랜딩 패드와 비트라인 랜딩 패드의 레이아웃이다.
도 3a 내지 도 3f는 본 발명의 제1 실시예에 의한 스토리지용 랜딩 패드와 비트라인 연결용 랜딩 패드를 동시에 형성하는 것을 도시한 공정 단면도이다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 의해 스토리지용 랜딩 패드만을 형성하는 것을 도시한 공정 단면도이다.
도면의 주요 부분에 대한 부호의 설명
10,30: 활성영역 레이아웃,15,35: 스토리지노드용 랜딩패드레이아웃,
20,40: 비트라인용 랜딩패드레이아웃,
401: 스토리지노드용 및 비트라인용 랜딩패드
상기의 기술적 과제를 달성하기 위하여 본 발명의 제1 실시예는, 반도체 기판상에 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 게이트전극을 만들어 트랜지스터를 형성하는 단계; 상기 트랜지스터의 게이트 측면을 산화막을 이용하여 감싸주는 단계; 그 상부에 질화막을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막을 적층하는 단계; 이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈할 때 스토리지 노드용 랜딩 패드의 모양과 비트라인용 랜딩 패드의 모양이 같도록 하여 패터닝하여 활성영역까지 식각하는 단계; 이후 랜딩 패드용 도전체를 적층한후 식각을 통하여 오픈된 활성영역을 채워 준 단계; 그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패터닝하는 단계; 및 이후 비트라인과 랜딩 패드를 연결하기 위하여 콘택을 형성하여 비트라인 콘택을 도전체로 채워주는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치 제조 방법을 제공한다.
상기 적층된 질화막은 식각 저지층으로 작용하게 된다.
상기의 기술적 과제를 달성하기 위하여 본 발명의 제2 실시예는, 반도체 기판상에 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 게이트전극을 만들어 트랜지스터를 형성하는 단계; 상기 트랜지스터의 게이트 측면을 산화막을 이용하여 감싸주는 단계; 그 상부에 질화막을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막을 적층하는 단계; 이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈할 때 스토리지 노드용 랜딩 패드부위만을 패터닝하여 활성영역까지 식각하는 단계; 이후 랜딩 패드용 도전체를 적층한후 식각을 통하여 오픈된 활성영역을 채워 준 단계; 그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패터닝하는 단계; 및 이후 비트라인과 활성영역을 연결하기 위하여 콘택을 형성하여 비트라인 콘택을 도전체로 채워주는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치 제조 방법을 제공한다.
상기 적층된 질화막은 식각 저지층으로 작용하게 된다.
따라서, 본 발명에 의하면 랜딩 패드간의 상이함으로 인한 포토리소그래피 패턴 사이의 공정 마진 확보의 어려움을 해결하고, 동시에 공정의 단순화를 이룩할 수 있는 반도체 장치의 콘택패드 형성방법을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 의한 스토리지 노드 랜딩 패드와 비트라인 랜딩 패드의 레이아웃이다.
본 발명은 랜딩 패드를 사용하는 공정에 있어서, 스토리지 노드용 랜딩 패드(35)와 비트라인과 연결되는 랜딩 패드(40)의 모양이 같은 레이아웃을 갖는 공정으로 트랜지스터 상부에 질화막을 적층하고, 그상부에 산화막을 적층한 후 랜딩 패드 패턴을 형성하고, 이후 비트라인 패턴을 한 후 비트라인과 랜딩 패드를 연결하는 콘택을 형성한 후 도전체로 비트라인과 콘택을 매몰하는 공정이다.
이때, 랜딩 패드 형성에 있어서 리버스(reverse) 패턴을 이용하고, 에치 저지층으로 질화막을 사용한다. 비트라인 형성시 상감 기법을 이용하면서, 비트라인과 랜딩 패드를 연결하는 콘택을 비트라인 패턴이후에 진행하게 된다.
도 3a 내지 도 3f는 본 발명의 제1 실시예에 의한 스토리지용 랜딩 패드와 비트라인 연결용 랜딩 패드를 동시에 형성하는 것을 도시한 공정 단면도이다.
통상의 방법을 이용하여 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 트랜지스터(101)를 형성한다. 이후 트랜지스터의 측면을 산화막(102)을 이용하여 감싸준다.(도 3a) 그 상부에 질화막(201)을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막(202)을 산화막으로 적층 한다.(도 3b) 이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈하도록 패터닝(301), 이방성 식각을 이용하여 활성영역까지 식각 한다.(도 3c) 이때에 적층된 질화막(201)이 식각 저지층으로 작용하게 된다. 이후 질화막은 소프트 에치를 통하여 제거 한다. 이후 랜딩 패드용 도전체(401)을 적층한 후 식각을 통하여 오픈되 활성영역을 채워 준다.(도 3d) 그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막(501)을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패턴(502)한다. (도 3e) 이후 비트라인과 랜딩 패드를 연결하기 위하여 콘택(601)을 형성 한다.(도 3f) 이후 비트라인과 콘택으로 도전체로 채워준다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 의해 스토리지용 랜딩 패드만을 형성하는 것을 도시한 공정 단면도이다. 본 발명의 제2 실시예는 스토리지용 랜딩 패드만을 형성하는 레이아웃을 갖는 공정에 있어서. 트랜지스터 상부에 질화막을 적층하고, 그상부에 산화막을 적층한후 랜딩 패드 패턴을 스토리지 노드용만 형성하고, 이후 비트라인 패턴을 한후 비트라인과 활성 영역을 연결하는 콘택을 직접 형성 한후 도전체로 비트라인과 콘택을 매몰하는 공정 이다.
구체적으로 설명하면, 통상의 방법을 이용하여 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든 후, 트랜지스터(101)를 형성한다. 이후 트랜지스터의 측면을 산화막(102)을 이용하여 감싸준다.(도 4a)
그 상부에 질화막(201)을 적층한후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막(202)을 산화막으로 적층 한다.(도 4b) 이후 포토리소그래피방법을 이용하여 랜딩 패드가 형성될 부위를 오픈 하도록 패턴하고, 이방성 식각을 이용하여 활성영역까지 식각 한다(301). 이때에 적층된 질화막(201)이 식각 저지층으로 작용하게된다. 이후 질화막은 소프트 에치를 통하여 제거 한다. 이때에 형성되는 랜딩 패드는 스토리지 노드와 활성 영역을 연결하는 부위만 형성한다.(도 4c) 이후 랜딩 패드용 도전체를 적층(401)한 후 식각을 통하여 오픈된 활성영역을 채워 준다.(도 4d) 그 상부에 랜딩 패드와 비트라인과의 절연을 위한 산화막(501)을 적충하고, 상감기법을 이용하여 비트라인 형성 부위를 패턴(502)한다.(도 4e) 이후 비트라인과 랜딩 패드를 연결하기 위하여 콘택(503)을 형성 한다.(도 4f) 이때에도 상기된 질화막(201)이 콘택식각시 저지층으로 작용하게 된다. 이후 비트라인과 콘택을 도전체로 채워준다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 상술한 본 발명에 따르면, 랜딩 패드간의 상이함으로 인한 포토리소그래피 패턴 사이의 공정 마진 확보의 어려움을 해결하고, 동시에 공정의 단순화를 이룩할 수 있는 반도체 장치의 콘택패드 형성방법을 얻을 수 있다.

Claims (4)

  1. 반도체 기판상에 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 게이트전극을 만들어 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 게이트 측면을 산화막을 이용하여 감싸주는 단계;
    그 상부에 질화막을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막을 적층하는 단계;
    이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈할 때 스토리지 노드용 랜딩 패드의 모양과 비트라인용 랜딩 패드의 모양이 같도록 하여 패터닝하여 활성영역까지 식각하는 단계;
    이후 랜딩 패드용 도전체를 적층한후 식각을 통하여 오픈된 활성영역을 채워 준 단계;
    그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패터닝하는 단계; 및
    이후 비트라인과 랜딩 패드를 연결하기 위하여 콘택을 형성하여 비트라인 콘택을 도전체로 채워주는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치 제조 방법.
  2. 제1항에 있어서, 상기 적층된 질화막은 식각 저지층으로 작용하게 하는 것을 특징으로하는 반도체 장치 제조 방법.
  3. 반도체 기판상에 활성영역과 비활성 영역을 소자분리 방법을 이용하여 만든후, 게이트전극을 만들어 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 게이트 측면을 산화막을 이용하여 감싸주는 단계;
    그 상부에 질화막을 적층한 후 트랜지스터와 상부에 형성될 비트라인과의 절연을 위한 절연막을 적층하는 단계;
    이후 포토리소그래피 방법을 이용하여 랜딩 패드가 형성될 부위를 오픈할 때 스토리지 노드용 랜딩 패드부위만을 패터닝하여 활성영역까지 식각하는 단계;
    이후 랜딩 패드용 도전체를 적층한후 식각을 통하여 오픈된 활성영역을 채워 준 단계;
    그 상부에 랜딩 패드와 비트 라인과의 절연을 위한 산화막을 적층하고, 상감기법을 이용하여 비트라인 형성 부위를 패터닝하는 단계; 및
    이후 비트라인과 활성영역을 연결하기 위하여 콘택을 형성하여 비트라인 콘택을 도전체로 채워주는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치 제조 방법.
  4. 제3항에 있어서, 상기 적층된 질화막은 식각 저지층으로 작용하게 하는 것을 특징으로하는 반도체 장치 제조 방법.
KR1019970002415A 1997-01-28 1997-01-28 반도체 장치의 콘택패드 형성방법 KR19980066718A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002415A KR19980066718A (ko) 1997-01-28 1997-01-28 반도체 장치의 콘택패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002415A KR19980066718A (ko) 1997-01-28 1997-01-28 반도체 장치의 콘택패드 형성방법

Publications (1)

Publication Number Publication Date
KR19980066718A true KR19980066718A (ko) 1998-10-15

Family

ID=65952601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002415A KR19980066718A (ko) 1997-01-28 1997-01-28 반도체 장치의 콘택패드 형성방법

Country Status (1)

Country Link
KR (1) KR19980066718A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324935B1 (ko) * 1999-06-23 2002-02-28 박종섭 반도체 소자의 배선 형성방법
KR100443917B1 (ko) * 2002-07-12 2004-08-09 삼성전자주식회사 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
KR100510739B1 (ko) * 2000-12-18 2005-08-30 주식회사 하이닉스반도체 메모리 셀 어레이의 랜딩 패드 형성 방법
US7189597B2 (en) 2004-07-14 2007-03-13 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100929316B1 (ko) * 2007-10-31 2009-11-27 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324935B1 (ko) * 1999-06-23 2002-02-28 박종섭 반도체 소자의 배선 형성방법
KR100510739B1 (ko) * 2000-12-18 2005-08-30 주식회사 하이닉스반도체 메모리 셀 어레이의 랜딩 패드 형성 방법
KR100443917B1 (ko) * 2002-07-12 2004-08-09 삼성전자주식회사 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
US7189597B2 (en) 2004-07-14 2007-03-13 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100929316B1 (ko) * 2007-10-31 2009-11-27 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP4387637B2 (ja) 自己整列された金属コンタクトプラグを備える半導体素子及びその製造方法
US6071799A (en) Method of forming a contact of a semiconductor device
US6255224B1 (en) Method of forming contact for semiconductor device
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR19980066718A (ko) 반도체 장치의 콘택패드 형성방법
JP4101564B2 (ja) 半導体素子及びその製造方法
KR100285698B1 (ko) 반도체장치의제조방법
US6249018B1 (en) Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
KR100252044B1 (ko) 반도체소자의 콘택홀 형성방법
KR980011885A (ko) 반도체 장치의 금속 배선 콘택 형성방법
TW589717B (en) Semiconductor device and method of fabricating the same
KR100333541B1 (ko) 반도체소자의제조방법
JPH10209402A (ja) 半導体素子及びその製造方法
KR100642485B1 (ko) 반도체 소자의 제조 방법
KR100368973B1 (ko) 반도체소자의 금속배선 형성방법
KR100363701B1 (ko) 반도체 소자의 비트 라인 콘택 형성 방법
KR100252914B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100568789B1 (ko) 반도체 소자 제조방법
KR20030049479A (ko) 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법
KR100294696B1 (ko) 반도체 소자 및 그 제조방법
KR20030020554A (ko) 반도체 메모리 소자의 제조방법
KR19980031103A (ko) 반도체소자의 제조방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR100505453B1 (ko) 고집적 반도체 소자의 제조방법
KR19990074636A (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid