KR100510739B1 - 메모리 셀 어레이의 랜딩 패드 형성 방법 - Google Patents

메모리 셀 어레이의 랜딩 패드 형성 방법 Download PDF

Info

Publication number
KR100510739B1
KR100510739B1 KR10-2000-0078045A KR20000078045A KR100510739B1 KR 100510739 B1 KR100510739 B1 KR 100510739B1 KR 20000078045 A KR20000078045 A KR 20000078045A KR 100510739 B1 KR100510739 B1 KR 100510739B1
Authority
KR
South Korea
Prior art keywords
landing pad
forming
landing
bit line
poly layer
Prior art date
Application number
KR10-2000-0078045A
Other languages
English (en)
Other versions
KR20020048772A (ko
Inventor
오희중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0078045A priority Critical patent/KR100510739B1/ko
Publication of KR20020048772A publication Critical patent/KR20020048772A/ko
Application granted granted Critical
Publication of KR100510739B1 publication Critical patent/KR100510739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 메모리 셀 어레이에서 랜딩 패드 사이에 잔존하는 폴리 잔류물의 제거가 용이하게 이루어지도록 하여 쇼트 불량을 해결한 메모리 셀 어레이의 랜딩 패드 형성 방법에 관한 것으로, 반도체 기판의 활성 영역을 수직한 방향으로 가로질러 워드 라인들을 형성하고 측면에 사이드월 스페이서를 형성하는 단계와, 전면에 랜딩 패드 폴리층을 증착하고 평탄화하여 워드 라인들 사이에 상기 워드 라인과 동일한 방향으로 랜딩 패드 폴리층을 잔류시키는 단계와, 상기 잔류된 랜딩 패드 폴리층 상에 비트 라인 형성용 포토 마스크를 형성하고 상기 포토 마스크를 시프트시키면서 불필요한 랜딩 패드 폴리층을 선택적으로 식각하여 동일 형태 및 길이를 갖는 랜딩 패드를 반복 형성하는 단계와, 전면에 절연층을 형성하고 랜딩 패드에 콘택되는 비트 라인 콘택을 형성하는 단계와, 상기 비트 라인 콘택과 연결되고 워드 라인에 수직 방향으로 위치되도록 비트 라인들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

메모리 셀 어레이의 랜딩 패드 형성 방법{Method for forming landing pad in memory cell array}
본 발명은 메모리 셀 어레이에 관한 것으로 특히, 랜딩 패드 사이에 잔존하는 폴리 잔류물의 제거가 용이하게 이루어지도록 하여 쇼트 불량을 해결한 메모리 셀 어레이의 랜딩 패드 형성 방법에 관한 것이다.
일반적인 반도체 소자 제조공정에서 사용되고 있는 콘택홀 형성 방법은 크게 다이렉트 콘택(direct contact) 형성 방법과 자기 정합을 이용한 콘택(self align contact;SAC) 형성 방법이 있다.
다이렉트 콘택 형성 방법은 절연막 상에 콘택홀 형성을 위한 감광막 패턴을 사진공정으로 형성한 후, 이를 마스크로 하여 절연막을 식각하는 방법이고, SAC 방법은 감광막 패턴 형성없이 임의 구조물에 자기정합되도록 콘택홀을 형성하는 방법이다.
여기서, SAC 방법은 사진식각 공정이 요구되지 않으므로 작은 크기의 콘택홀을 용이하게 형성할 수 있다.
그러나 SAC 방법으로 콘택홀을 형성할 경우에는 콘택홀의 크기가 너무 작기 때문에, 이 콘택홀을 통해 하부 구조물과 연결되어야 하는 도전층 패턴을 정확히 얼라인시키는 것이 어렵다.
따라서, SAC 방법으로 형성한 콘택홀에 랜딩 패드를 형성하여 이후에 형성될 도전층 패턴과의 접속을 용이하게 하는 방법이 많이 연구되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 메모리 셀어레이의 랜딩 패드 형성 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1d는 종래 기술의 랜딩 패드 형성을 위한 레이 아웃도이다.
하나의 메모리 셀은 하나의 커패시터와 신호를 전달해주는 스토리지 노드 폴리와 랜딩 패드로 구성된다.
또한, 데이터를 읽고 쓰는 과정에서 배선 역할을 하는 비트 라인과 각 메모리 셀에 연결되는 비트라인 콘택, 랜딩 패드로 이루어지며, 비트 라인과 메모리 셀 사이에서 스위칭 역할을 하는 워드 라인으로 구성된다.
여기서, 랜딩 패드 공정은 PPP(Pre Poly Plug)공정으로 이루어진다.
공정 진행 순서를 보면, 도 1a에서와 같이, 반도체 기판의 소자격리층에 의해 정의된 활성 영역(1)을 수직한 방향으로 가로질러 워드 라인(2)을 형성한다.
그리고 제 1 절연막을 증착하고 에치백하여 워드 라인(2)의 측면에 사이드월 스페이서(3)를 형성한다.
이어, 도 1b에서와 같이, 랜딩 패드 폴리층(5)을 증착하고 CMP(Chemical Mechanical Polishing)공정으로 평탄화하고 랜딩 패드 폴리 제거 영역(4)만 노출되도록 포토 마스크를 형성한다.
여기서, 포토 마스크를 형성하기 위한 공정시에 사용되는 마스크는 활성 영역을 정의하기 위한 액티브 마스크이다. 즉, 액티브 마스크를 시프트시켜 사용하여 마스크 제조에 필요한 추가 비용을 줄인다.
그리고 도 1c에서와 같이, 상기 포토 마스크를 이용하여 노출된 랜딩 패드 폴리층을 선택적으로 식각하여 랜딩 패드(5a)를 형성한다.
액티브 마스크를 시프트시켜 사용하기 때문에 워드 라인의 일측에 형성되는 랜딩 패드는 짧게 패터닝되고 워드 라인의 타측에 형성되는 랜딩 패드는 길게 형성된다.
이는 수평 방향의 동일선상에서 랜딩 패드의 식각이 모두 이루어지는 것이 아니고 워드라인의 어느 한 측면 영역에서만 식각이 이루어지고 다른 측면 영역에서는 랜딩 패드 폴리층의 식각이 이루어지지 않는다는 것을 의미한다.
이와 같이 식각 영역이 연속되지 않기 때문에 랜딩 패드 폴리층이 불완전하게 식각되어 일부가 잔류되어 폴리 잔류층(6)이 발생된다.
이어, 도 1d에서와 같이, 제 2 절연막(레이아웃도상에 나타나지 않음)을 형성하고 비트라인 콘택(7)과 비트 라인(8)을 형성한다.
이와 같은 방법으로 형성된 랜딩 패드는 이후에 형성될 도전층 패턴과의 접속을 용이하게 한다.
그러나 이와 같은 종래 기술의 랜딩 패드 형성에 있어서는 다음과 같은 문제가 있다.
랜딩 패드 형성을 위한 식각 공정후에 랜딩 패드들 사이에 폴리 잔류물이 남아 랜딩 패드간에 집단적인 쇼트가 발생한다.
이는 소자 불량을 야기하여 수율을 급격하게 저하시킨다.
본 발명은 이와 같은 종래 기술의 랜딩 패드 형성에서의 문제를 해결하기 위한 것으로, 랜딩 패드 사이에 잔존하는 폴리 잔류물의 제거가 용이하게 이루어지도록 하여 쇼트 불량을 해결한 메모리 셀 어레이의 랜딩 패드 형성 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법은 반도체 기판의 활성 영역을 수직한 방향으로 가로질러 워드 라인들을 형성하고 측면에 사이드월 스페이서를 형성하는 단계와, 전면에 랜딩 패드 폴리층을 증착하고 평탄화하여 워드 라인들 사이에 상기 워드 라인과 동일한 방향으로 랜딩 패드 폴리층을 잔류시키는 단계와, 상기 잔류된 랜딩 패드 폴리층 상에 비트 라인 형성용 포토 마스크를 형성하고 상기 포토 마스크를 시프트시키면서 불필요한 랜딩 패드 폴리층을 선택적으로 식각하여 동일 형태 및 길이를 갖는 랜딩 패드를 반복 형성하는 단계와, 전면에 절연층을 형성하고 랜딩 패드에 콘택되는 비트 라인 콘택을 형성하는 단계와, 상기 비트 라인 콘택과 연결되고 워드 라인에 수직 방향으로 위치되도록 비트 라인들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 랜딩 패드 형성을 위한 레이 아웃도이고, 도 3a내지 도 3d는 본 발명에 따른 랜딩 패드 형성 영역의 단면 구성도이다.
본 발명은 랜딩 패드간의 전기적 물리적 절연이 확실하게 이루어지도록 하여 최종적으로 데이터를 읽고 쓰는 과정에서 전혀 오류가 없이 메모리 셀이 정상적으로 동작할 수 있도록 하기 위한 것이다.
공정 진행 순서를 보면, 도 2a에서와 같이, 반도체 기판의 소자격리층에 의해 정의된 활성 영역(21)을 수직한 방향으로 가로질러 워드 라인(22)을 형성한다.
그리고 제 1 절연막을 증착하고 에치백하여 워드 라인(22)의 측면에 사이드월 스페이서(23)를 형성한다.
이어, 도 2b에서와 같이, 전면에 랜딩 패드 폴리층(25)을 증착하고 CMP(Chemical Mechanical Polishing)공정으로 워드 라인 캡층(도면에 도시하지 않음)이 노출되도록 평탄화하고 랜딩 패드 폴리 제거 영역(24)만 노출되도록 포토 마스크를 형성한다.
여기서, 평탄화 공정에 의해 랜딩 패드 폴리층(25)은 워드 라인들 사이에 워드 라인과 동일 방향으로 남게된다.
여기서, 포토 마스크를 형성하기 위한 공정시에 사용되는 마스크는 비트 라인을 정의하기 비트 라인 마스크이다. 즉, 비트라인 마스크를 시프트시켜 사용하여 마스크 제조에 필요한 추가 비용을 줄인다.
그리고 도 2c에서와 같이, 상기 포토 마스크를 이용하여 노출된 랜딩 패드 폴리층(25)을 선택적으로 식각하여 랜딩 패드(25a)를 형성한다.
비트 라인 마스크를 시프트시켜 사용하기 때문에 워드 라인의 일측에 형성되는 랜딩 패드와 워드 라인의 타측에 형성되는 랜딩 패드의 길이, 형태는 동일하다.
물론, 비트라인 마스크를 사용하지 않고 랜딩 패드 폴리층이 잔류하지 않는 조건을 만족시킬 수 있는 다른 마스크 또는 별도의 마스크를 사용하는 것도 가능하다.
여기서, 수평 방향의 동일선상에서 랜딩 패드의 식각이 끊김이 없이 모두 이루어져 동일 선상에서 워드라인의 양측면 영역에서 모두에서 식각이 이루어지는 것이 가장 바람직하다.
이와 같이 식각 영역이 연속되는 경우에는 랜딩 패드 폴리층이 완전하게 식각되어 일부가 잔류되는 폴리 잔류층이 발생되지 않는다.
이어, 도 2d에서와 같이, 제 2 절연막(레이아웃도상에 나타나지 않음)을 형성하고 비트라인 콘택(26)과 상기 비트 라인 콘택(26)에 콘택되고 워드 라인(22)과 수직한 방향으로 위치되는 비트 라인(27)을 형성한다.
이와 같은 방법으로 형성된 랜딩 패드는 이후에 형성될 도전층 패턴과의 접속을 용이하게 한다.
이와 같이 형성된 랜딩 패드 형성 영역의 단면 구성은 도 3a에서와 같다.
여기서, (28)은 제 2 절연막이다.
그리고 이와 같은 구조로 랜딩 패드를 형성하는 경우에는 도 3b에서와 같이 미스 얼라인이 발생하여도 비트라인 콘택이 활성영역에 걸쳐 형성된 랜딩 패드와 연결되면 정상적인 동작에는 문제가 없다.
이는 랜딩 패드가 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되기 때문이다.
또한, 도 3c에서와 같이, 비트라인 콘택 공정중에 언더 에치가 발생하여도 상부쪽 어느 한 부분에서 랜딩 패드와 콘택된다면 정상적인 동작에는 영향을 주지 않는다.
그리고 도 3d에서와 같이, 미스 얼라인과 언더 에치가 동시에 발생한 경우에도 어느 한 부분에서 랜딩 패드와 연결된다면 셀 동작에는 영향을 주지 않는다.
이와 같은 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법은 다음과 같은 효과가 있다.
랜딩 패드를 동일 선상에서 워드 라인의 양측에서 모두 식각되거나 식각되지 않도록 동일 형태로 형성하여 랜딩 패드 폴리층의 잔류물이 남지 않아 랜딩 패드간의 쇼트 발생을 막는다.
이는 소자의 수율 및 특성을 높이는 효과가 있다.
또한, 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되도록 하여 비트 라인 콘택의 미스 얼라인이나 언더 에치의 경우에서도 정상적인 셀 동작이 가능하도록 하는 효과가 있다.
도 1a내지 도 1d는 종래 기술의 랜딩 패드 형성을 위한 레이 아웃도
도 2a내지 도 2d는 본 발명에 따른 랜딩 패드 형성을 위한 레이 아웃도
도 3a내지 도 3d는 본 발명에 따른 랜딩 패드 형성 영역의 단면 구성도
도면의 주요 부분에 대한 부호의 설명
21. 활성 영역 22. 워드 라인
23. 사이드월 스페이서 24. 랜딩 패드 폴리 제거 영역
25. 랜딩 패드 폴리층 25a. 랜딩 패드
26. 비트라인 콘택 27. 비트 라인

Claims (4)

  1. 반도체 기판의 활성 영역을 수직한 방향으로 가로질러 워드 라인들을 형성하고 측면에 사이드월 스페이서를 형성하는 단계;
    전면에 랜딩 패드 폴리층을 증착하고 평탄화하여 워드 라인들 사이에 상기 워드 라인과 동일한 방향으로 랜딩 패드 폴리층을 잔류시키는 단계;
    상기 잔류된 랜딩 패드 폴리층 상에 비트 라인 형성용 포토 마스크를 형성하고 상기 포토 마스크를 시프트시키면서 불필요한 랜딩 패드 폴리층을 선택적으로 식각하여 동일 형태 및 길이를 갖는 랜딩 패드를 반복 형성하는 단계;
    전면에 절연층을 형성하고 랜딩 패드에 콘택되는 비트 라인 콘택을 형성하는 단계;
    상기 비트 라인 콘택과 연결되고 워드 라인에 수직 방향으로 위치되도록 비트 라인들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.
  2. 제 1 항에 있어서, 랜딩 패드 폴리층을 CMP 공정으로 워드 라인 캡층이 노출되도록 평탄화하는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.
  3. 삭제
  4. 제 1 항에 있어서, 랜딩 패드를 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되도록 하는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.
KR10-2000-0078045A 2000-12-18 2000-12-18 메모리 셀 어레이의 랜딩 패드 형성 방법 KR100510739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078045A KR100510739B1 (ko) 2000-12-18 2000-12-18 메모리 셀 어레이의 랜딩 패드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078045A KR100510739B1 (ko) 2000-12-18 2000-12-18 메모리 셀 어레이의 랜딩 패드 형성 방법

Publications (2)

Publication Number Publication Date
KR20020048772A KR20020048772A (ko) 2002-06-24
KR100510739B1 true KR100510739B1 (ko) 2005-08-30

Family

ID=27682976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078045A KR100510739B1 (ko) 2000-12-18 2000-12-18 메모리 셀 어레이의 랜딩 패드 형성 방법

Country Status (1)

Country Link
KR (1) KR100510739B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651198B2 (en) 2018-04-04 2020-05-12 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236498B1 (en) 2014-08-27 2016-01-12 Freescale Semiconductor, Inc. Low resistance polysilicon strap

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015073A (ko) * 1996-08-19 1998-05-25 김광호 랜딩 패드를 갖는 반도체 소자의 제조방법
KR19980066718A (ko) * 1997-01-28 1998-10-15 김광호 반도체 장치의 콘택패드 형성방법
KR19990018373A (ko) * 1997-08-27 1999-03-15 윤종용 랜딩 패드를 이용한 반도체소자의 콘택 형성방법
JP2000058482A (ja) * 1998-08-06 2000-02-25 Samsung Electronics Co Ltd 自己整列コンタクト及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015073A (ko) * 1996-08-19 1998-05-25 김광호 랜딩 패드를 갖는 반도체 소자의 제조방법
KR19980066718A (ko) * 1997-01-28 1998-10-15 김광호 반도체 장치의 콘택패드 형성방법
KR19990018373A (ko) * 1997-08-27 1999-03-15 윤종용 랜딩 패드를 이용한 반도체소자의 콘택 형성방법
JP2000058482A (ja) * 1998-08-06 2000-02-25 Samsung Electronics Co Ltd 自己整列コンタクト及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651198B2 (en) 2018-04-04 2020-05-12 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20020048772A (ko) 2002-06-24

Similar Documents

Publication Publication Date Title
KR101102715B1 (ko) 반도체 소자 및 그 형성 방법
CN101937877A (zh) 半导体装置的互连布线结构及其制造方法
JP4387637B2 (ja) 自己整列された金属コンタクトプラグを備える半導体素子及びその製造方法
KR100689712B1 (ko) 반도체 메모리 소자의 제조방법 및 그 구조
KR100475074B1 (ko) 반도체 소자의 커패시터의 스토리지 전극 제조 방법
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
US6285053B1 (en) Capacitor for a semiconductor memory device
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
KR100510739B1 (ko) 메모리 셀 어레이의 랜딩 패드 형성 방법
US6249018B1 (en) Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
KR100351915B1 (ko) 반도체 메모리 소자의 제조 방법
US6235623B1 (en) Methods of forming integrated circuit contact holes using blocking layer patterns
KR100471403B1 (ko) 반도체 소자의 제조 방법
KR19980066718A (ko) 반도체 장치의 콘택패드 형성방법
KR20010058351A (ko) 반도체 소자의 제조방법
KR100871369B1 (ko) 반도체소자의 제조방법
KR100687882B1 (ko) 비트라인을 구비한 반도체 소자 및 그 제조 방법
JPH10209402A (ja) 半導体素子及びその製造方法
KR20040033963A (ko) 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
KR20030049479A (ko) 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법
KR100382545B1 (ko) 반도체 소자의 제조방법
KR100546145B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100379511B1 (ko) 반도체 소자의 콘택 형성 방법
KR20000031099A (ko) 반도체소자의 플러그 형성방법
KR100527589B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee