JP2880974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2880974B2 JP2880974B2 JP9069735A JP6973597A JP2880974B2 JP 2880974 B2 JP2880974 B2 JP 2880974B2 JP 9069735 A JP9069735 A JP 9069735A JP 6973597 A JP6973597 A JP 6973597A JP 2880974 B2 JP2880974 B2 JP 2880974B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- semiconductor device
- probe
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体集積回路を形成したウェーハの各
領域の電気特性を測定する測定ステップを改良した半導
体装置の製造方法に関する。
法に関し、特に半導体集積回路を形成したウェーハの各
領域の電気特性を測定する測定ステップを改良した半導
体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造にあたり、拡散
工程の後に検査工程あるいは組立工程を実施している。
特に、多数の半導体集積回路が形成された領域を持つウ
ェーハの各領域の電気特性を測定する検査工程において
は、ボンディング接続などを行う前に、電極部（パッ
ド）上にプローブなどを当てることにより抵抗値などの
測定を行っている。
工程の後に検査工程あるいは組立工程を実施している。
特に、多数の半導体集積回路が形成された領域を持つウ
ェーハの各領域の電気特性を測定する検査工程において
は、ボンディング接続などを行う前に、電極部（パッ
ド）上にプローブなどを当てることにより抵抗値などの
測定を行っている。
【０００３】図２（ａ）〜（ｃ）はそれぞれ従来の一例
を説明するための工程順に示した半導体装置の断面図で
ある。まず、図２（ａ）に示すように、この例では、半
導体装置のボンディングパッド部の断面を表わし、シリ
コン基板１上に層間絶縁膜２を形成した後、厚さが０．
０３μｍ程度のチタン膜からなる第１のバリヤメタル３
と，厚さが０．１μｍ程度のチタンナイトライド膜から
なる第２のバリヤメタル４とを積層する。ついで、第
１，第２のバリヤメタル３，４の上に厚さが０．９μｍ
程度のアルミニウム膜５を形成し、さらにその上に厚さ
が０．０５μｍ程度のチタンナイトライド膜からなる反
射防止膜６を形成することにより、ボンディングパッド
１０を作成し、このボンディングパッド１０上にパシベ
ーション膜７を形成する。さらに、パシベーション膜７
の上からレジスト８を塗布した後、パターニングを行っ
てパッド開孔部部分のパシベーション膜７を除去する。
を説明するための工程順に示した半導体装置の断面図で
ある。まず、図２（ａ）に示すように、この例では、半
導体装置のボンディングパッド部の断面を表わし、シリ
コン基板１上に層間絶縁膜２を形成した後、厚さが０．
０３μｍ程度のチタン膜からなる第１のバリヤメタル３
と，厚さが０．１μｍ程度のチタンナイトライド膜から
なる第２のバリヤメタル４とを積層する。ついで、第
１，第２のバリヤメタル３，４の上に厚さが０．９μｍ
程度のアルミニウム膜５を形成し、さらにその上に厚さ
が０．０５μｍ程度のチタンナイトライド膜からなる反
射防止膜６を形成することにより、ボンディングパッド
１０を作成し、このボンディングパッド１０上にパシベ
ーション膜７を形成する。さらに、パシベーション膜７
の上からレジスト８を塗布した後、パターニングを行っ
てパッド開孔部部分のパシベーション膜７を除去する。
【０００４】次に、図２（ｂ）に示すように、ボンディ
ングパッド１０を形成しているアルミニウム膜５上の開
孔部に位置する反射防止膜６を除去する。ついで、パシ
ベーション膜７上に残されたレジスト８を除去する。こ
こまでは、いわゆる拡散工程で行われる。
ングパッド１０を形成しているアルミニウム膜５上の開
孔部に位置する反射防止膜６を除去する。ついで、パシ
ベーション膜７上に残されたレジスト８を除去する。こ
こまでは、いわゆる拡散工程で行われる。
【０００５】しかる後、図２（ｃ）に示すように、電気
特性を測定するためのプローブ９をパッド１０の最上層
に表われているアルミニウム膜５と接触させ、抵抗値等
の電気特性を測定する。
特性を測定するためのプローブ９をパッド１０の最上層
に表われているアルミニウム膜５と接触させ、抵抗値等
の電気特性を測定する。
【０００６】また、上述した例とは別に、特開昭６３−
７６４６０号公報などに記載したものもある。かかる公
報記載の例によれば、チタンナイトライド膜をアルミニ
ウム膜上に残した例があるが、これによれば、パシベー
ション膜の上からチタンナイトライド膜を形成するもの
であり、上述した技術とも構造的に異なっている。要す
るに、この例ではアルミニウムパッド上に金バンプをを
形成する方法であり、チタンナイトライド膜は最後まで
残す構造となっている。また、この例では、形状不良の
防止対策であり、電気的特性の安定化などについては、
まったく考慮されていない。
７６４６０号公報などに記載したものもある。かかる公
報記載の例によれば、チタンナイトライド膜をアルミニ
ウム膜上に残した例があるが、これによれば、パシベー
ション膜の上からチタンナイトライド膜を形成するもの
であり、上述した技術とも構造的に異なっている。要す
るに、この例ではアルミニウムパッド上に金バンプをを
形成する方法であり、チタンナイトライド膜は最後まで
残す構造となっている。また、この例では、形状不良の
防止対策であり、電気的特性の安定化などについては、
まったく考慮されていない。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、パッド表面の酸化やフッ化などによ
ってパッドの最上層膜であるアルミニウム膜とプローブ
との接触抵抗が極端な場合には、約１００オーム程度も
高くなることがあり、電気特性の測定を正常に行えなく
なるという欠点がある。
装置の製造方法は、パッド表面の酸化やフッ化などによ
ってパッドの最上層膜であるアルミニウム膜とプローブ
との接触抵抗が極端な場合には、約１００オーム程度も
高くなることがあり、電気特性の測定を正常に行えなく
なるという欠点がある。
【０００８】その第１の理由は、パッドの最上表面とな
るアルミニウム膜の表面が大気中や製造工程中に、水に
晒されることで、アルミニウム膜表面に絶縁膜としての
酸化アルミニウムが形成されることによっている。
るアルミニウム膜の表面が大気中や製造工程中に、水に
晒されることで、アルミニウム膜表面に絶縁膜としての
酸化アルミニウムが形成されることによっている。
【０００９】また、第２の理由は、通常、ボンディング
パッド開孔部のパシベーション膜のエッチングは、フッ
素を含んだガスを用いて行うため、アルミニウム膜の表
面には、絶縁膜としてのフッ化アルミニウム膜も形成さ
れるからである。
パッド開孔部のパシベーション膜のエッチングは、フッ
素を含んだガスを用いて行うため、アルミニウム膜の表
面には、絶縁膜としてのフッ化アルミニウム膜も形成さ
れるからである。
【００１０】さらに、第３の理由は、プローブを用いて
電気特性を測定しているため、プローブとパッドの最上
層であるアルミニウム膜とを接触させると、アルミニウ
ム膜の一部がプローブの先端に付着してしまったり、あ
るいはプローブに電流を流すと、プローブの先端で熱を
発生し、その結果アルミニウムの酸化が加速され、プロ
ーブ先端に絶縁膜としての酸化アルミニウムを形成する
ことに依っている。
電気特性を測定しているため、プローブとパッドの最上
層であるアルミニウム膜とを接触させると、アルミニウ
ム膜の一部がプローブの先端に付着してしまったり、あ
るいはプローブに電流を流すと、プローブの先端で熱を
発生し、その結果アルミニウムの酸化が加速され、プロ
ーブ先端に絶縁膜としての酸化アルミニウムを形成する
ことに依っている。
【００１１】本発明の目的は、パッドとプローブの界面
に酸化などによる絶縁膜の形成を抑えて接触抵抗の増大
を防ぎ、測定を正確に行えるようにするとともに、歩留
り（収率）を低下させることのない半導体装置の製造方
法を提供することにある。
に酸化などによる絶縁膜の形成を抑えて接触抵抗の増大
を防ぎ、測定を正確に行えるようにするとともに、歩留
り（収率）を低下させることのない半導体装置の製造方
法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板上に絶縁膜を介してバリヤメタ
ルを積層し、その上にアルミニウム膜および反射防止膜
からなるボンディングパッドを形成した後、パシベーシ
ョン膜で保護する工程と、前記パシベーション膜の上か
らレジストを塗布した後、パターニングを行ってパッド
開孔部部分の前記パシベーション膜を除去し前記反射防
止膜を露出させる工程と、前記パッドの露出した前記反
射防止膜にプローブを接触させ、電気特性を測定する工
程と、前記ボンディングパッドにボンディング接続を行
うために、前記開孔部に位置する前記反射防止膜を除去
し、しかる後前記パシベーション膜上に残されたレジス
トを除去する工程とを含んで構成される。
造方法は、シリコン基板上に絶縁膜を介してバリヤメタ
ルを積層し、その上にアルミニウム膜および反射防止膜
からなるボンディングパッドを形成した後、パシベーシ
ョン膜で保護する工程と、前記パシベーション膜の上か
らレジストを塗布した後、パターニングを行ってパッド
開孔部部分の前記パシベーション膜を除去し前記反射防
止膜を露出させる工程と、前記パッドの露出した前記反
射防止膜にプローブを接触させ、電気特性を測定する工
程と、前記ボンディングパッドにボンディング接続を行
うために、前記開孔部に位置する前記反射防止膜を除去
し、しかる後前記パシベーション膜上に残されたレジス
トを除去する工程とを含んで構成される。
【００１３】また、本発明の半導体装置の製造方法にお
ける反射防止膜は、チタンナイトライド膜や多層膜を用
いて形成される。
ける反射防止膜は、チタンナイトライド膜や多層膜を用
いて形成される。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１（ａ）〜（ｃ）はそれぞれ本発明の一
実施の形態を説明するための工程順に示した半導体装置
の断面図である。まず、図１（ａ）に示すように、この
実施の形態では、半導体装置のボンディングパッド部の
断面を表わし、シリコン基板１上に層間絶縁膜２を形成
した後、厚さが０．０３μｍ程度のチタン膜からなる第
１のバリヤメタル３と，厚さが０．１μｍ程度のチタン
ナイトライド膜からなる第２のバリヤメタル４とを積層
する。ついで、第１，第２のバリヤメタル３，４の上に
厚さが０．９μｍ程度のアルミニウム膜５を形成し、さ
らにその上に厚さが０．０５μｍ程度のチタンナイトラ
イド膜からなる反射防止膜６を形成する。これにより、
ボンディングパッド１０が作成され、このボンディング
パッド１０上にパシベーション膜７を形成する。さら
に、パシベーション膜７の上からレジスト８を塗布した
後、パターニングを行ってパッド開孔部部分のパシベー
ション膜７を除去する。
実施の形態を説明するための工程順に示した半導体装置
の断面図である。まず、図１（ａ）に示すように、この
実施の形態では、半導体装置のボンディングパッド部の
断面を表わし、シリコン基板１上に層間絶縁膜２を形成
した後、厚さが０．０３μｍ程度のチタン膜からなる第
１のバリヤメタル３と，厚さが０．１μｍ程度のチタン
ナイトライド膜からなる第２のバリヤメタル４とを積層
する。ついで、第１，第２のバリヤメタル３，４の上に
厚さが０．９μｍ程度のアルミニウム膜５を形成し、さ
らにその上に厚さが０．０５μｍ程度のチタンナイトラ
イド膜からなる反射防止膜６を形成する。これにより、
ボンディングパッド１０が作成され、このボンディング
パッド１０上にパシベーション膜７を形成する。さら
に、パシベーション膜７の上からレジスト８を塗布した
後、パターニングを行ってパッド開孔部部分のパシベー
ション膜７を除去する。
【００１６】ここで、従来はパッド１０の検査を行うた
めに、表面の反射防止膜６の除去を行っていたが、本実
施の形態では、この反射防止膜６の除去は、電気特性の
検査中には行わず、検査終了後に除去するようにしてい
る。
めに、表面の反射防止膜６の除去を行っていたが、本実
施の形態では、この反射防止膜６の除去は、電気特性の
検査中には行わず、検査終了後に除去するようにしてい
る。
【００１７】ついで、図１（ｂ）に示すように、パッド
開孔部以外のパシベーション膜７上にレジスト８を残し
たままの状態で、パッド１０にプローブ９を接触させ
る。すなわち、電気特性を測定するためのプローブ９を
パッド１０の最上層に表われている反射防止膜６と接触
させ、抵抗値等の電気特性を測定する。このチタンナイ
トライド膜を介して測定した抵抗値は、０．１オーム程
度増えるが、従来の酸化劣化等による１００オーム程度
の増加に比べると、微々たるものである。このアルミニ
ウム膜５の上に形成されたチタンナイトライド膜からな
る反射防止膜６は、導電性があり、硬質で且つ酸化やフ
ッ化されにくい物質である。
開孔部以外のパシベーション膜７上にレジスト８を残し
たままの状態で、パッド１０にプローブ９を接触させ
る。すなわち、電気特性を測定するためのプローブ９を
パッド１０の最上層に表われている反射防止膜６と接触
させ、抵抗値等の電気特性を測定する。このチタンナイ
トライド膜を介して測定した抵抗値は、０．１オーム程
度増えるが、従来の酸化劣化等による１００オーム程度
の増加に比べると、微々たるものである。このアルミニ
ウム膜５の上に形成されたチタンナイトライド膜からな
る反射防止膜６は、導電性があり、硬質で且つ酸化やフ
ッ化されにくい物質である。
【００１８】しかる後、図１（ｃ）に示すように、ボン
ディングの妨げになるアルミニウム膜５上の開孔部に位
置する反射防止膜６を除去する。ついで、パシベーショ
ン膜７上に残され、不要になったレジスト８を除去す
る。これにより、以後のボンディング工程に影響を及ぼ
すことはない。
ディングの妨げになるアルミニウム膜５上の開孔部に位
置する反射防止膜６を除去する。ついで、パシベーショ
ン膜７上に残され、不要になったレジスト８を除去す
る。これにより、以後のボンディング工程に影響を及ぼ
すことはない。
【００１９】ここで、アルミニウム膜５上に形成する反
射防止膜６は、アルミニウム膜５をパターンニングする
際の反射防止膜としての用途や、アルミニウム膜５のエ
レクトロマイグレーションやストレスマイグレーション
対策のための膜としての用途にも使える膜を用いると、
半導体装置の製造工程数を増やすことがない。
射防止膜６は、アルミニウム膜５をパターンニングする
際の反射防止膜としての用途や、アルミニウム膜５のエ
レクトロマイグレーションやストレスマイグレーション
対策のための膜としての用途にも使える膜を用いると、
半導体装置の製造工程数を増やすことがない。
【００２０】また、電気特性の１つとしてリーク不良を
検出することも考えられるが、このリーク不良の検出精
度を上げるために、ウェーハの温度を常温より高くし、
測定すれば良い。
検出することも考えられるが、このリーク不良の検出精
度を上げるために、ウェーハの温度を常温より高くし、
測定すれば良い。
【００２１】上述したように、本実施の形態の半導体装
置の製造方法においては、ボンディングパッドの最上層
膜に反射防止膜（チタンナイトライド膜）を形成したま
まの状態でプローブをあて、測定を行うことにより、接
触抵抗を常に正常に保つことができるので、歩留り（収
率）を低下させることなく、電気的特性を測定すること
ができる。
置の製造方法においては、ボンディングパッドの最上層
膜に反射防止膜（チタンナイトライド膜）を形成したま
まの状態でプローブをあて、測定を行うことにより、接
触抵抗を常に正常に保つことができるので、歩留り（収
率）を低下させることなく、電気的特性を測定すること
ができる。
【００２２】その理由は、チタンナイトライド膜が大気
や水に晒されても、酸化されにくく、またパッド開孔部
のパシべーション膜のエッチングにフッ素を含んだガス
を用いても、このチタンナイトライド膜はフッ化されな
いからである。さらには、このチタンナイトライド膜は
導電性があり、且つ硬質であるため、プローブと接触し
ても、プローブの先端に付着せず、しかもプローブに電
流を流すことによって発生する熱によっても、膜自体が
酸化されにくいため、絶縁膜が形成されにくいからであ
る。
や水に晒されても、酸化されにくく、またパッド開孔部
のパシべーション膜のエッチングにフッ素を含んだガス
を用いても、このチタンナイトライド膜はフッ化されな
いからである。さらには、このチタンナイトライド膜は
導電性があり、且つ硬質であるため、プローブと接触し
ても、プローブの先端に付着せず、しかもプローブに電
流を流すことによって発生する熱によっても、膜自体が
酸化されにくいため、絶縁膜が形成されにくいからであ
る。
【００２３】また、上述した実施の形態の他にも、図１
（ｂ）におけるチタンナイトライド膜からなる反射防止
膜６の代りに、タングステン・シリサイド（ＷＳｉ）膜
やＴｉＷ膜といった物質を用い、同様の測定を行うこと
もできる。さらに、この反射防止膜６は、チタンナイト
ライド膜とチタン膜との２層膜でも良く、あるいは多く
の膜を積層した多層膜でも同様の結果が得られる。要す
るに、かかる反射防止膜６としては、導電性があり、硬
質で且つ酸化やフッ化されにくい物質であればよい。
（ｂ）におけるチタンナイトライド膜からなる反射防止
膜６の代りに、タングステン・シリサイド（ＷＳｉ）膜
やＴｉＷ膜といった物質を用い、同様の測定を行うこと
もできる。さらに、この反射防止膜６は、チタンナイト
ライド膜とチタン膜との２層膜でも良く、あるいは多く
の膜を積層した多層膜でも同様の結果が得られる。要す
るに、かかる反射防止膜６としては、導電性があり、硬
質で且つ酸化やフッ化されにくい物質であればよい。
【００２４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ボンディングパッドの最上層膜にチタ
ンナイトライド膜等の反射防止膜を形成したままの状態
で、プローブをあて、接触抵抗などの電気特性を測定す
ることにより、プローブとパッドの接触抵抗を常に正常
に保つことができ、測定を正確に行うことができるとい
う効果がある。
置の製造方法は、ボンディングパッドの最上層膜にチタ
ンナイトライド膜等の反射防止膜を形成したままの状態
で、プローブをあて、接触抵抗などの電気特性を測定す
ることにより、プローブとパッドの接触抵抗を常に正常
に保つことができ、測定を正確に行うことができるとい
う効果がある。
【００２５】その理由は、チタンナイトライド膜が酸化
されにくく、またパシべーション膜のエッチング時にフ
ッ素を含んだガスを用いても、このチタンナイトライド
膜はフッ化されないからである。さらには、このチタン
ナイトライド膜は導電性で且つ硬質であるため、プロー
ブと接触しても、プローブの先端に付着せず、プローブ
に電流を流すことによって発生する熱によっても、膜自
体が酸化されにくいため、絶縁膜を形成しにくいからで
ある。
されにくく、またパシべーション膜のエッチング時にフ
ッ素を含んだガスを用いても、このチタンナイトライド
膜はフッ化されないからである。さらには、このチタン
ナイトライド膜は導電性で且つ硬質であるため、プロー
ブと接触しても、プローブの先端に付着せず、プローブ
に電流を流すことによって発生する熱によっても、膜自
体が酸化されにくいため、絶縁膜を形成しにくいからで
ある。
【図１】本発明の一実施の形態を説明するための工程順
に示した半導体装置の断面図である。
に示した半導体装置の断面図である。
【図２】従来の一例を説明するための工程順に示した半
導体装置の断面図である。
導体装置の断面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ 第１のバリヤメタル ４ 第２のバリヤメタル ５ アルミニウム膜 ６ 反射防止膜 ７ パシベイション膜 ８ レジスト ９ プローブ １０ パッド部
Claims (3)
- 【請求項１】 シリコン基板上に絶縁膜を介してバリヤ
メタルを積層し、その上にアルミニウム膜および反射防
止膜からなるボンディングパッドを形成した後、パシベ
ーション膜で保護する工程と、前記パシベーション膜の
上からレジストを塗布した後、パターニングを行ってパ
ッド開孔部部分の前記パシベーション膜を除去し前記反
射防止膜を露出させる工程と、前記パッドの露出した前
記反射防止膜にプローブを接触させ、電気特性を測定す
る工程と、前記ボンディングパッドにボンディング接続
を行うために、前記開孔部に位置する前記反射防止膜を
除去し、しかる後前記パシベーション膜上に残されたレ
ジストを除去する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記反射防止膜は、チタンナイトライド
膜を用いた請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記反射防止膜は、多層膜を用いた請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9069735A JP2880974B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9069735A JP2880974B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270512A JPH10270512A (ja) | 1998-10-09 |
| JP2880974B2 true JP2880974B2 (ja) | 1999-04-12 |
Family
ID=13411379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9069735A Expired - Lifetime JP2880974B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880974B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3434793B2 (ja) * | 2000-09-29 | 2003-08-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| JPWO2006134643A1 (ja) * | 2005-06-14 | 2009-01-08 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP5114969B2 (ja) * | 2007-02-21 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法 |
| JP5258260B2 (ja) * | 2007-11-02 | 2013-08-07 | 京セラ株式会社 | 半導体素子及び該半導体素子の実装構造体 |
| JP2009239090A (ja) * | 2008-03-27 | 2009-10-15 | Fujitsu Microelectronics Ltd | パッドと半導体装置の製造方法 |
-
1997
- 1997-03-24 JP JP9069735A patent/JP2880974B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270512A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932940B2 (ja) | 薄膜抵抗体を有する半導体装置の製造方法 | |
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| JP3907279B2 (ja) | 半導体装置の製造方法および検査方法 | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| JP2817664B2 (ja) | 半導体装置の製造方法 | |
| CN205609515U (zh) | 可靠性测试结构 | |
| Schnable et al. | Failure mechanisms in large-scale integrated circuits | |
| CN111681955A (zh) | 半导体器件的制备方法 | |
| US4836883A (en) | Method of performing electrical reject selection | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| US8519388B2 (en) | Embedded structure for passivation integrity testing | |
| JPH0974121A (ja) | 半導体装置 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JPS6057225B2 (ja) | 半導体装置の試験方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| US7462921B2 (en) | Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film | |
| JPH0766201A (ja) | 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法 | |
| JPH10313033A (ja) | 半導体装置及びその製造方法 | |
| JP2002075996A (ja) | 半導体装置およびその製造方法 | |
| JPH11312670A (ja) | 半導体装置及びその製造方法 | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| JPS63229839A (ja) | 半導体装置 | |
| JPH04174531A (ja) | 半導体装置の故障解析方法 | |
| JPH08250565A (ja) | 半導体ウェーハ及び半導体素子の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |