JP2817664B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2817664B2 JP2817664B2 JP7123184A JP12318495A JP2817664B2 JP 2817664 B2 JP2817664 B2 JP 2817664B2 JP 7123184 A JP7123184 A JP 7123184A JP 12318495 A JP12318495 A JP 12318495A JP 2817664 B2 JP2817664 B2 JP 2817664B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- polyimide
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバッファコート層を有し、かつモールド樹脂
で封入された半導体装置の製造方法に関する。
関し、特にバッファコート層を有し、かつモールド樹脂
で封入された半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置として半導体素子チップの表
面にパッシベーション膜を形成し、この半導体素子チッ
プをモールド樹脂で封止した構成のものが提供されてい
る。近年、半導体装置の大型化に伴い、温度変化により
生じるモールド樹脂とパッシベーション膜の間の応力が
大きくなり、両者の界面に隙間が生じ、耐湿性等の劣化
を生じることになる。このため、このような応力を緩和
するため、モールド樹脂とパッシベーション膜の間にバ
ッファ層としてポリイミド膜を設けたものが提案されて
いる。
面にパッシベーション膜を形成し、この半導体素子チッ
プをモールド樹脂で封止した構成のものが提供されてい
る。近年、半導体装置の大型化に伴い、温度変化により
生じるモールド樹脂とパッシベーション膜の間の応力が
大きくなり、両者の界面に隙間が生じ、耐湿性等の劣化
を生じることになる。このため、このような応力を緩和
するため、モールド樹脂とパッシベーション膜の間にバ
ッファ層としてポリイミド膜を設けたものが提案されて
いる。
【０００３】ところで、半導体素子チップの製造工程上
の要求から、パッシベーション膜、及びポリイミド膜は
スクライブ線とボンディングパッドに相当する部分を開
口除去する必要がある。このための加工方法としてはパ
ッシベーション膜、ポリイミド膜それぞれにフォトレジ
ストをマスクに用いてパターン形成を行う方法と、ポリ
イミド膜を先にパターン形成した後、これをマスクとし
てパッシベーションのパターン加工を行う方法とがあ
る。しかしながら、前者のパターン形成方法では、工程
数が多くなるという不具合を有しており、納期の短縮等
が望まれている現状には適さない。後者の加工方法とし
ては特開平４−０２５０４７号公報、特開平４−０４３
６１４号公報などが開示されており、これらについて図
を用いて説明する。
の要求から、パッシベーション膜、及びポリイミド膜は
スクライブ線とボンディングパッドに相当する部分を開
口除去する必要がある。このための加工方法としてはパ
ッシベーション膜、ポリイミド膜それぞれにフォトレジ
ストをマスクに用いてパターン形成を行う方法と、ポリ
イミド膜を先にパターン形成した後、これをマスクとし
てパッシベーションのパターン加工を行う方法とがあ
る。しかしながら、前者のパターン形成方法では、工程
数が多くなるという不具合を有しており、納期の短縮等
が望まれている現状には適さない。後者の加工方法とし
ては特開平４−０２５０４７号公報、特開平４−０４３
６１４号公報などが開示されており、これらについて図
を用いて説明する。
【０００４】図６は従来のポリイミドをマスクとしてパ
ッシベーション膜を加工する方法を工程順に示す半導体
装置の縦断面図である。先ず、図６（ａ）のように素子
の形成されたウェハ状の半導体基板３１上に絶縁膜３２
を介し金属膜、例えばＡｌ系合金の一種であるＡｌ−Ｓ
ｉ−Ｃｕ膜３３をスパッタ法を用いて高さ５００ｎｍ形
成する。そして、このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレ
ジストを回転塗布法にて塗布し、露光、現像を行いレジ
ストパターンを形成する。形成したレジストパターンを
マスクに、塩素系ガスを用いた反応性イオンエッチング
（以下、ＲＩＥと称す）を行いＡｌ−Ｓｉ−Ｃｕ配線３
４を形成する。
ッシベーション膜を加工する方法を工程順に示す半導体
装置の縦断面図である。先ず、図６（ａ）のように素子
の形成されたウェハ状の半導体基板３１上に絶縁膜３２
を介し金属膜、例えばＡｌ系合金の一種であるＡｌ−Ｓ
ｉ−Ｃｕ膜３３をスパッタ法を用いて高さ５００ｎｍ形
成する。そして、このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレ
ジストを回転塗布法にて塗布し、露光、現像を行いレジ
ストパターンを形成する。形成したレジストパターンを
マスクに、塩素系ガスを用いた反応性イオンエッチング
（以下、ＲＩＥと称す）を行いＡｌ−Ｓｉ−Ｃｕ配線３
４を形成する。
【０００５】次いで、図６（ｂ）のように、形成した配
線３４上に化学的気相成長（以下、ＣＶＤと称す）法を
用いてパッシベーション膜例えばシリコン窒化膜（Ｓｉ
Ｎ）３５を厚さ１０００ｎｍ形成する。続いて、前記Ｓ
ｉＮ膜上に感光性ポリイミド前駆体溶液を滴下し、かつ
回転塗布法を用いて所望する膜厚例えば２００００ｎｍ
で膜３６を形成する。そして、図６（ｃ）のようにこの
ポリイミド膜３６を露光、現像して開口３７を設ける等
の所要のパターン加工を行った後、図６（ｄ）のように
温度が３００℃〜４００℃、時間が６０分〜１２０分の
間の最適な条件で熱処理を行い膜３６の硬化を行う。し
かる上で、硬化した膜３６をマスクにして、フッ素系混
合ガス、例えばＣＦ4 ／Ｏ2 混合ガスを用いてＲＩＥに
よるエッチングを行い、ＳｉＮ膜３５の加工を行う。
線３４上に化学的気相成長（以下、ＣＶＤと称す）法を
用いてパッシベーション膜例えばシリコン窒化膜（Ｓｉ
Ｎ）３５を厚さ１０００ｎｍ形成する。続いて、前記Ｓ
ｉＮ膜上に感光性ポリイミド前駆体溶液を滴下し、かつ
回転塗布法を用いて所望する膜厚例えば２００００ｎｍ
で膜３６を形成する。そして、図６（ｃ）のようにこの
ポリイミド膜３６を露光、現像して開口３７を設ける等
の所要のパターン加工を行った後、図６（ｄ）のように
温度が３００℃〜４００℃、時間が６０分〜１２０分の
間の最適な条件で熱処理を行い膜３６の硬化を行う。し
かる上で、硬化した膜３６をマスクにして、フッ素系混
合ガス、例えばＣＦ4 ／Ｏ2 混合ガスを用いてＲＩＥに
よるエッチングを行い、ＳｉＮ膜３５の加工を行う。
【０００６】なお、以上の加工が終わった後、前記した
開口部分のスクライブ線に沿ってウェハ状の半導体装置
をチップ毎に切り分け、このチップをリードフレームに
接着し、同様に前記した開口部分のチップ上のボンディ
ングパッドとリードフレームの接続を行った後、全体を
モールド樹脂に封入する。
開口部分のスクライブ線に沿ってウェハ状の半導体装置
をチップ毎に切り分け、このチップをリードフレームに
接着し、同様に前記した開口部分のチップ上のボンディ
ングパッドとリードフレームの接続を行った後、全体を
モールド樹脂に封入する。
【０００７】
【発明が解決しようとする課題】以上に述べたポリイミ
ドを硬化させた膜をマスクとしたパッシベーション膜の
パターン加工方法では、パッシベーション膜のエッチン
グ時に用いるフッ素系ガスのイオンがポリイミド膜表面
部に残留し、空気中の水分の影響で露出したＡｌ系金属
部分が腐食するという問題を有している。この金属部分
の腐食を抑制するためには、ポリイミド膜表面を酸素ア
ッシング処理を行いポリイミド膜表面のごく一部をエッ
チングバックで削り取る事で、膜表層部分に残留してい
るフッ素イオンを除去し、Ａｌ腐食を抑えることが考え
られる。しかしながら、この方法では酸素アッシング時
の酸素によりポリイミド表面部分のイミド結合が解離し
てしまうため、モールド樹脂との密着性が低下するとい
う問題点を有している。
ドを硬化させた膜をマスクとしたパッシベーション膜の
パターン加工方法では、パッシベーション膜のエッチン
グ時に用いるフッ素系ガスのイオンがポリイミド膜表面
部に残留し、空気中の水分の影響で露出したＡｌ系金属
部分が腐食するという問題を有している。この金属部分
の腐食を抑制するためには、ポリイミド膜表面を酸素ア
ッシング処理を行いポリイミド膜表面のごく一部をエッ
チングバックで削り取る事で、膜表層部分に残留してい
るフッ素イオンを除去し、Ａｌ腐食を抑えることが考え
られる。しかしながら、この方法では酸素アッシング時
の酸素によりポリイミド表面部分のイミド結合が解離し
てしまうため、モールド樹脂との密着性が低下するとい
う問題点を有している。
【０００８】
【発明の目的】本発明の目的は、金属部分の腐食を防止
するとともに、ポリイミドとモールド樹脂との密着性の
低下を防止することを可能とした半導体装置の製造方法
を提供することにある。
するとともに、ポリイミドとモールド樹脂との密着性の
低下を防止することを可能とした半導体装置の製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】本発明の製造方法は、半
導体基板上に金属配線を形成し、この金属配線上に絶縁
膜を形成し、この絶縁膜上にポリイミド膜を形成し、こ
のポリイミド膜のパターン加工を行ない、パターン加工
されたポリイミド膜をマスクに絶縁膜を選択的にエッチ
ングし、その後に酸素プラズマでポリイミド膜の表面の
アッシングを行ない、かつ前記アッシング工程後に熱処
理を行ってポリイミド膜のイミド化反応を行う工程を含
んでいる。
導体基板上に金属配線を形成し、この金属配線上に絶縁
膜を形成し、この絶縁膜上にポリイミド膜を形成し、こ
のポリイミド膜のパターン加工を行ない、パターン加工
されたポリイミド膜をマスクに絶縁膜を選択的にエッチ
ングし、その後に酸素プラズマでポリイミド膜の表面の
アッシングを行ない、かつ前記アッシング工程後に熱処
理を行ってポリイミド膜のイミド化反応を行う工程を含
んでいる。
【００１０】また、本発明の他の製造方法は、半導体基
板上に金属配線を形成し、この金属配線上に絶縁層を形
成し、この絶縁膜上にポリイミド膜を形成した上で、こ
のポリイミド膜のパターン加工を行ない、パターン加工
されたポリイミド膜をイミド化反応させることがない低
温で第１熱処理し、かつ前記第１熱処理の後に前記ポリ
イミド膜をマスクに絶縁膜を選択的にエッチングし、そ
の後に酸素プラズマでポリイミド膜表面のアッシングを
行ない、さらにアッシング工程後に前記ポリイミド膜を
イミド化反応させる高温で第２熱処理を行う工程を含ん
でいる。
板上に金属配線を形成し、この金属配線上に絶縁層を形
成し、この絶縁膜上にポリイミド膜を形成した上で、こ
のポリイミド膜のパターン加工を行ない、パターン加工
されたポリイミド膜をイミド化反応させることがない低
温で第１熱処理し、かつ前記第１熱処理の後に前記ポリ
イミド膜をマスクに絶縁膜を選択的にエッチングし、そ
の後に酸素プラズマでポリイミド膜表面のアッシングを
行ない、さらにアッシング工程後に前記ポリイミド膜を
イミド化反応させる高温で第２熱処理を行う工程を含ん
でいる。
【００１１】
【作用】本発明ではポリイミドパターン加工を行った
後、絶縁膜のエッチングを行い、その後に酸素アッシン
グをすることで、エッチングに用いたフッ素イオンを表
面のポリイミドと共に除去し、金属部分の腐食を防止す
る。また、アッシング後に熱処理を行うことで、アッシ
ングにより解離したイミド結合を再結合でき、モールド
樹脂との密着性低下を防止する。
後、絶縁膜のエッチングを行い、その後に酸素アッシン
グをすることで、エッチングに用いたフッ素イオンを表
面のポリイミドと共に除去し、金属部分の腐食を防止す
る。また、アッシング後に熱処理を行うことで、アッシ
ングにより解離したイミド結合を再結合でき、モールド
樹脂との密着性低下を防止する。
【００１２】また、ポリイミドを用いてエッチングを行
う前にポリイミドをイミド化することがない低温での第
１熱処理を行うことで、ポリイミド膜中の溶媒を揮発さ
せ、エッチング中におけるデガスが抑制され、安定した
エッチングが可能となる。
う前にポリイミドをイミド化することがない低温での第
１熱処理を行うことで、ポリイミド膜中の溶媒を揮発さ
せ、エッチング中におけるデガスが抑制され、安定した
エッチングが可能となる。
【００１３】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１及び図２は本発明の一実施例の工程断面図を
示す。先ず、図１（ａ）のように、素子の形成された半
導体基板１１上に下地絶縁膜１２を形成し、この下地絶
縁膜１２上にスパッタ技術あるいは蒸着技術を用いて、
金属膜、例えばＡｌ系合金の１つであるＡｌ−Ｓｉ−Ｃ
ｕ膜１３を高さ５００ｎｍで形成する。そして、図１
（ｂ）のように、Ａｌ−Ｓｉ−Ｃｕ膜１３上にフォトレ
ジストを塗布し、露光、現像を行いレジストパターンを
形成した後、このパターンをマスクに塩素系ガスを用い
たＲＩＥでのエッチングを行いＡｌ−Ｓｉ−Ｃｕ膜１３
を所要の配線パターンの金属配線１４に加工する。
する。図１及び図２は本発明の一実施例の工程断面図を
示す。先ず、図１（ａ）のように、素子の形成された半
導体基板１１上に下地絶縁膜１２を形成し、この下地絶
縁膜１２上にスパッタ技術あるいは蒸着技術を用いて、
金属膜、例えばＡｌ系合金の１つであるＡｌ−Ｓｉ−Ｃ
ｕ膜１３を高さ５００ｎｍで形成する。そして、図１
（ｂ）のように、Ａｌ−Ｓｉ−Ｃｕ膜１３上にフォトレ
ジストを塗布し、露光、現像を行いレジストパターンを
形成した後、このパターンをマスクに塩素系ガスを用い
たＲＩＥでのエッチングを行いＡｌ−Ｓｉ−Ｃｕ膜１３
を所要の配線パターンの金属配線１４に加工する。
【００１４】次いで、図１（ｃ）のように、形成した金
属配線１４上にＣＶＤ法でパッシベション膜としてのＳ
ｉＮ膜１５を厚さ１０００ｎｍで形成する。そして、図
１（ｄ）のように、前記ＳｉＮ膜１５上に感光性ポリイ
ミド前駆体溶液を滴下し、回転塗布を行い半導体基板１
１の全面に広げ、所望する膜厚、例えば２００００ｎｍ
のポリイミド膜１６を形成する。
属配線１４上にＣＶＤ法でパッシベション膜としてのＳ
ｉＮ膜１５を厚さ１０００ｎｍで形成する。そして、図
１（ｄ）のように、前記ＳｉＮ膜１５上に感光性ポリイ
ミド前駆体溶液を滴下し、回転塗布を行い半導体基板１
１の全面に広げ、所望する膜厚、例えば２００００ｎｍ
のポリイミド膜１６を形成する。
【００１５】次に、図２（ａ）のように、ポリイミド膜
１６を露光、現像し、半導体基板１１のスクライブ線及
びパッドに相当する部分に開口１７を設けるためのパタ
ーン加工を行う。次いで、図２（ｂ）のように、形成さ
れたポリイミドパターンをマスクに、フッ素系の混合ガ
ス、例えばＣＦ4 ／Ｏ2 を用いたＲＩＥにより前記Ｓｉ
Ｎ膜１５のエッチングを行なう。続いて、その後、パワ
ー１００Ｗ〜１０００Ｗ、時間１０分〜３０分の最適な
条件で酸素プラズマによる半導体基板１１の表面のアッ
シング処理を行う。さらに、図２（ｃ）のように、３０
０℃〜４００℃の温度範囲、６０分〜１２０分の時間の
最適な条件での熱処理を行いポリイミド膜１６を硬化さ
せる。
１６を露光、現像し、半導体基板１１のスクライブ線及
びパッドに相当する部分に開口１７を設けるためのパタ
ーン加工を行う。次いで、図２（ｂ）のように、形成さ
れたポリイミドパターンをマスクに、フッ素系の混合ガ
ス、例えばＣＦ4 ／Ｏ2 を用いたＲＩＥにより前記Ｓｉ
Ｎ膜１５のエッチングを行なう。続いて、その後、パワ
ー１００Ｗ〜１０００Ｗ、時間１０分〜３０分の最適な
条件で酸素プラズマによる半導体基板１１の表面のアッ
シング処理を行う。さらに、図２（ｃ）のように、３０
０℃〜４００℃の温度範囲、６０分〜１２０分の時間の
最適な条件での熱処理を行いポリイミド膜１６を硬化さ
せる。
【００１６】その後、図示は省略するが、前記した開口
部分のスクライブ線に沿ってウェハ状の半導体装置をチ
ップ毎に切り分け、このチップをリードフレームに接着
し、同様に前記した開口部分のチップ上のボンディング
パッドとリードフレームの接続を行った後、全体をモー
ルド樹脂に封入する。これにより、樹脂封止型の半導体
装置が完成される。
部分のスクライブ線に沿ってウェハ状の半導体装置をチ
ップ毎に切り分け、このチップをリードフレームに接着
し、同様に前記した開口部分のチップ上のボンディング
パッドとリードフレームの接続を行った後、全体をモー
ルド樹脂に封入する。これにより、樹脂封止型の半導体
装置が完成される。
【００１７】したがって、このように作製された半導体
装置では、ポリイミド膜１６のパターン加工を行った
後、ＳｉＮ膜１５のエッチングを行い、その後に酸素ア
ッシングをすることで、エッチングに用いたフッ素イオ
ンがポリイミド膜１６の表面に残存していても、この酸
素アッシングによってフッ素イオンは表面のポリイミド
と共に除去される。これにより、その後におけるフッ素
イオンが原因とされる金属配線１４の腐食が防止され
る。また、このアッシング後に熱処理を行っているの
で、アッシングにより解離したポリイミド膜１６におけ
るイミド結合を再結合でき、モールド樹脂との密着性低
下が防止され、その界面を通して水分が侵入されること
が防止され、耐湿性が改善される。
装置では、ポリイミド膜１６のパターン加工を行った
後、ＳｉＮ膜１５のエッチングを行い、その後に酸素ア
ッシングをすることで、エッチングに用いたフッ素イオ
ンがポリイミド膜１６の表面に残存していても、この酸
素アッシングによってフッ素イオンは表面のポリイミド
と共に除去される。これにより、その後におけるフッ素
イオンが原因とされる金属配線１４の腐食が防止され
る。また、このアッシング後に熱処理を行っているの
で、アッシングにより解離したポリイミド膜１６におけ
るイミド結合を再結合でき、モールド樹脂との密着性低
下が防止され、その界面を通して水分が侵入されること
が防止され、耐湿性が改善される。
【００１８】図３及び図４は本発明の実施例２の工程断
面図を示す図である。先ず、図２（ａ）のように、素子
の形成されたＳｉからなる半導体基板２１上に下地絶縁
膜２２を形成し、この下地絶縁膜２２上にスパッタ技術
あるいは蒸着技術を用いて、金属膜例えばＡｌ系合金の
一つであるＡｌ−Ｓｉ−Ｃｕ膜２３を高さ５００ｎｍで
形成する。そして、図２（ｂ）のように、Ａｌ−Ｓｉ−
Ｃｕ膜２３上にフォトレジストを回転塗布し、露光、現
像を行いレジストパターンを形成した後、レジストパタ
ーンをマスクに、塩素系ガスを用いたＲＩＥでのエッチ
ングを行い、金属配線２４に加工する。
面図を示す図である。先ず、図２（ａ）のように、素子
の形成されたＳｉからなる半導体基板２１上に下地絶縁
膜２２を形成し、この下地絶縁膜２２上にスパッタ技術
あるいは蒸着技術を用いて、金属膜例えばＡｌ系合金の
一つであるＡｌ−Ｓｉ−Ｃｕ膜２３を高さ５００ｎｍで
形成する。そして、図２（ｂ）のように、Ａｌ−Ｓｉ−
Ｃｕ膜２３上にフォトレジストを回転塗布し、露光、現
像を行いレジストパターンを形成した後、レジストパタ
ーンをマスクに、塩素系ガスを用いたＲＩＥでのエッチ
ングを行い、金属配線２４に加工する。
【００１９】次いで、図２（ｃ）のように、形成した金
属配線２４上にＣＶＤ法でパッシベーション膜、例えば
ＳｉＮ膜２５を厚さ１０００ｎｍで形成する。続いて、
図２（ｄ）のように、ＳｉＮ膜２５上に感光性ポリイミ
ド前駆体溶液を滴下し、回転塗布を行い半導体基板の全
面に広げ、所望する膜厚、例えば２００００ｎｍのポリ
イミド膜２６を形成する。そして、図３（ａ）のよう
に、ポリイミド膜２６を露光、現像し、スクライブ線及
びパッドに相当する領域に開口２７を設けるパターン加
工を行う。その後、図３（ｂ）のように、低温熱処理、
例えば１３０℃〜１７０℃、３０分〜６０分の間の適切
な条件で第１の熱処理を行い、ポリイミド膜２６中の溶
媒を揮発させる。
属配線２４上にＣＶＤ法でパッシベーション膜、例えば
ＳｉＮ膜２５を厚さ１０００ｎｍで形成する。続いて、
図２（ｄ）のように、ＳｉＮ膜２５上に感光性ポリイミ
ド前駆体溶液を滴下し、回転塗布を行い半導体基板の全
面に広げ、所望する膜厚、例えば２００００ｎｍのポリ
イミド膜２６を形成する。そして、図３（ａ）のよう
に、ポリイミド膜２６を露光、現像し、スクライブ線及
びパッドに相当する領域に開口２７を設けるパターン加
工を行う。その後、図３（ｂ）のように、低温熱処理、
例えば１３０℃〜１７０℃、３０分〜６０分の間の適切
な条件で第１の熱処理を行い、ポリイミド膜２６中の溶
媒を揮発させる。
【００２０】次に、形成されたポリイミドパターンをマ
スクに、フッ素系混合ガス例えばＣＦ4 ／Ｏ2 用いたＲ
ＩＥにより、ＳｉＮ膜２５のパターン加工を行なう。そ
の後、図３（ｃ）のように、パワー１００Ｗ〜１０００
Ｗ、時間１０分〜３０分の最適な条件で酸素プラズマに
よる半導体基板の表面のアッシング処理を行う。さら
に、第２の熱処理例えば３００℃〜４００℃、６０〜１
２０分の間の最適な条件で熱処理を行い、ポリイミド膜
２６を硬化させる。
スクに、フッ素系混合ガス例えばＣＦ4 ／Ｏ2 用いたＲ
ＩＥにより、ＳｉＮ膜２５のパターン加工を行なう。そ
の後、図３（ｃ）のように、パワー１００Ｗ〜１０００
Ｗ、時間１０分〜３０分の最適な条件で酸素プラズマに
よる半導体基板の表面のアッシング処理を行う。さら
に、第２の熱処理例えば３００℃〜４００℃、６０〜１
２０分の間の最適な条件で熱処理を行い、ポリイミド膜
２６を硬化させる。
【００２１】しかる後、チップ毎に切り分け、リードフ
レームに固定し、チップ表面にあるボンディングパッド
とリードフレームを導線で接続した後、モールド樹脂で
チップを封入し、半導体装置を完成する。
レームに固定し、チップ表面にあるボンディングパッド
とリードフレームを導線で接続した後、モールド樹脂で
チップを封入し、半導体装置を完成する。
【００２２】この実施例２においても、作製された半導
体装置では、ポリイミド膜２６のパターン加工を行った
後、ＳｉＮ膜２５のエッチングを行い、その後に酸素ア
ッシングをすることで、フッ素イオンは表面のポリイミ
ドと共に除去でき、金属配線２４の腐食が防止される。
また、このアッシング後に熱処理を行っているので、ア
ッシングにより解離したポリイミド膜２６におけるイミ
ド結合を再結合でき、モールド樹脂との密着性低下が防
止される。さらに、実施例２では、エッチング工程前に
ベークを行ってポリイミド膜２６中の溶媒を揮発させる
ことにより、エッチング中のデガスが抑えられエッチン
グ雰囲気がより安定し、エッチャの再現性がとれる。ま
たエッチング装置内部の部品に与える影響が小さくな
り、発塵等が抑えられる。
体装置では、ポリイミド膜２６のパターン加工を行った
後、ＳｉＮ膜２５のエッチングを行い、その後に酸素ア
ッシングをすることで、フッ素イオンは表面のポリイミ
ドと共に除去でき、金属配線２４の腐食が防止される。
また、このアッシング後に熱処理を行っているので、ア
ッシングにより解離したポリイミド膜２６におけるイミ
ド結合を再結合でき、モールド樹脂との密着性低下が防
止される。さらに、実施例２では、エッチング工程前に
ベークを行ってポリイミド膜２６中の溶媒を揮発させる
ことにより、エッチング中のデガスが抑えられエッチン
グ雰囲気がより安定し、エッチャの再現性がとれる。ま
たエッチング装置内部の部品に与える影響が小さくな
り、発塵等が抑えられる。
【００２３】本発明の実施例１、及び実施例２の工程を
用いて作製したサンプルと、ポリイミド膜をベーク処理
した後にエッチングを行う工程で作製したサンプル（以
下、従来技術１と称す）、従来技術１の工程にベーク後
酸素アッシングを加えた工程で作製したサンプル（以
下、従来技術２と称す）についての比較を行った。図５
は各サンプルにおけるポリイミド・モールド樹脂間の接
着強度の特性を示す。また、表１は各サンプルにおける
ポリイミドとモールド樹脂との界面での剥がれ評価、表
２はＡｌが露出している部分の腐食の度合いについての
評価である。
用いて作製したサンプルと、ポリイミド膜をベーク処理
した後にエッチングを行う工程で作製したサンプル（以
下、従来技術１と称す）、従来技術１の工程にベーク後
酸素アッシングを加えた工程で作製したサンプル（以
下、従来技術２と称す）についての比較を行った。図５
は各サンプルにおけるポリイミド・モールド樹脂間の接
着強度の特性を示す。また、表１は各サンプルにおける
ポリイミドとモールド樹脂との界面での剥がれ評価、表
２はＡｌが露出している部分の腐食の度合いについての
評価である。
【００２４】実施例１または２のサンプルと従来技術１
のサンプルは、作製後と、温度１２５℃、圧力２．０Ｋ
ｇｆ／ｃｍ2 飽和モードでの高温高湿度加速試験（以
下、ＰＣＴ試験と称す）２４時間後での接着強度の低下
は小さかったのに対し、従来技術２のサンプルでは、接
着力の低下が大きかった。また超音波探傷解析（Ｓｃａ
ｎｎｉｎｇ Ａｃｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ
ｙ，Ｓ．Ａ．Ｔ）によるポリイミド−モールド樹脂間の
観察では、実施例１または２のサンプル及び従来技術１
でのサンプルでは、サンプル作製後、熱衝撃と吸湿処理
の試験（ウェハ処理Ａと称す）剥離が見られなかったの
に対し、従来技術２のサンプルは、ウェハ処理Ａを行っ
た後の観察で剥離が多発していた。
のサンプルは、作製後と、温度１２５℃、圧力２．０Ｋ
ｇｆ／ｃｍ2 飽和モードでの高温高湿度加速試験（以
下、ＰＣＴ試験と称す）２４時間後での接着強度の低下
は小さかったのに対し、従来技術２のサンプルでは、接
着力の低下が大きかった。また超音波探傷解析（Ｓｃａ
ｎｎｉｎｇ Ａｃｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ
ｙ，Ｓ．Ａ．Ｔ）によるポリイミド−モールド樹脂間の
観察では、実施例１または２のサンプル及び従来技術１
でのサンプルでは、サンプル作製後、熱衝撃と吸湿処理
の試験（ウェハ処理Ａと称す）剥離が見られなかったの
に対し、従来技術２のサンプルは、ウェハ処理Ａを行っ
た後の観察で剥離が多発していた。
【００２５】一方、Ａｌの腐食について観察を行うと実
施例１，２のサンプル及び従来技術２のサンプルは、作
製後と、温度１２５℃、圧力２．０Ｋｇｆ／ｃｍ2 飽和
モードでのＰＣＴ試験５００時間までＡｌの腐食は発生
していないのに対し、従来技術１のサンプルではＰＣＴ
試験１００ｈで腐食が８５％発生していた。
施例１，２のサンプル及び従来技術２のサンプルは、作
製後と、温度１２５℃、圧力２．０Ｋｇｆ／ｃｍ2 飽和
モードでのＰＣＴ試験５００時間までＡｌの腐食は発生
していないのに対し、従来技術１のサンプルではＰＣＴ
試験１００ｈで腐食が８５％発生していた。
【００２６】なお、前記実施例１，２の説明では感光性
ポリイミドを用いた場合について記載したが、非感光性
ポリイミドを用いてもよく、フォトレジストをマスクに
ポリイミドパターンの加工を行った後、以下同様にして
前記実施例１，２と同様の工程を行うことにより、同様
の半導体装置を得ることができ、同様の効果が得られ
る。
ポリイミドを用いた場合について記載したが、非感光性
ポリイミドを用いてもよく、フォトレジストをマスクに
ポリイミドパターンの加工を行った後、以下同様にして
前記実施例１，２と同様の工程を行うことにより、同様
の半導体装置を得ることができ、同様の効果が得られ
る。
【００２７】
【表１】
【００２８】
【表２】
【００２９】
【発明の効果】以上説明したように、本発明ではポリイ
ミド膜をパターン加工し、これをマスクとしてパッシベ
ーション用絶縁膜のエッチング後に、酸素プラズマによ
るアッシングを行うことで、エッチング時に使用したエ
ッチャントの影響を無くし、金属配線が露出した部分の
腐食の発生を抑制することができる。また、酸素アッシ
ング後に熱処理を行うことで、モールド樹脂との密着性
低下を引き起こす酸素の影響を除去することができ、モ
ールド樹脂との密着性を高める事が可能となる。
ミド膜をパターン加工し、これをマスクとしてパッシベ
ーション用絶縁膜のエッチング後に、酸素プラズマによ
るアッシングを行うことで、エッチング時に使用したエ
ッチャントの影響を無くし、金属配線が露出した部分の
腐食の発生を抑制することができる。また、酸素アッシ
ング後に熱処理を行うことで、モールド樹脂との密着性
低下を引き起こす酸素の影響を除去することができ、モ
ールド樹脂との密着性を高める事が可能となる。
【００３０】また、ポリイミド膜をパターン加工した後
にポリイミドをイミド化することがない低温での第１の
熱処理を行うことにより、ポリイミド膜中の溶媒を揮発
させ、直後のパッシベーション用絶縁膜のエッチング時
におけるデガスを抑制し、安定したエッチングを行うこ
とができる。
にポリイミドをイミド化することがない低温での第１の
熱処理を行うことにより、ポリイミド膜中の溶媒を揮発
させ、直後のパッシベーション用絶縁膜のエッチング時
におけるデガスを抑制し、安定したエッチングを行うこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の製造方法を工程順に示す
断面図のその１である。
断面図のその１である。
【図２】本発明の第１実施例の製造方法を工程順に示す
断面図のその２である。
断面図のその２である。
【図３】本発明の第２実施例の製造方法を工程順に示す
断面図のその１である。
断面図のその１である。
【図４】本発明の第２実施例の製造方法を工程順に示す
断面図のその２である。
断面図のその２である。
【図５】本発明と従来の半導体装置のモールド樹脂に対
する密着性を示す図である。
する密着性を示す図である。
【図６】従来の製造方法の工程の一部を示す断面図であ
る。
る。
１１，２１ 半導体基板 １４，２４ 金属配線 １５，２５ ＳｉＮ膜 １６，２６ ポリイミド膜
Claims (4)
- 【請求項１】 半導体基板上に金属配線を形成する工程
と、この金属配線上に絶縁膜を形成する工程と、この絶
縁膜上にポリイミド膜を形成する工程と、前記ポリイミ
ド膜のパターン加工を行う工程と、パターン加工された
ポリイミド膜をマスクに前記絶縁膜を選択的にエッチン
グする工程と、エッチング後に酸素プラズマで前記ポリ
イミド膜表面のアッシングを行う工程と、前記アッシン
グ工程後に熱処理を行い前記ポリイミド膜のイミド化反
応を行う工程を含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板上に金属配線を形成する工程
と、この金属配線上に絶縁層を形成する工程と、この絶
縁膜上にポリイミド膜を形成する工程と、前記ポリイミ
ド膜のパターン加工を行う工程と、パターン加工された
ポリイミド膜をイミド化反応させることがない低温で第
１熱処理を行う工程と、前記第１熱処理の後に前記ポリ
イミド膜をマスクに前記絶縁膜を選択的にエッチングす
る工程と、エッチング後に酸素プラズマで前記ポリイミ
ド膜表面のアッシングを行う工程と、前記アッシング工
程後に前記ポリイミド膜をイミド化反応させる高温で第
２熱処理を行う工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項３】 前記絶縁膜はパッシベーション膜として
のシリコン窒化膜であり、この絶縁膜をフッ素系混合ガ
スにより選択エッチングする請求項１または２に記載の
半導体装置の製造方法。 - 【請求項４】 前記半導体基板からチップ単位に切り分
け、切り分けたチップをモールド樹脂に封止する工程を
含む請求項１ないし３のいずれかに記載の半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123184A JP2817664B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置の製造方法 |
| US08/634,442 US6127099A (en) | 1995-04-24 | 1996-04-18 | Method of producing a semiconductor device |
| KR1019960014089A KR100198683B1 (ko) | 1995-04-24 | 1996-04-24 | 반도체 장치의 생산 방법 |
| GB9608452A GB2300304B (en) | 1995-04-24 | 1996-04-24 | Method of producing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123184A JP2817664B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293492A JPH08293492A (ja) | 1996-11-05 |
| JP2817664B2 true JP2817664B2 (ja) | 1998-10-30 |
Family
ID=14854275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7123184A Expired - Fee Related JP2817664B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6127099A (ja) |
| JP (1) | JP2817664B2 (ja) |
| KR (1) | KR100198683B1 (ja) |
| GB (1) | GB2300304B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19634845C1 (de) * | 1996-08-28 | 1998-02-26 | Siemens Ag | Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse |
| KR100508748B1 (ko) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 |
| KR100751826B1 (ko) * | 1998-03-20 | 2007-08-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| JP3574383B2 (ja) * | 2000-07-31 | 2004-10-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2002203851A (ja) * | 2001-01-05 | 2002-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002270735A (ja) * | 2001-03-13 | 2002-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP3825314B2 (ja) * | 2001-12-17 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100464771B1 (ko) * | 2002-06-12 | 2005-01-06 | 동부전자 주식회사 | 반도체 소자 제조 공정에서의 감광막 및 보호막 제거 방법 |
| US20040102022A1 (en) * | 2002-11-22 | 2004-05-27 | Tongbi Jiang | Methods of fabricating integrated circuitry |
| US20070262051A1 (en) * | 2006-05-12 | 2007-11-15 | Advanced Chip Engineering Technology Inc. | Method of plasma etching with pattern mask |
| JP5655262B2 (ja) * | 2007-12-25 | 2015-01-21 | 日立化成デュポンマイクロシステムズ株式会社 | 半導体装置、その製造方法及び感光性樹脂組成物 |
| JP6041676B2 (ja) * | 2013-01-10 | 2016-12-14 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6375586B2 (ja) * | 2014-06-25 | 2018-08-22 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
| US4705606A (en) * | 1985-01-31 | 1987-11-10 | Gould Inc. | Thin-film electrical connections for integrated circuits |
| US4606998A (en) * | 1985-04-30 | 1986-08-19 | International Business Machines Corporation | Barrierless high-temperature lift-off process |
| JP2528962B2 (ja) * | 1989-02-27 | 1996-08-28 | 株式会社日立製作所 | 試料処理方法及び装置 |
| JPH0425047A (ja) * | 1990-05-16 | 1992-01-28 | Seiko Instr Inc | 半導体装置の製造方法 |
| JPH0443641A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electron Corp | 半導体素子の製造方法 |
| JPH04249348A (ja) * | 1991-02-05 | 1992-09-04 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPH0758107A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-04-24 JP JP7123184A patent/JP2817664B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-18 US US08/634,442 patent/US6127099A/en not_active Expired - Fee Related
- 1996-04-24 KR KR1019960014089A patent/KR100198683B1/ko not_active IP Right Cessation
- 1996-04-24 GB GB9608452A patent/GB2300304B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198683B1 (ko) | 1999-06-15 |
| GB9608452D0 (en) | 1996-06-26 |
| JPH08293492A (ja) | 1996-11-05 |
| GB2300304A (en) | 1996-10-30 |
| GB2300304B (en) | 1999-06-16 |
| US6127099A (en) | 2000-10-03 |
| KR960039225A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202568B2 (en) | Semiconductor passivation deposition process for interfacial adhesion | |
| JP2817664B2 (ja) | 半導体装置の製造方法 | |
| JP2007173415A (ja) | 半導体装置及びその製造方法 | |
| JP2007123546A (ja) | 半導体装置 | |
| JP2006245468A (ja) | 半導体装置の製造方法 | |
| US6821877B1 (en) | Method of fabricating metal interconnection of semiconductor device | |
| JP2925960B2 (ja) | 半導体装置の製造方法 | |
| US6544904B1 (en) | Method of manufacturing semiconductor device | |
| JPH09289224A (ja) | 半導体チップ、その製造方法及びワイヤボンディング方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| JP3009032B2 (ja) | 半導体装置の製造方法 | |
| JP2002270735A (ja) | 半導体装置及びその製造方法 | |
| US6852617B2 (en) | Semiconductor device fabrication method | |
| JP5100032B2 (ja) | 基板の表面改質方法及び半導体装置の製造方法 | |
| JP2006270031A (ja) | 半導体装置およびその製造方法 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| JP2003258014A (ja) | 半導体表面上に金属バンプを形成する方法 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JP3129281B2 (ja) | 半導体装置の製造方法 | |
| JP3603296B2 (ja) | 半導体装置の製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JPH1187331A (ja) | 半導体装置の製造方法 | |
| JP3314662B2 (ja) | バンプの形成方法 | |
| US20070085224A1 (en) | Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |