JP2006245468A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006245468A
JP2006245468A JP2005062150A JP2005062150A JP2006245468A JP 2006245468 A JP2006245468 A JP 2006245468A JP 2005062150 A JP2005062150 A JP 2005062150A JP 2005062150 A JP2005062150 A JP 2005062150A JP 2006245468 A JP2006245468 A JP 2006245468A
Authority
JP
Japan
Prior art keywords
film
bonding
semiconductor device
chip
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005062150A
Other languages
English (en)
Inventor
Toshikazu Hanawa
利和 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005062150A priority Critical patent/JP2006245468A/ja
Publication of JP2006245468A publication Critical patent/JP2006245468A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングパッド表面の絶縁物の厚さを制御することにより、プローブの接触抵抗を相対的に小さくすることのできる技術を提供する。
【解決手段】半導体ウエハ上に形成されたアルミニウム膜１ｂを主導体層とする電極パッド１上に保護膜（無機絶縁膜２およびＰＩＱ膜３）を形成し、さらにレジストパターンをマスクとしたエッチングにより、電極パッド１の上方の保護膜に開口部４およびスルーホール８を形成してアルミニウム膜１ｂの表面の一部を露出させた後、フッ素を含む反応ガスを用いて、開口部４およびスルーホール８から露出するアルミニウム膜１ｂの表面をエッチングし、続いて純水を用いて、開口部４およびスルーホール８から露出するアルミニウム膜１ｂの表面を洗浄することにより、アルミニウム膜１ｂの表面に厚さ４〜７ｎｍ程度の不動態膜１０を形成する。
【選択図】図８

Description

本発明は、半導体装置の製造技術に関し、特に、ボンディングパッドを備えた半導体装置の製造に適用して有効な技術に関するものである。
例えば、半導体チップをボンディングする前に、プラズマエッチング、またはフッ酸等のエッチング液により半導体チップのパッド表面の汚れまたは酸化膜を除去する技術が特開昭６３−２８９９４１号公報（特許文献１）に記載されている。
さらに、電極パッドを構成する金属の表面をプラズマクリーニング、スパッタリング、エッチングまたはプラズマアッシングすることにより、金属とバンプ電極または配線との間に良好な電気的接続を確保する技術が特開平８−１９５３９６号公報（特許文献２）、特開２０００−１３３６６９号公報（特許文献３）、特公平８−１５１５３号公報（特許文献４）、特開平１０−６４９１２号公報（特許文献５）、特開２００４−３９８６３号公報（特許文献６）、特開２００１−２８３７１号公報（特許文献７）に記載されている。
また、Ａｌ電極パッド上の表面酸化膜をスパッタリング法により除去した後、ジンケート工程によりＡｌ電極パッド上にＺｎ膜を形成し、次いでＡｌ電極パッド上にＮｉまたはＮｉ合金突起電極を形成する技術が特開２０００−２３５９６４号公報（特許文献８）に開示されている。
また、ボンディングパッドとパッケージの樹脂とが接している部分を通してのパッケージ外部からの水分の侵入を防ぐために、約６０℃の温水、過酸化水素水または濃硝酸溶液に浸す、あるいは酸素プラズマ中に放置することによりボンディングパッドの表面に不動態膜を形成し、その後、ワイヤを超音波ボンディングにより接続する技術が特開昭６３−２６９５４１号公報（特許文献９）に開示されている。
また、同様に、ボンディングパッドとパッケージの樹脂とが接している部分を通してのパッケージ外部からの水分の侵入を防ぐために、オゾンが連続的に供給されている純水中にシリコン基板を浸すことにより、ボンディングパッドの表面に厚さ５ｎｍ以上２０ｎｍ以下の不動態膜を形成する技術が特開平５−２９９４６７号公報（特許文献１０）に開示されている。
特開昭６３−２８９９４１号公報 特開平８−１９５３９６号公報 特開２０００−１３３６６９号公報 特公平８−１５１５３号公報 特開平１０−６４９１２号公報 特開２００４−３９８６３号公報 特開２００１−２８３７１号公報 特開２０００−２３５９６４号公報 特開昭６３−２６９５４１号公報 特開平５−２９９４６７号公報
半導体ウエハの主面上に集積回路を形成した後、例えば各チップに形成されたボンディングパッドにプローブ（探針）を接触させて入力端子から信号波形を入力し、出力端子から出力される信号波形をテスターが読み取ることによって各チップの良・不良が判定される。その後、半導体ウエハをスクライブラインに沿って切り分けて各チップに個片化した後、良と判断されたチップを、例えばリードフレームのタブ上に搭載し、続いてボンディングワイヤを用いてチップのボンディングパッドをリードフレームのリード電極に繋ぐことによって、チップのボンディングパッドとリードフレームのリード電極とが電気的に接続される。
しかしながら、プローブの接触またはボンディングワイヤの接着に用いられる上記ボンディングパッドにおいては、以下に説明する種々の技術的課題が存在する。
ボンディングパッドは、通常、その表面の一部を露出させてパッシベーション膜により覆われている。このパッシベーション膜は、レジストパターンをマスクとしたエッチングにより加工されるが、アッシング除去法によりレジストパターンを除去する際、ボンディングパッドの表面に厚さ数１０ｎｍ程度の自然酸化膜が形成されることが明らかとなった。この自然酸化膜は不活性な絶縁物であり、各チップの良・不良を判定する検査工程において、様々な不具合を生じさせる原因となっている。
例えば、量産製品の検査工程では、検査回数が増えるとプローブの先に絶縁物が徐々に付着して、ボンディングパッドとプローブとの接触不良が発生する。また高速動作製品（例えば周波数２００ＭＨｚ以上）の検査工程では、ボンディングパッドとプローブとの間に自然酸化膜が介在することによってプローブの接触抵抗が大きくなり、入力インピーダンスの増加に伴い実際の周波数動作が行えなくなることから、良品チップであるにもかかわらず不良品チップと判定されて、製品の歩留まりが低下する。
アッシング除去法に代えて、シンナーまたはレジスト除去液によりレジストパターンを除去した後にベーク処理する方法もあるが、これらもアッシング除去法と同様、ボンディングパッドの表面に厚さ数１０ｎｍ程度の自然酸化膜が形成されてしまう。
また、半導体装置の高集積化に伴い、ボンディングパッドの面積も小さくなっており、例えば０.１８μｍプロセス製品では、８０μｍ×８０μｍ以下のボンディングパッドが用いられている。さらに、ボンディングパッドの面積が小さくなるに伴い、ボンディングワイヤの先端のボール径も小さくなっている。このため、チップのボンディングパッドとリードフレームのリード電極とを接続するボンディング工程においては、両者の接触面積が小さくなることによるボンディングワイヤの圧着不良が生じており、接続強度の低下が顕在化している。
本発明の目的は、ボンディングパッド表面の絶縁物の厚さを制御することにより、プローブの接触抵抗を相対的に小さくすることのできる技術を提供することにある。
また、本発明の目的は、ボンディングパッド表面の絶縁膜の厚さを制御することにより、ボンディングワイヤの圧着不良を低減することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、半導体ウエハ上に形成されたアルミニウムを主成分とする金属膜を主導体層とするボンディングパッド上に保護膜を形成し、レジストパターンをマスクとしたエッチングにより、保護膜に開口部を形成して金属膜の表面の一部を露出させた後、フッ素を含む反応ガスを用いて、上記開口部から露出する金属膜の表面をエッチングし、続いて純水を用いて、上記開口部から露出する金属膜の表面を洗浄することにより、金属膜の表面に厚さ４〜７ｎｍ程度の不動態膜を形成する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ボンディングパッドの主導体層を構成する金属膜の表面に形成される不動態膜の厚さを１０ｎｍ未満、望ましくは４〜７ｎｍ程度とすることにより、ボンディングパッドとプローブとの接触抵抗を相対的に小さくすることができる。また、ボンディングパッドとボンディングワイヤの先端との接触面積が相対的に小さい場合でも、ボンディングワイヤの圧着不良を低減することができる。
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本実施の形態による半導体装置の製造方法を図１〜図８を用いて工程順に説明する。
まず、半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、周知の製造プロセスに従って半導体ウエハ上のチップ単位で形成される。図１に示すように、集積回路の最上層配線は、例えばチタン窒化膜１ａ、アルミニウムを主成分とする金属膜（以下、単にアルミニウム膜と記す）１ｂおよびチタン窒化膜１ｃを下層から順次堆積した積層膜からなり、後のボンディング工程において、ボンディングワイヤが接続される電極パッド（ボンディングパッド）１となる。チタン窒化膜１ａ，１ｃの厚さは、例えば２０ｎｍ程度であり、電極パッド１の主導体層として機能するアルミニウム膜１ｂの厚さは、例えば６００ｎｍ程度である。また、電極パッド１の大きさは、例えば８０μｍ×８０μｍ程度である。なお、電極パッド１の主導体層として機能する金属膜としてアルミニウム膜を例示したが、例えばシリコンを含みアルミニウムを主成分とする金属膜（Ａｌ−Ｓｉ膜）、またはシリコンおよび銅を含みアルミニウムを主成分とする金属膜（Ａｌ−Ｃｕ−Ｓｉ膜）などを用いることもできる。
次に、電極パッド１の上層に無機絶縁膜２を堆積する。無機絶縁膜２は、例えばシリコン酸化膜２ａとシリコン窒化膜２ｂとの積層膜からなり、その厚さは、例えば０.５〜３μｍ程度である。シリコン酸化膜２ａは、例えばＴＥＯＳ（Tetraethoxysilane：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ（Chemical Vapor Deposition）法により堆積されたＴＥＯＳ酸化膜で構成される。シリコン窒化膜２ｂは、例えばプラズマＣＶＤにより堆積される。なお、無機絶縁膜２をシリコン酸化膜２ａとシリコン窒化膜２ｂとの積層膜とせず、例えばシリコン酸化膜またはシリコン窒化膜の単層膜により形成してもよい。
次に、図２に示すように、無機絶縁膜２の上層に有機絶縁膜、例えば非感光性のポリイミド膜（以下、ＰＩＱ膜と記す）３を塗布する。ＰＩＱ膜３の厚さは、例えば２.３μｍ程度である。続いてフォトリソグラフィ法によりＰＩＱ膜３に感光および現像処理を施して、電極パッド１の上方のＰＩＱ膜３を除去することにより、開口部４を形成する。その後、温度３２０〜３５０℃程度の硬化ベークをＰＩＱ膜３に施す。
次に、図３に示すように、ＰＩＱ膜３の上層にレジスト膜を塗布し、これをフォトリソグラフィ法によりパターニングしてレジストパターン５を形成する。このレジストパターン５には、ＰＩＱ膜３に形成された開口部４よりも小さい開口部６が電極パッド１の上方に形成されており、ＰＩＱ膜３はレジストパターン５によって覆われている。
次に、図４に示すように、レジストパターン５をマスクとしたドライエッチング法により無機絶縁膜２およびチタン窒化膜１ｃを除去し、アルミニウム膜１ｂの表面の一部を露出させる。電極パッド１の上層を構成するチタン窒化膜１ｃが残っていると、後のボンディング工程において、電極パッド１とボンディングワイヤとの合金化反応が進まず圧着不良が生ずるため、ここではチタン窒化膜１ｃを完全に除去する。なお、無機絶縁膜２およびチタン窒化膜１ｃの加工後には、無機絶縁膜２およびレジストパターン５の露出している表面に、厚さ１００ｎｍ程度のポリマー７が付着する。
次に、図５に示すように、ライトアッシング処理によりポリマー７を除去する。続いて、図６に示すように、シンナー除去によりレジストパターン５を除去した後、例えば温度３５０℃程度のベークを施すことにより、無機絶縁膜２にスルーホール８を形成する。ここで、シンナー除去により厚さ数１０ｎｍ程度の自然酸化膜９（例えばＡｌＯ、Ａｌ２Ｏ３などを主成分とするアルミニウム酸化膜）がスルーホール８の底部に露出したアルミニウム膜１ｂの表面に形成される。なお、本実施の形態では、ポリマー７およびレジストパターン５をライトアッシング処理およびシンナー除去により除去したが、例えばアッシング処理、またはレジスト除去液とシンナー除去により除去してもよく、これらの除去方法においても、スルーホール８の底部に露出したアルミニウム膜１ｂの表面に自然酸化膜９が形成される。
次に、図７に示すように、半導体ウエハの全面に対しフッ素を含む反応ガスを用いてドライエッチングを行うことにより自然酸化膜９を除去し、引き続き純水洗浄工程によりアルミニウム膜１ｂの表面に厚さ１０ｎｍ未満、望ましくは４〜７ｎｍ程度の不活性な絶縁物である不動態膜１０を形成する。上記ドライエッチングの条件の一例として、例えばガス系はテトラフルオルメタン（ＣＦ４）とアルゴン（Ａｒ）との混合ガス、ＣＦ４流量は２００ｓｃｃｍ、Ａｒ流量は１５００ｓｃｃｍ、圧力は１９９.５Ｐａ、ＲＦパワーは８００Ｗ、時間は７秒を挙げることができるが、これに限定されるものではない。また、フッ素を含む反応ガスとしてＣＦ４を例示したが、例えばトリフルオルメタン（ＣＨＦ３）または六フッ化硫黄（ＳＦ６）等を用いることもできる。なお、このドライエッチングでは、フッ素を含む反応ガスを用いていることから、例えばＰＩＱ膜３などの表面に付着したフッ素１１が揮発して不動態膜１０の表面に付着していると考えられる。
次に、図８に示すように、半導体ウエハを水洗した後、スピン乾燥を行い、続いて半導体ウエハに低温ベーク処理を施す。上記水洗によって、不動態膜１０の表面に付着した余分なフッ素１１を除去し、さらに低温ベーク処理によって、不動態膜１０の表面に付着した余分なフッ素１１および水分を揮発させて除去し、不動態膜１０の表面を素早く安定化させる。従って、これら水洗、スピン乾燥および低温ベーク処理は、一貫処理装置を用いて行うことが望ましい。
次に、半導体ウエハから個々のチップを切り出し、チップをリードフレームに搭載し、さらにチップをパッケージに組み立てるまでの工程を説明する。
まず、半導体ウエハ上に形成された各チップの良・不良を判定する。例えば半導体ウエハを測定用ステージに載置し、例えば半導体デバイスが形成された回路形成面の電極パッド１にプローブを接触させて入力端子から信号波形を入力すると、出力端子から信号波形が出力される。これをテスターが読み取ることによりチップの良・不良が判定される。不良と判断されたチップには、不良のマーキングが打たれる。
電極パッド１の表面には、不活性な絶縁物である不動態膜１０が形成されているが、その厚さは４〜７ｎｍ程度と相対的に薄いことから、電極パッド１とプローブとの接触抵抗を相対的に小さくすることができる。例えば、量産製品の検査工程では、検査回数が増えてもプローブの先端に付着する絶縁物が相対的に少なく、電極パッド１とプローブとの接触抵抗の増加を抑制することができる。また、例えば周波数２００ＭＨｚ以上の高速動作製品の検査工程では、電極パッド１とプローブとの間に不動態膜１０が介在していてもプローブの接触抵抗が相対的に小さいことから、実際の周波数による高速動作試験を行うことができる。
次に、半導体ウエハの回路形成面に保護テープを貼り付けた後、バックグラインディング装置を用いて半導体ウエハの裏面（回路形成面と反対側の面）を粗研削することにより、半導体ウエハの厚さを所定の厚さまで減少させ、続いて仕上げ研磨することにより、粗研削により生じた半導体ウエハの裏面の歪みを除去する。半導体ウエハの回路形成面に保護テープが貼り付けてあるので、集積回路が破壊されることはない。この後、上記粗研削および仕上げ研磨により半導体ウエハの裏面に生じた研磨スジを除去してもよい。
次に、半導体ウエハの裏面にリング状のフレームに固定されたダイシングテープを貼り付けた後、保護テープを剥離する。
次に、例えばダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、半導体ウエハをスクライブラインに沿って縦、横にカットする。半導体ウエハはチップに個片化されるが、個片化された後も各チップはダイシングテープを介してフレームに固定されているため、整列した状態を維持している。
次に、ダイシングテープの裏面側から紫外線（ＵＶ）を照射して、ダイシングテープの各チップと接する面の粘着力を低下させた後、良と判断されたチップを突き上げピンにより押圧し、チップをダイシングテープから剥離する。続いて剥離されたチップの回路形成面をコレットにより真空吸着することにより、１個ずつチップをダイシングテープから引き剥がしてピックアップする。ピックアップされたチップはコレットに吸着、保持されて実装基板、例えばリードフレームの所定位置に搭載される。
次に、チップの電極パッド１とリードフレームのリード電極とをボンディング装置を用いて、例えば細さ３０μｍφ程度の金線からなるボンディングワイヤにより接続する。この作業は自動化されており、チップ上のボンディング位置座標およびリードフレームのインナーリード位置座標のデータに基づいて、チップの電極パッド１およびリードフレームのリード電極に、例えば高温状態で一定の加重をかけながらボンディングワイヤを擦りつけて接着する。リード電極へのボンディングワイヤの接着が終わるとボンディングワイヤは切り離され、自動的に次ぎのチップへ移り、同じ動作が繰り返される。
電極パッド１の大きさは、例えば６５μｍ×６５μｍ〜８０μｍ×８０μｍと相対的に小さく、これに伴い、先端のボール径が、例えば３７〜４５μｍと相対的に小さいボンディングワイヤが用いられる。このため、電極パッド１とボンディングワイヤの先端との接触面積が小さくなる。しかし、電極パッド１の表面に形成される不動態膜１０の厚さが４〜７ｎｍ程度と相対的に薄いことから、ボンディングワイヤの圧着不良を低減することができて、電極パッド１とボンディングワイヤとの接続強度を相対的に強くすることができる。
その後、例えばモールド樹脂によりチップを封入して保護する。続いてモールド樹脂上に品名などを捺印し、実装基板から１個１個のチップを切り分ける。さらに、仕上がったチップを製品規格に沿って選別し、検査工程を経て製品が完成する。
このように、本実施の形態によれば、電極パッド１の表面に形成される不動態膜１０の厚さを４〜７ｎｍ程度とすることにより、電極パッド１とプローブとの接触抵抗を相対的に小さくすることができる。また、半導体装置の高集積化に伴い、電極パッド１の大きさが、例えば８０μｍ×８０μｍ以下と相対的に小さくなり、電極パッド１とボンディングワイヤの先端との接触面積が相対的に小さくなっても、電極パッド１の表面に形成される不動態膜１０の厚さが４〜７ｎｍ程度であることから、ボンディングワイヤの圧着不良を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ボンディングワイヤを用いてチップの電極パッドとリードフレームのリード電極とを電気的に接続するワイヤボンディングを例示したが、ボンディングワイヤを用いずに直接リード電極と電極パッドとを接着接続するワイヤレスボンディング（フリップチップ方式またはＴＡＢ方式等）にも適用することができる。例えばフリップチップ方式では、チップの電極パッド上に予めバンプが、例えばボンディングワイヤを接続し、その後、ボンディングボールを残してボンディングワイヤを切断することにより形成されており、バンプとリード電極とが接着接続されるが、電極パッドとバンプとの間の不動態膜の厚さが４〜７ｎｍ程度であることから、両者間の接触抵抗を相対的に小さくすることができる。また、例えばＴＡＢ方式では、チップのパッド電極上またはテープのリード電極上にバンプが形成されており、互いをインナーリードボンディングにより接着接続されるが、前記フリップチップ方式と同様に、電極パッドとバンプとの間の不動態膜の厚さが４〜７ｎｍ程度であることから、両者間の接触抵抗を相対的に小さくすることができる。
本発明の半導体装置の製造方法は、例えばリードフレームまたはテープなどの実装基板に形成されたリード電極との電気的な接続に用いられるボンディングパッドを有する半導体装置に適用することができる。
本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す半導体基板の要部断面図である。
符号の説明
１ 電極パッド（ボンディングパッド）
１ａ チタン窒化膜
１ｂ アルミニウム膜
１ｃ チタン窒化膜
２ 無機絶縁膜
２ａ シリコン酸化膜
２ｂ シリコン窒化膜
３ ＰＩＱ膜
４ 開口部
５ レジストパターン
６ 開口部
７ ポリマー
８ スルーホール
９ 自然酸化膜
１０ 不動態膜
１１ フッ素

Claims (5)

  1. 以下の工程を有することを特徴とする半導体装置の製造方法：
    （ａ）半導体ウエハ上に形成されたチップ毎に、アルミニウムを主成分とする金属膜を主導体層とするボンディングパッドを形成する工程；
    （ｂ）前記ボンディングパッド上に保護膜を形成する工程；
    （ｃ）レジストパターンをマスクとしたエッチングにより前記保護膜に開口部を形成して、前記金属膜の表面の一部を露出させる工程；
    （ｄ）前記レジストパターンを除去する工程；
    （ｅ）フッ素を含む反応ガスを用いて、前記開口部から露出する前記金属膜の表面をエッチングする工程；
    （ｆ）前記（ｅ）工程に引き続き、純水を用いて、前記開口部から露出する前記金属膜の表面を洗浄し、前記開口部から露出する前記金属膜の表面に厚さ１０ｎｍ未満の不動態膜を形成する工程。
  2. 請求項１記載の半導体装置の製造方法において、前記不動態膜の厚さは、４〜７ｎｍ程度であることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記不動態膜はアルミニウム酸化膜であることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程で用いる前記反応ガスは、ＣＦ４、ＣＨＦ３またはＳＦ６等のフッ素系ラジカルを含むことを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記（ｆ）工程の後、さらに以下の工程を有することを特徴とする半導体装置の製造方法：
    （ｇ）前記ボンディングパッドにプローブを接触させて、前記半導体ウエハ上に形成された各々の前記チップの良または不良を判定する工程；
    （ｈ）前記（ｇ）工程で良と判定された前記チップを前記半導体ウエハから切り取る工程；
    （ｉ）前記（ｈ）工程で切り取られた前記チップを実装基板に搭載した後、前記ボンディングパッドにボンディングワイヤを接着させる工程。
JP2005062150A 2005-03-07 2005-03-07 半導体装置の製造方法 Pending JP2006245468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062150A JP2006245468A (ja) 2005-03-07 2005-03-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005062150A JP2006245468A (ja) 2005-03-07 2005-03-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006245468A true JP2006245468A (ja) 2006-09-14

Family

ID=37051522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062150A Pending JP2006245468A (ja) 2005-03-07 2005-03-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006245468A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2014175542A (ja) * 2013-03-11 2014-09-22 Panasonic Corp プラズマクリーニング装置のメンテナンス方法
JP2014171946A (ja) * 2013-03-07 2014-09-22 Panasonic Corp プラズマクリーニング方法
JP2014175414A (ja) * 2013-03-07 2014-09-22 Panasonic Corp プラズマクリーニング方法
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法
CN109300905A (zh) * 2018-10-08 2019-02-01 长江存储科技有限责任公司 半导体器件的形成方法
CN109346453A (zh) * 2018-10-08 2019-02-15 长江存储科技有限责任公司 半导体器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7838412B2 (en) 2007-10-31 2010-11-23 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
US8273662B2 (en) 2007-10-31 2012-09-25 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
JP2014171946A (ja) * 2013-03-07 2014-09-22 Panasonic Corp プラズマクリーニング方法
JP2014175414A (ja) * 2013-03-07 2014-09-22 Panasonic Corp プラズマクリーニング方法
JP2014175542A (ja) * 2013-03-11 2014-09-22 Panasonic Corp プラズマクリーニング装置のメンテナンス方法
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10153216B2 (en) 2014-12-25 2018-12-11 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法
CN109300905A (zh) * 2018-10-08 2019-02-01 长江存储科技有限责任公司 半导体器件的形成方法
CN109346453A (zh) * 2018-10-08 2019-02-15 长江存储科技有限责任公司 半导体器件

Similar Documents

Publication Publication Date Title
US20200388503A1 (en) Processing stacked substrates
KR20230095110A (ko) 직접 접합 방법 및 구조체
KR20230097121A (ko) 직접 접합 방법 및 구조체
US7202568B2 (en) Semiconductor passivation deposition process for interfacial adhesion
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
JP2006245468A (ja) 半導体装置の製造方法
TWI397957B (zh) 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
US11257679B2 (en) Method for removing a sacrificial layer on semiconductor wafers
JP2007036060A (ja) 半導体装置及びその製造方法
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP3459234B2 (ja) 半導体装置およびその製造方法
JP3904496B2 (ja) 半導体装置の製造方法
JP2817664B2 (ja) 半導体装置の製造方法
JP4956465B2 (ja) 半導体装置の製造方法
KR20010069990A (ko) 반도체기판 처리방법
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
JP2006202974A (ja) 電子装置及びその製造方法
JP5100032B2 (ja) 基板の表面改質方法及び半導体装置の製造方法
JP2004134708A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
SG184671A1 (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
JP2005039170A (ja) 半導体装置及びその製造方法