KR100198683B1 - 반도체 장치의 생산 방법 - Google Patents

반도체 장치의 생산 방법 Download PDF

Info

Publication number
KR100198683B1
KR100198683B1 KR1019960014089A KR19960014089A KR100198683B1 KR 100198683 B1 KR100198683 B1 KR 100198683B1 KR 1019960014089 A KR1019960014089 A KR 1019960014089A KR 19960014089 A KR19960014089 A KR 19960014089A KR 100198683 B1 KR100198683 B1 KR 100198683B1
Authority
KR
South Korea
Prior art keywords
polyimide
thin film
pattern
heat treatment
semiconductor device
Prior art date
Application number
KR1019960014089A
Other languages
English (en)
Other versions
KR960039225A (ko
Inventor
마사히데 시노하라
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960039225A publication Critical patent/KR960039225A/ko
Application granted granted Critical
Publication of KR100198683B1 publication Critical patent/KR100198683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

버퍼 코트 레이어를 가지며 몰드 수지에 밀봉된 반도체 장치를 생산하는 방법이 공지되어 있다. 이 방법은 폴리이미드 박막을 패턴화하고, 절연막 또는 패시베이션 박막을 폴리이미드 패턴을 이용하여 마스크로서 에칭하며, 산소 플라즈마로 상기 폴리이미드 패턴을 애쉬하여 에칭을 위한 부식제의 영향을 제거한다. 그러므로, 이 방법은 금속 와이어링 패턴이 외부에 노관된 부분의 부식을 줄일 수 있다. 상기 산소 애슁단계는 열 처리 다음에 오기 때문에, 상기 폴리이미드 패턴과 몰드 수지 사이의 부착 강도를 떨어뜨리는 산소의 영향이 제거된다. 그 결과, 이 몰드 수지에 대한 상기 폴리이미드 패턴의 긴밀한 부착이 강회된다. 또한, 제1열처리가 상기 폴리이미드 박막의 패턴화 후에 이루어질 때, 폴리이미드 박막에서의 용매가 증착된다. 이는 상기 제1열처리 다음에 오는 상기 패시베이션 박막의 에칭이 단계에서 탈가스 현상을 감소시킨다.

Description

반도체 장치의 생산 방법
제1a도 내지 제1d도는 반도체 장치를 생산하는 종래 방법의 일부분을 도시한 단면도.
제2a도 내지 제2g도는 반도체 장치의 생산 방법과 본 발명의 실시예를 도시한 단면도.
제3a도 내지 제3g도는 본 발명의 다른 실시예를 도시한 단면도.
제4도는 본 발명으로 달성할 수 있는 접착 강도 및 종래 방법에 따른 접착 강도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 14 : 패턴
17 : 개구 21 : 반도체 기판
24 : 패턴 27 : 개구
31 : 반도체 기판 34 : 패턴
37 : 개구
[발명의 배경]
본 발명은 반도체 장치의 생산 방법에 관한 것이다. 다시말해서, 본 발명은 버퍼 코트 레이어(a buffer coat layer)를 가지며 몰드 수지에 밀봉된 반도체 장치를 생산하기 위한 방법에 관한 것이다.
반도체 장치 또는 칩이 그의 표면에 패시베이션(passivation)박막을 가지며 몰드 수지에 밀봉되는 것은 종래 기술이다. 최근에, 상기 방식의 반도체 장치의 크기가 증가하는데 따른 문제점은, 상기 패시베이션 박막과 상기 몰드 수지 사이에서 과중한 스트레스 작용으로 인해 그들 사이의 중간면에 갭이 형성되어 상기 장치의 방습 특성을 저하시킨다는 것이다. 이 스트레스를 줄이기 위해, 상기 몰드 수지와 패시베이션 박막 사이의 버퍼 레이어 또는 폴리이미드 박막을 가지는 반도체 장치가 제안되었다.
반도체 장치 칩을 생산하기 위해, 상기 패시베이션 박막과 폴리이미드 박막이 스크라이브 라인(scribe line)과 본딩 패드에 상응하는 부분에 있는 개구와 함께 형성되고 그에 따라 분리될 필요가 있다. 이것은, 각각의 패시베이션 박막과 폴리이미드 박막이 즉시 포토레지스트와 각각의 마스크를 통해 패턴화되므로써 얻을 수 있다. 이와 달리, 이 폴리이미드 박막이 먼저 패턴화되고, 이 패시베이션 박막이 상기 패턴화된 폴리이미드 박막을 통해 패턴화될 수 있다. 그러나 종래의 방법은 전달을 위한 장시간이 소요되는 많은 단계들을 필요로 한다. 후자의 방법은 예를 들어 일본 특허 공개 공보 Nos. 4-025047 및 4-043641호에 공지되어 있다. 그러나, 마스크로서 이용하는 경화된 폴리이미드 박막으로 패시베이션 박막을 패턴화하는 즉, 상기 방법의 문제는, 상기 패시베이션 박막을 에칭하는데 이용되는 플루오르화를 베이스로 한 가스의 이온이 상기 폴리이미드 박막의 표면에 남아 있다는 점이다. 이 이온에 의해 Al(알루미늄)을 베이스로 한 금속의 상기 노출된 부분들이 공기 중의 습기로 인해 부식된다. 이 부식을 줄이기 위해, 즉 상기 플루오르화 이온을 제거하기 위해, 산소로 상기 폴리이미드 박막의 표면을 애쉬하고 상기 표면의 일부만을 에칭백(etching back)에 의해 제거하는 방법이 고려될 수 있다. 그러나 이는, 애슁(ashing)을 위한 산소가 상기 폴리이미드 표면의 이미드 결합을 분리하여 상기 몰드 수지에 대한 폴리이미드의 부착력을 떨뜨리는 다른 문제를 초래한다.
[발명의 요약]
본 발명의 목적은 반도체 장치를 생산하는, 그리고 부식으로부터 금속 부분을 보호할 수 있으며, 몰드 수지에 대한 폴리이미드의 견고한 접착을 보장하는 방법을 제공하는데 있다.
본 발명에 따른 반도체 장치의 생산 방법은, 반도체 기판에 금속 와이어링 패턴을 형성하는 단계와, 상기 금속 와이어링 패턴에 절연막을 형성하는 단계와, 상기 절연막에 폴리이미드 박막을 형성하는 단계와, 상기 폴리이미드 박막을 패턴화하여 폴리이미드 패턴을 형성하는 단계와, 상기 절연막을 상기 폴리이미드 패턴을 이용하여 마스크로서 선택적으로 에칭하는 단계와, 산소 플라즈마로 상기 폴리이미드 패턴의 표면을 애슁하는 단계와, 상기 폴리이미드 패턴이 열처리로 이미드 결합을 형성하는 단계들을 포함한다.
또한 본 발명에 따른 반도체 장치의 생산 방법은, 반도체 기판에 금속 와이어링 패턴을 형성하는 단계와, 상기 급속 와이어링 패턴에 절연막을 형성하는 단계와, 상기 절연막에 폴리이미드 박막을 형성하는 단계와, 상기 폴리이미드 박막을 패턴화하여 폴리이미드 패턴을 형성하는 단계와, 상기 제1열처리에 상기 폴리이미드 패턴을 제공하는 단계와, 상기 절연막을 상기 폴리이미드 패턴을 이용하여 마스크로서 선택적으로 에칭하는 단계와, 산소 플라즈마로 상기 폴리이미드 패턴의 표면을 애슁하는 단계와, 및 상기 제2열처리에 상기 폴리이미드 패턴을 종속시키는 단계들을 포함한다.
본 발명의 상기 목적 및 다른 목적, 특징 및 장점은 첨부된 도면과 함께 상세한 설명에서 더욱 명백해진다.
[암호한 실시예의 설명]
본 발명의 이해를 돕기 위해, 제1a도 내지 제1d도에 도시된, 패시베이션 박막을 폴리이미드를 이용하여 마스크로서 처리하는 종래 방법을 참고할 것이다. 제1a도는 그 표면위에 장치를 형성한 웨이퍼의 형상의 반도체 기판(31)을 도시한다. 먼저, 500㎚ 높이 금속막이 절연막(32)의 매개로 스퍼터링되어 상기 기판(31)에 형성된다. 이 금속막은 Al을 베이스로 한 합금의 족(family)에 속하는 Al-Si-Du (aluminum-silicon-cuprum)에 의해 형성된다. 포토레지스트는 회전 코팅장치에 의해 상기 Al-Si-Cu에 제공되어, 노광되며 및 레지스트 패턴이 나타나도록 현상된다. 그 다음, 이 Al-Si-Du 박막은 마스크로서 이용되는 상기 레지스트 패턴과 함께 클로라이드를 베이스로 한 가스를 이용하는 반응 성 이온 에칭(RIE)에 제공된다. 그 결과, Al-Si-Cu 와이어링 패턴이 상기 기판(31)에 형성된다.
그 다음, 제1b도에 도시된 것처럼, 1,000㎚ 두께 패시베이션 박막, 예를 들어, 실리콘 나이트라이드(SiN) 박막 (36)이 CVD에 의해 상기 와이어링 패턴(34) 위에 형성되어 있다. 포토센시티브 폴리이미드 전구 물질 용액이 SiN 박막에 떨어지는 동안, 회전 코팅에 제공되어 20,000㎜두께인 폴리이미드 박막(36)을 형성한다. 제1c도에 도시된 것처럼, 상기 폴리이미드 박막(36)을 형성한다. 제1c도에 도시된 것처럼, 상기 폴리이미드 박막(36)이 노광되어 현상되고, 및 패턴화되어 개구(37)를 형성한다. 그 다음, 제1d도에 도시된 것처럼, 상기 박막(36)이 60분 내지 120분 동안 최적 조건, 즉 300℃와 400℃ 사이의 온도에서 열처리로 경화된다. 그 다음, 플루오르를 베이스로 한 가스 혼합물 즉, CF4-O2혼합물을 이용한 RIE는 마스크로서 상기 경화 박막(36)을 이용함으로써 실행되므로 상기 SiN 박막을 처리한다.
상기 공정 후에, 상기 웨이퍼는 상기 개구(37)와 인접하는 스크라이브 라인을 따라 칩으로 분리된다. 상기 칩이 각각 리드 프레임에 부착되어 있은 후에, 개구(37)와 인접하는 본딩 패드와 리드 프레임이 서로 연결된다. 끝으로, 전체 어셈블리가 몰드 수지 안에 밀봉된다.
그러나, 위의 종래 공정은 상기 미해결 문제를 내포한다.
제2a도 내지 제2g도를 참조하여, 본 발명에 따른 반도체 장치의 생산방법의 제1실시예를 기술할 것이다.제2a도에 도시된 거처럼, 절연막 또는 기초 레이어(12)가 반도체 기판(11)에 형성되어 있고, 이 기판은 그 위에 장치와 함께 형성되어 있다. 500㎚높이 금속만, 즉 Al-Si-Cu 막 (13)이 스퍼터링 또는 증착으로 상기 절연막(12) 위에 형성된다. 그 다음, 제2b도에 도시된 것처럼, 포토레지스트가 상기 Al-Si-Cu 막(13)에 제공되어, 노광되고, 현상되어 레지스트 패턴을 형성한다. 상기 Al-Si-Cu 박막(13)은 마스크로서 이용하는 상기 레지스트 패턴과 함께 클로라이드를 베이스로 한 가스를 이용하는 RIE에 제공된다. 제2C도에 도시된 것처럼, SiN 박막 또는 패시베이션 박막(15)이 1,000㎚의 두께까지 CVD에 의해 상기 와이어링 패턴(14)위에 형성된다.
제2도에 도시된 것처럼, 포토센시티브 폴리이미드 전구 물질 용액이 상기 SiN 박막(15)에 떨어질 때 회전 코팅에 제공된다. 그 결과, 이 용액은 상기 기판(11)의 전체 표면 위에 확산되어 양호한 두께, 즉, 20,000㎚를 갖는 폴리이미드 박막(16)을 형성한다.
제2e도에 도시된 것처럼, 상기 폴리이미드 박막(16)이 노광되고, 현상되며, 패턴화되어 스크라이브 라인과 패드에 상응하는 기판(1)의 일부에서 개구(17)를 형성한다. 그 다음, 제2f도에 도시된 것처럼, CF4-O2가스 혼합물 EH는 유사한 플루오르틀 베이스로 한 가스 혼합물을 이용한 RIE가 상기 폴리이미드 패턴 또는 마스크(16)을 통해 상기 SiN 박막(15)을 에칭한다. 그 다음, 상기 기판(11)의 표면이 최적의 조건 하에, 즉 10 분 내지 30분동안 100W 내지 1000W의 전력으로 산소 플라즈마에 의해 애쉬된다.(ashed). 제2g도에 도시된 것처럼, 상기 폴리이미드 박막(16)은 최적의 조건 즉, 300℃ 내지 400℃의 온도에서 60분 내지 120분 동안 열에 의해 경화된다.
끝으로, 이 반도체 장치 또는 웨이퍼가 상기 스크라이브 선을 따라 칩으로 분리된다. 각각의 칩이 리드 프레임에 부착된 후, 상기 본딩 패드와 리드 프레임이 함께 연결된다. 그 다음, 상기 전체 어셈블러가 몰드 수지 않에 밀봉된다.
상기 기술과 같이, 이 실시예는 상기 폴리이미드 박막(16)을 패턴화하고, SiN 박막(15)을 에칭하며, 산소 플라즈마로 상기 기판(11)을 애쉬시킨다. 그러므로, 에칭을 위해 이용된 플루오르화 이온이 상기 폴리이미드 박막(16)에 남아 있을 때에도, 이것을 폴리이미드와 함께 애쉬 작용의 산소에 의해 제거된다. 이는 플루오르화 이온으로 인한 부식으로부터 와이어링 패턴을 보호한다. 부가적으로, 상기 애슁 다음에 오는 열처리는 상기 애슁에 의해 분리되는 상기 폴리이미드 박막(16)의 이미드 결합이 다시 셋업되는 것을 허용한다. 상기 폴리이미드 박막(16)과 상기 몰드 수지 사이에 긴밀한 접촉이 보장되고 그들의 중간면을 통해 습기가 들어가는 것을 방지한다. 그러므로 이 반도체 장치는 방습성이 높다.
제3a도 내지 제3g도를 참조하여, 본 발명의 제2 실시예를 도시한다. 먼저, 제3a도에는 절연막 또는 기초 레어이(22)는 Si로 이루어지고 위에 장치들과 함께 형성된 반도체 기판(21)에 형성된다. 500㎚ 의 박막 두께, 즉 Al-Si-Du 막(23)이 스퍼터링 또는 증착으로 상기 절연막(22)에 형성되어 있다. 제3b도에 도시된 것처럼, 포토레지스트는 회전 코팅으로 상기 Al-Si-Cu 막(23)에 제공되고, 노광되며, 현상되어 레지스트 패턴을 형성한다. 그 다음, 클로라이드를 베이스로 한 가스를 이용하는 RIE가 마스크로서 이용하는 상기 레지스트 패턴과 함께 이루어져, 금속 와이어링 패턴(24)을 형성한다. 제3c도에 도시된 것처럼, 패시베이션 박막, 즉 SiN 박막(25)이 CVD로 상기 와이어링 패턴 위에 형성된다. 제3d도에 도시된 것처럼, 포토센시티브 폴리이미드 전구 물질 용액이 상기 SiN 박막(25)에 떨어질 때, 회전 코팅에 제공된다. 그 결과, 이 용액이 양호한 두께 즉, 20,000㎚의 두께를 갖는 폴리이미드 박막(26)을 만들도록 상기 기판(21)의 전체 표면에 퍼진다.
제3e도에 도시된 것처럼, 상기 폴리이미드 박막(26)이 노광되고, 현상되며 패턴화되어 스크라이브 라인과 패드에 상응하는 부분에서 개구(27)를 형성한다. 그 다음, 제3b도에 도시된 것처럼, 상기 폴리이미드 박막(26)에 담겨 있는 용매가 최적의 조건 하에, 즉 30분 내지 60분 동안 130℃ 내지 170℃에서 제1열처리로 증착된다. 그 다음, 상기 SiN 박막(25)이 마스크로서 이용되는 상기 폴리이미드 패턴과 함께 C4-O2 또는 유사한 플루오르를 베이스로 한 가스 혼합물을 이용하는 RIE에 의해 패턴화된다. 제3g도에 도시된 것처럼, 상기 기판(21)의 표면이 최적의 조건 하에 10분 내지 30분 동안 100W 내지 1000W의 힘으로 산소 플라즈마로 애쉬된다. 또한, 상기 폴리이미드 박막(26)이 최적의 조건 하에, 즉, 300℃ 내지 400℃에서 10분 내지 30분 동안 제2열처리로 경화된다. 이 기판 또는 웨이퍼(21)가 칩으로 분리된 후에, 이 칩들이 상기 리드 프레임에 연결된다. 끝으로, 상기 전체 어셈블리가 몰드 수지에 밀봉된다.
상기 제1실시예처럼, 이 실시예는 상기 폴리이미드 박막(26)을 패턴화하고, 이 SiN 박막(25)을 에칭하며, 산소 애슁으로 상기 기판의 표면을 애쉬한다. 이 절차는 폴리이미드와 함께 플루오르화 이온을 성공적으로 제거하여 부식으로부터 상기 와이어링 패턴(24)을 보호한다. 또한, 상기 애슁 다음에 오는 상기 열 처리가 상기 애슁에 의해 분리되는 폴리이미드 박막(26)의 이미드 결합이 다시 셋업되게 흐므로, 상기 박막(26)은 상기 몰드 수지를 긴밀하게 부착시킬 수 있다. 부가적으로, 이 에칭이 상기 폴리이미드 박막(26)의 용매를 증착을 위한 베이킹(baking)에 의해 진행된다. 그 결과, 에칭 과정 동안 탈가스화가 줄어들어 에칭 대기를 더욱 안정화시키며 에처(etcher)의 재생가능성을 보장한다. 또한, 이 에처에 형성된 부분들이 거의 형성되지 않는다.
비교를 위해, 제1실시예에 의해 생산된 샘플, 제2실시예에 의해 생산된 샘플, 폴리이미드 박막(종래 기술 1참고)을 베이킹하는 단계 이후의 에칭 절차에 의해 생산된 샘플, 및 베이킹 (종래 기술2참고) 후에 산소 애슁이 종래 기술 1에 첨가된 절차로 생산된 샘플이 제공된다. 제4도는 위 샘플의 폴리이미드-몰드 접착 강도를 나타낸다. 하기에 도시된 표 1에는 상기 폴리이미드와 상기 몰드 수지 사이의 중간면에서 피일링(peeling)과 관련한 샘플의 증착의 결과를 리스트화하였다. 또한 하기에 도시된 표는, A1이 상기 외측에 노광된 부분의 부식과 관련한 샘플의 증착의 결과를 나타낸다.
제4도에 도시된 것처럼, 제1 및 제2실시예의 샘플들과 종래 기술 1의 샘플은, 고온 고습 가속 테시트(PCT 테스트)가 포화 모드에서 2.0kgf/㎠의 압력과 125℃의 온도에서 이루어진 후에, 24시간의 경과에서 부착 강도면에서 단지 약간 감소되었다. 그러나 종래 기술2의 샘플은 상기 PCT테스트 후의 부착 강도 면에서 상당한 감소를 나타내었다. 표 2에 도시된 것처럼 상기 폴리이미드와 몰드 중간면에서의 피일링과 관련하여, 상기 제1및 제2예의 샘플과 종래 기술1의 샘플이 열쇼크와 습기 흡수 테스트(웨이퍼 공정 A와 관련하여)에 제공될 때 피일링되지 않았음을 스캐닝 어쿠스틱 토모그래피(SAT)가 보여주었다.
그러나 종래 기술 2의 많은 샘플들이 웨이퍼 공저A후에 피일링되었다.
표 2에 도시된 것처럼, 상기 제1및 제2실시예의 샘플들과 종래 기술2의 샘플은, PCT 테스트가 125℃의 온도와 2.0kgf/㎠의 압력에서 이루어진 후에, 500시간 동안 어떠한 A1부식도 나타내지 않았다. 반대로, 종래 기술1의 샘플의 85%가 상기 PCT테스트 후에 단지 100시간 지나 A1 부식을 나타내었다.
제1 및 제2 실시예에 이용된 상기 포토센시티브 폴리이미드가, 원한다면, 넌포토센시티브(nonphotosensitive) 폴리이미드로 교체될 수 있다. 폴리이미드 패턴이 포토레지스트에 의해 실행된 마스크를 통해 형성된다면, 넌포토센시티브 폴리이미드를 이용해서도, 상기 장점을 달성할 수 있다.
요약하면, 본 발명에 따른 방법은 폴리이미드 박막을 패턴화하고, 마스크로서 결론적인 폴리이미드 패턴을 이용하여 패시베이션 박막 또는 절연막을 에칭하고, 산소 플라즈마로 상기 폴리이미드 패턴을 애쉬하여, 에칭에 사용된 부식제(etchant)의 영향을 제거한다. 그러므로, 이 방법에 의해 금속 와이어링 패턴이 상기 외부에 노출되는 부분의 부식이 감소될 수 있다. 상기 산소 애슁 단계 이후에 열 처리를 실행하기 때문에, 상기 폴리이미드 패턴과 몰드 수지 사이의 부착 강도를 떨어뜨리는 산소의 영향이 제거된다. 그 결과, 상기 몰드 수지에 대한 상기 폴리이미드 패턴의 긴밀한 부착이 강화된다.
또한, 상기 제1열처리가 상기 폴리이미드 박막의 패턴화 후에 이루어질 때, 상기 폴리이미드 박막에서 용매가 증착된다. 이는, 즉시 상기 제1열처리 다음에 오는 패시베이션 박막의 에칭의 경우에 탈가스화를 감소시킨다.
해당 기술에 익숙한 숙련자는 본 발명의 범주안에서 다양한 변화와 구성을 적용할 수 있다.

Claims (7)

  1. 반도체 장치의 생산 방법에 있어서, (a) 반도체 기판에 금속 외이어링 패턴을 형성하는 단계와, (b) 상기 금속 와이어링 패턴에 절연막을 형성하는 단계와, (c) 상기 절연막에 폴리이미드 박막을 형성하는 단계와, (d) 상기 폴리이미드 박막을 패턴화하여 폴리이미드 패턴을 형성하는 단계와, (e) 상기 절연막을 상기 폴리이미드 패턴을 이용하여 마스크로서 선택적으로 에칭하는 단계와, (f) 산소 플라즈마로 상기 폴리이미드 패턴의 표면을 애슁하는 단계와, (g) 상기 폴리이미드 패턴이 열처리로 이미드 결합을 형성하도록 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 생산 방법.
  2. 제1항에 있어서, 상기 절연막은 패시베이션 박막으로 이용되는 실리콤 니트라이드 박막을 포함하는 것을 특징으로 하는 반도체.
  3. 제2항에 있어서, 플루오르화를 베이스로 한 가스 혼합물로 상기 절연막을 선택적으로 에칭하는 단계(h)를 포함하는 것을 특징으로 하는 반도체 장치의 생산 방법.
  4. 제1하에 있어서, 단계(c)는 상기 반도체 장치에 폴리이미드 전구 물질 용액을 떨어뜨릴 때, 상기 폴리이미드 박막을 형성하도록 회전코팅에 상기 용액을 제공하는 단계(h)를 포함하는 것을 특징으로 하는 반도체 장치의 생산 방법.
  5. 제1항에 있어서, 상기 반도체 기판을 칩으로 분리하여 몰드 수지로 상기 칩 각각을 밀봉하는 단계(h)를 포함하는 것을 특징으로 하는 반도체 장치의 생산 방법.
  6. 반도체 장치의 생산 방법에 있어서, (a) 반도체 기판에 금속 와이어링 패턴을 형성하는 단계와, (b) 상기 금속 와이어링 패턴에 절연막을 형성하는 단계와, (c) 상기 절연막에 폴리이미드 박막을 형성하는 단계와, (d) 상기 폴리이미드 박막을 패턴화하여 폴리이미드 패턴을 형성하는 단계와, (e) 상기 제1열처리에 상기 폴리이미드 패턴을 제고하는 단계와 (f) 상기 절연막을 상기 폴리이미드 패턴을 이용하여 마스크로서 선택적으로 에칭하는 단계와 (g) 산소 플라즈마로 상기 폴리이미드 패턴의 표면을 에칭하는 단계와, (h) 상기 제2열처리에 상기 폴리이미드 패턴을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 생산 방법.
  7. 제6항에 있어서, 상기 제1열처리가 비교적 저온에서 이루어지는 반면, 상기 제2열처리는 상기 저온보다 높은 온도에서 이루어지는 것을 특징으로 하는 반도체 장치의 생산 방법.
KR1019960014089A 1995-04-24 1996-04-24 반도체 장치의 생산 방법 KR100198683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7123184A JP2817664B2 (ja) 1995-04-24 1995-04-24 半導体装置の製造方法
JP95-123184 1995-04-24

Publications (2)

Publication Number Publication Date
KR960039225A KR960039225A (ko) 1996-11-21
KR100198683B1 true KR100198683B1 (ko) 1999-06-15

Family

ID=14854275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014089A KR100198683B1 (ko) 1995-04-24 1996-04-24 반도체 장치의 생산 방법

Country Status (4)

Country Link
US (1) US6127099A (ko)
JP (1) JP2817664B2 (ko)
KR (1) KR100198683B1 (ko)
GB (1) GB2300304B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
KR100508748B1 (ko) * 1998-02-05 2005-11-11 삼성전자주식회사 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP3574383B2 (ja) * 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
JP2002203851A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002270735A (ja) * 2001-03-13 2002-09-20 Nec Corp 半導体装置及びその製造方法
JP3825314B2 (ja) * 2001-12-17 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100464771B1 (ko) * 2002-06-12 2005-01-06 동부전자 주식회사 반도체 소자 제조 공정에서의 감광막 및 보호막 제거 방법
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
JP5655262B2 (ja) * 2007-12-25 2015-01-21 日立化成デュポンマイクロシステムズ株式会社 半導体装置、その製造方法及び感光性樹脂組成物
JP6041676B2 (ja) * 2013-01-10 2016-12-14 旭化成エレクトロニクス株式会社 半導体装置の製造方法
JP6375586B2 (ja) * 2014-06-25 2018-08-22 昭和電工株式会社 半導体デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
US4705606A (en) * 1985-01-31 1987-11-10 Gould Inc. Thin-film electrical connections for integrated circuits
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
JPH0425047A (ja) * 1990-05-16 1992-01-28 Seiko Instr Inc 半導体装置の製造方法
JPH0443641A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体素子の製造方法
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JPH0758107A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2300304B (en) 1999-06-16
GB2300304A (en) 1996-10-30
GB9608452D0 (en) 1996-06-26
JP2817664B2 (ja) 1998-10-30
US6127099A (en) 2000-10-03
JPH08293492A (ja) 1996-11-05
KR960039225A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
KR100198683B1 (ko) 반도체 장치의 생산 방법
JP3248492B2 (ja) 半導体装置及びその製造方法
US6221752B1 (en) Method of mending erosion of bonding pad
US6544904B1 (en) Method of manufacturing semiconductor device
JP2925960B2 (ja) 半導体装置の製造方法
US6228753B1 (en) Method of fabricating a bonding pad structure for improving the bonding pad surface quality
JPH07230993A (ja) 半導体装置の配線の形成方法
JP2842405B2 (ja) 半導体装置の製造方法
JP3603296B2 (ja) 半導体装置の製造方法
JP2928409B2 (ja) 半導体装置の製造方法
JP2808401B2 (ja) 半導体装置の製造方法
JP2892432B2 (ja) 半導体装置の製造方法
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH05299418A (ja) 半導体装置の製造方法
JP3718261B2 (ja) 半導体集積回路装置の製造方法
JPH0758706B2 (ja) 半導体装置の製造方法
KR100247698B1 (ko) 입출력 패드부의 오픈 방법
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JPH1187331A (ja) 半導体装置の製造方法
JP2917610B2 (ja) 多層配線の形成方法
KR19980076210A (ko) 반도체 소자의 절연막 제조방법
JPH06342790A (ja) 半導体装置の製造方法
JPS61150235A (ja) 多層配線構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee